JPH07193189A - Analog/digital lsd - Google Patents

Analog/digital lsd

Info

Publication number
JPH07193189A
JPH07193189A JP33051193A JP33051193A JPH07193189A JP H07193189 A JPH07193189 A JP H07193189A JP 33051193 A JP33051193 A JP 33051193A JP 33051193 A JP33051193 A JP 33051193A JP H07193189 A JPH07193189 A JP H07193189A
Authority
JP
Japan
Prior art keywords
digital
analog
circuit
power supply
dedicated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33051193A
Other languages
Japanese (ja)
Inventor
Keiko Fukuda
恵子 福田
Masao Hotta
正生 堀田
Takafumi Kikuchi
隆文 菊池
Tatsuji Matsuura
達治 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33051193A priority Critical patent/JPH07193189A/en
Publication of JPH07193189A publication Critical patent/JPH07193189A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To reduce the effects of noise appearing from digital circuits having no dedicated power wiring to board connection by providing digital circuits having dedicated power wirings to board connection around analog circuits. CONSTITUTION:An analog/digital LSD 4 comprises an analog circuit 1, a digital circuit 2 with a power wiring dedicated to circuit board connection, and a digital circuit 3 without a power wiring. If a digital cell having a power wiring dedicated to board connection, which may be provided according to a user' requirement, is arranged between existing digital cells and analog cells, an analog/digital LSD of low noise can be realized without additional cells. Therefore, the number of steps for a LSD development is decreased and the increase in chip area is minimized to reduce the effects of noise appearing from digital circuits.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ゲートアレイなどのデ
ジタル回路にA/D変換器などのアナログ回路を搭載し
たアナログ/デジタル混在LSI及びその構成に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital mixed LSI in which a digital circuit such as a gate array is equipped with an analog circuit such as an A / D converter, and its configuration.

【0002】[0002]

【従来の技術】アナログ回路をデジタル回路と共に搭載
した混在LSIを構築する場合には、デジタル回路の発
生する雑音がLSIの基板を介してアナログ回路に影響
を与えるという問題があり、従来より、このデジタル雑
音あるいは基板雑音を低減する方法が検討されている。
デジタル回路のインバータを例に基板雑音の発生と低減
方法を説明する。図14及び、図15は、pチャネル及
びnチャネルのMOSトランジスタにより構成されたC
MOSインバータを示す。従来、図15に示すようにn
チャネルMOSトランジスタの第3端子24及び第4端
子25はチップ28の内側で接続され、グランド端子2
6として出力されてきた。しかしながら、この接続にお
いてはCMOSインバータの動作電流に伴って第3端子
24に通常デジタル雑音が発生し、この雑音が第4端子
25に直接伝わり、チップの基板電圧に雑音を与える結
果になる。この基板雑音を低減するためには、nチャネ
ルMOSトランジスタの第4端子25を分離し、雑音の
影響を受けにくくする必要がある。そこで、図14に示
すように第4端子25を基板コンタクト端子27として
チップ外に出力して外部から安定な電圧を直接基板に印
加すれば、基板雑音の低減に有効であることが一般に知
られている。このように基板コンタクト専用の接続端子
を設ける技術は、特開昭54−9322などに記載され
ている。
2. Description of the Related Art When constructing a mixed LSI in which an analog circuit is mounted together with a digital circuit, there is a problem that noise generated by the digital circuit affects the analog circuit through the substrate of the LSI. Methods for reducing digital noise or substrate noise are being studied.
A method of generating and reducing substrate noise will be described by taking an inverter of a digital circuit as an example. 14 and 15 show C composed of p-channel and n-channel MOS transistors.
A MOS inverter is shown. Conventionally, as shown in FIG.
The third terminal 24 and the fourth terminal 25 of the channel MOS transistor are connected inside the chip 28, and the ground terminal 2
It was output as 6. However, in this connection, digital noise is usually generated at the third terminal 24 along with the operating current of the CMOS inverter, and this noise is directly transmitted to the fourth terminal 25, resulting in noise on the substrate voltage of the chip. In order to reduce this substrate noise, it is necessary to separate the fourth terminal 25 of the n-channel MOS transistor to make it less susceptible to noise. Therefore, it is generally known that it is effective to reduce the substrate noise by outputting the fourth terminal 25 as a substrate contact terminal 27 to the outside of the chip and directly applying a stable voltage to the substrate as shown in FIG. ing. The technique of providing the connection terminal only for the substrate contact in this way is described in JP-A-54-9322.

【0003】[0003]

【発明が解決しようとする課題】基板コンタクト専用の
接続端子を設けることにより、デジタル雑音のアナログ
回路への影響を低減することは可能であるが、この場
合、レイアウト時にチップ面積が増大するという問題が
ある。また、従来のデジタル回路のセルライブラリーの
多くは、デジタルLSI用途が主であり、基板コンタク
ト専用電源配線を持っておらず、アナログ/デジタル混
在LSIには適していない。しかし、これらすべてのセ
ルを基板コンタクト専用電源配線を持つ新しいセルに置
き換えるためには、膨大な作業が必要である。このよう
に、実際にアナログ/デジタル回路混在LSIを構築す
る場合には、チップ面積の制限、あるいは、セルライブ
ラリーを有効活用して開発工数を低減する必要性の点か
ら、すべてのデジタル回路に基板コンタクト専用電源配
線を設けて雑音の低減を図ることは不可能である。
Although it is possible to reduce the influence of digital noise on the analog circuit by providing a connection terminal dedicated to the substrate contact, in this case, the chip area increases during layout. There is. Further, most of conventional cell libraries of digital circuits are mainly used for digital LSIs and do not have power supply wiring dedicated to substrate contacts, and are not suitable for mixed analog / digital LSIs. However, a great deal of work is required to replace all of these cells with new cells having power wiring dedicated to substrate contacts. In this way, when actually constructing an analog / digital circuit mixed LSI, it is necessary to reduce the development man-hours by limiting the chip area or effectively using the cell library. It is impossible to reduce the noise by providing the power supply wiring dedicated to the substrate contact.

【0004】[0004]

【課題を解決するための手段】上記の問題を解決するた
め、アナログ/デジタル混在LSIにおいて、基板コン
タクト専用電源配線を持たないデジタル回路をアナログ
回路から離して配置し、アナログ回路の近傍には基板コ
ンタクト専用電源配線を持つデジタル回路を配置する。
In order to solve the above problems, in an analog / digital mixed LSI, a digital circuit having no dedicated power supply wiring for board contact is arranged apart from the analog circuit, and a board is provided near the analog circuit. Place a digital circuit with dedicated power wiring for contacts.

【0005】[0005]

【作用】アナログ/デジタル混在LSIにおいて、予備
実験の結果から、基板コンタクト専用配線を設けること
の有効性が次のように示されている。図16は予備実験
に用いたアナログ/デジタル混在LSIの構成を示した
ものである。評価用アナログ/デジタル混在LSI31
は、雑音源として用いられるデジタル回路32と検出回
路として用いられるアナログ回路33から構成される。
図17は、基板グランド専用電源配線の効果を評価用ア
ナログ/デジタル混在LSI31で計測した結果であ
る。基板コンタクト専用電源配線を用いた場合の計測結
果35は、基板コンタクト専用電源配線を持たない場合
の計測結果36に比べて、雑音が約1/3に低減される
ことが示されている。この結果から、基板コンタクト専
用電源配線を持つデジタル回路によりアナログ回路への
雑音の影響を低減できることが明らかである。従って、
基板コンタクト専用電源配線を持たないデジタル回路を
アナログ回路から離して配置し、アナログ回路の近傍に
基板コンタクト専用電源配線を持つデジタル回路を配置
する場合にも同様にデジタル回路の発生する雑音のアナ
ログ回路への影響を低減することができる。
In the analog / digital mixed LSI, the effectiveness of providing the wiring dedicated to the substrate contact is shown as follows from the result of the preliminary experiment. FIG. 16 shows the configuration of the analog / digital mixed LSI used in the preliminary experiment. Evaluation analog / digital mixed LSI 31
Is composed of a digital circuit 32 used as a noise source and an analog circuit 33 used as a detection circuit.
FIG. 17 is a result of measuring the effect of the power supply wiring dedicated to the board ground by the evaluation analog / digital mixed LSI 31. It is shown that the measurement result 35 when the power supply wiring dedicated to the substrate contact is used is reduced to about 1/3 of the noise as compared with the measurement result 36 when the power supply wiring dedicated to the substrate contact is not provided. From this result, it is clear that the influence of noise on the analog circuit can be reduced by the digital circuit having the power supply wiring dedicated to the substrate contact. Therefore,
Analog circuits of noise generated by digital circuits also when a digital circuit that does not have a dedicated power supply wiring for board contact is placed away from an analog circuit and a digital circuit that has a dedicated power supply wiring for board contact is placed near the analog circuit. Can be reduced.

【0006】[0006]

【実施例】以下、本発明の実施例を図面により説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0007】図1に基づいて本発明の第1の実施例を説
明する。本発明におけるアナログ/デジタル混在LSI
4は、アナログ回路1と基板コンタクト専用電源配線を
持つデジタル回路2と基板コンタクト専用電源配線を持
たないデジタル回路3により構成される。ここで、アナ
ログ回路は、例えば、増幅器、アナログ/デジタル変換
器などのように連続的に変化する信号を扱う回路であ
る。一方、デジタル回路にはマイコンなどのように既に
構築されたデジタルセルが多数存在する。例えば、特定
用途向け集積回路(ASIC)を構築する場合には、既
存のデジタルセルとアナログ回路の間にユーザの必要に
応じて作成する基板コンタクト専用電源配線を持つデジ
タルセルを配置すれば良い。この結果、不要なセルを新
たに作成することなく雑音の影響を低減したアナログ/
デジタル混在LSIを構築することができる。このよう
に、基板コンタクト専用電源配線を持つデジタル回路2
をアナログ回路の周囲に置くことにより、基板コンタク
ト専用電源配線を持たないデジタル回路が発生する雑音
がLSI基板内を伝達してアナログ回路に影響を与える
ことを低減できる。
A first embodiment of the present invention will be described with reference to FIG. Mixed analog / digital LSI according to the present invention
Reference numeral 4 is composed of an analog circuit 1, a digital circuit 2 having a power supply wiring dedicated to the substrate contact, and a digital circuit 3 having no power wiring dedicated to the substrate contact. Here, the analog circuit is a circuit that handles continuously changing signals, such as an amplifier and an analog / digital converter. On the other hand, there are many digital cells already built in the digital circuit, such as a microcomputer. For example, in the case of constructing an application specific integrated circuit (ASIC), it suffices to arrange a digital cell having a power supply wiring for exclusive use of substrate contact, which is created according to a user's need, between an existing digital cell and an analog circuit. As a result, analog / noise that reduces the effect of noise without newly creating unnecessary cells
A digital mixed LSI can be constructed. In this way, the digital circuit 2 having the power supply wiring dedicated to the substrate contact
Is placed around the analog circuit, it is possible to reduce the influence of noise generated by the digital circuit having no dedicated power supply wiring for the substrate contact on the analog circuit by being transmitted through the LSI substrate.

【0008】本発明の第2の実施例を図2に示す。一般
に、アナログ/デジタル混在LSIにおけるアナログ回
路の規模はデジタル回路に比べて小さいため、図のよう
な4角形のLSIを考えれば、その1角にアナログ回路
1を設置できる。この結果、LSI外部との信号の授受
のための配線が短くできる。また、新たに基板コンタク
ト専用電源配線を持つデジタル回路をレイアウトする必
要がある場合も、アナログ回路の4辺を囲む必要がない
ため、そのセルの規模が小さく済み、開発工数を低減す
ることが可能である。さらに、アナログ回路が、例え
ば、アナログ/デジタル変換器とデジタル/アナログ変
換器のように2ブロック存在する場合には、図3に示す
ようにアナログ回路を1a、1bのように2角に設置し
て、その周囲に基板コンタクト専用電源配線を持つデジ
タル回路2を配置し、雑音低減を図ることも可能であ
る。なお、基板コンタクト専用電源配線を持たないデジ
タル回路(例えば図15のインバータ)の回路規模に応
じて、基板コンタクト専用電源配線を持つデジタル回路
を図4、図5のように配置することも可能である。ま
た、基板コンタクト専用電源配線を持つセルが不足し、
アナログ回路を囲むことができない場合には、基板コン
タクト専用電源配線領域を配置して補うことも可能であ
る。
A second embodiment of the present invention is shown in FIG. In general, the scale of an analog circuit in an analog / digital mixed LSI is smaller than that of a digital circuit. Therefore, if a square LSI as shown in the figure is considered, the analog circuit 1 can be installed in one corner. As a result, the wiring for exchanging signals with the outside of the LSI can be shortened. Also, when it is necessary to newly lay out a digital circuit having a power supply wiring dedicated to the substrate contact, it is not necessary to surround the four sides of the analog circuit, so that the cell size can be reduced and the development man-hour can be reduced. Is. Further, when there are two blocks of analog circuits, such as an analog / digital converter and a digital / analog converter, the analog circuits are installed in two corners, such as 1a and 1b, as shown in FIG. Then, it is possible to arrange the digital circuit 2 having a power supply wiring dedicated to the substrate contact around it to reduce noise. It is also possible to arrange the digital circuit having the power wiring for exclusive use of the substrate contact as shown in FIGS. 4 and 5 according to the circuit scale of the digital circuit having no power wiring for the exclusive use of substrate contact (for example, the inverter of FIG. 15). is there. Also, there is a shortage of cells that have power supply wiring dedicated to board contacts,
When the analog circuit cannot be enclosed, it is possible to arrange and supplement the power supply wiring region dedicated to the substrate contact.

【0009】上記実施例では、アナログ回路の周囲にデ
ジタル回路を設置することを仮定したが、実際にはアナ
ログ回路、デジタル回路間で信号の授受が行われる。こ
の場合、アナログ回路からの信号を受信あるいは、アナ
ログ回路へ信号を送信するデジタル回路の発生する雑音
は、アナログ回路動作に影響を与えやすい。この問題を
解決するための本発明の第3の実施例を図6に示す。図
6において、アナログ/デジタル混在LSI4は、アナ
ログ入力信号V1を入力して、デジタル出力信号V2を
出力する。ここで、アナログ回路1には、基板コンタク
ト専用電源配線を持つデジタル回路2を接続し、その信
号を基板コンタクト専用電源配線を持たないデジタル回
路3に接続する。この結果、アナログ回路に接続された
デジタル回路から発生する雑音の影響を低減することが
可能となる。また、図7に示すように、デジタル信号V
3を受信してアナログ信号V4を出力する場合や、図8
に示すように、アナログ信号V5を受信して、デジタル
信号処理を行い、再びアナログ信号V6を出力する場合
も同様にアナログ回路1c、1dと信号の授受を行うデ
ジタル回路を基板コンタクト専用電源配線を持つデジタ
ル回路2a、2bとすることにより、雑音の低減を図る
ことができる。
In the above embodiment, it is assumed that a digital circuit is installed around the analog circuit, but in reality, signals are exchanged between the analog circuit and the digital circuit. In this case, noise generated by a digital circuit that receives a signal from the analog circuit or transmits a signal to the analog circuit easily affects the operation of the analog circuit. A third embodiment of the present invention for solving this problem is shown in FIG. In FIG. 6, the analog / digital mixed LSI 4 inputs the analog input signal V1 and outputs the digital output signal V2. Here, the analog circuit 1 is connected to a digital circuit 2 having a power supply wiring dedicated to substrate contacts, and the signal thereof is connected to a digital circuit 3 having no power wiring dedicated to substrate contacts. As a result, it is possible to reduce the influence of noise generated from the digital circuit connected to the analog circuit. In addition, as shown in FIG.
3 and outputs the analog signal V4,
As shown in FIG. 4, when the analog signal V5 is received, the digital signal processing is performed, and the analog signal V6 is output again, the digital circuit for exchanging signals with the analog circuits 1c and 1d is similarly connected to the power supply wiring dedicated to the substrate contact. Noise can be reduced by using the digital circuits 2a and 2b.

【0010】デジタル雑音の影響を抑えるためには、基
板電位の変動を抑えるための電極であるガードバンドを
配置することが有効である。そのための本発明の第4の
実施例を図9に示す。アナログ回路1と基板コンタクト
専用電源配線を持つデジタル回路2の間にガードバンド
5を設置する。この結果、基板電位を安定化し、雑音の
伝達を抑えることが可能となる。また、図10に示すよ
うにを基板コンタクト専用電源配線を持つデジタル回路
2と基板コンタクト専用電源配線を持たないデジタル回
路3(例えば図15)の間にガードバンド5bを設ける
ことにより、更に雑音のアナログ回路への影響を低減す
ることが可能となる。
In order to suppress the influence of digital noise, it is effective to dispose a guard band which is an electrode for suppressing the fluctuation of the substrate potential. A fourth embodiment of the present invention for that purpose is shown in FIG. A guard band 5 is installed between the analog circuit 1 and the digital circuit 2 having the power supply wiring dedicated to the substrate contact. As a result, it becomes possible to stabilize the substrate potential and suppress the transmission of noise. Further, as shown in FIG. 10, by providing the guard band 5b between the digital circuit 2 having the power supply wiring dedicated to the substrate contact and the digital circuit 3 not having the power wiring dedicated to the substrate contact (for example, FIG. 15), noise is further reduced. It is possible to reduce the influence on the analog circuit.

【0011】次に、以上の実施例を実現するための電源
の配線に関する本発明の第5の実施例を図11に示す。
本実施例において、アナログ回路1の電源、グランド、
基板コンタクトはそれぞれAVDD、AVSS、AVB
Bの端子により、基板コンタクト専用電源配線を持つデ
ジタル回路2の電源、グランド、基板コンタクトはそれ
ぞれDVDD2、DVSS2、DVBB2の端子によ
り、基板コンタクトを持たないデジタル回路3の電源、
グランドはそれぞれDVDD1、DVSS1の端子によ
り、チップ外で接続される。ここで、電源AVDD、D
VDD1、DVDD2及び、グランドDVSS1、DV
SS2、DVBB2、AVSS、AVBBはチップ外で
共通化して供給することも可能である。
Next, FIG. 11 shows a fifth embodiment of the present invention relating to the wiring of the power source for realizing the above embodiment.
In the present embodiment, the analog circuit 1 power supply, ground,
Substrate contacts are AVDD, AVSS, AVB respectively
The power source and the ground of the digital circuit 2 having the power supply wiring dedicated to the substrate contact are connected to the terminal B, and the power source of the digital circuit 3 having no board contact is connected to the DVDD2, DVSS2 and DVBB2 terminals, respectively.
The grounds are connected outside the chip by the terminals of DVDD1 and DVSS1, respectively. Here, the power supplies AVDD, D
VDD1, DVDD2 and ground DVSS1, DV
SS2, DVBB2, AVSS, and AVBB can be shared and supplied outside the chip.

【0012】しかしながら、電源端子、グランド端子を
それぞれチップ外で接続する場合には、端子数が増加す
る問題がある。そこで、図12に示すように、基板コン
タクト専用電源配線を持つデジタル回路2と基板コンタ
クト専用電源配線を持たないデジタル回路3の電源をD
VDDとして共通化することにより、チップの端子数を
低減することができる。同様にグランドDVSSも共通
化して、デジタル回路の電源線を5本から3本に低減す
ることができる。また、図13に示すように、AVBB
とDVBB2を共通化して1つの端子AVBBとするこ
とにより、電源線の端子数を低減することも可能であ
る。
However, when the power supply terminal and the ground terminal are respectively connected outside the chip, there is a problem that the number of terminals increases. Therefore, as shown in FIG. 12, the power supplies of the digital circuit 2 having the power supply wiring dedicated to the substrate contact and the digital circuit 3 having no power supply wiring dedicated to the substrate contact are set to D.
The common use as VDD can reduce the number of terminals of the chip. Similarly, the ground DVSS can be shared, and the number of power supply lines of the digital circuit can be reduced from five to three. Also, as shown in FIG.
It is also possible to reduce the number of terminals of the power supply line by making the DVBB2 and DVBB2 common to form one terminal AVBB.

【0013】なお、上記の第1、第2、第3、第4、第
5の実施例は、それぞれ組み合わせて実現することが可
能である。
The first, second, third, fourth and fifth embodiments described above can be implemented in combination.

【0014】[0014]

【発明の効果】アナログ回路から離して基板コンタクト
専用電源配線を持たないデジタル回路を配置し、アナロ
グ回路の近傍に基板コンタクト専用電源配線を持つデジ
タル回路を配置することにより、LSIの開発工数を抑
え、しかも、最小限のチップ面積の増加で、デジタル回
路で発生する雑音の影響を低減できる。この結果、アナ
ログ回路を搭載した大規模のアナログ/デジタル混在L
SIの構築が可能となる。
EFFECTS OF THE INVENTION By arranging a digital circuit having no power supply wiring for exclusive use of substrate contact away from the analog circuit and arranging a digital circuit having power supply wiring for exclusive use of substrate contact in the vicinity of the analog circuit, the number of LSI development steps can be suppressed. Moreover, the influence of noise generated in the digital circuit can be reduced with the minimum increase in the chip area. As a result, large-scale analog / digital mixed L equipped with analog circuits
SI can be constructed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す図。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示す図の1。FIG. 2 is a diagram 1 showing a second embodiment of the present invention.

【図3】本発明の第2の実施例を示す図の2。FIG. 3 is a diagram 2 showing a second embodiment of the present invention.

【図4】本発明の第2の実施例を示す図の3。FIG. 4 is a diagram 3 showing a second embodiment of the present invention.

【図5】本発明の第2の実施例を示す図の4。FIG. 5 is a diagram 4 showing a second embodiment of the present invention.

【図6】本発明の第3の実施例を示す図の1。FIG. 6 is a diagram showing a third embodiment of the present invention.

【図7】本発明の第3の実施例を示す図の2。FIG. 7 is a diagram 2 showing a third embodiment of the present invention.

【図8】本発明の第3の実施例を示す図の3。FIG. 8 is a diagram 3 showing a third embodiment of the present invention.

【図9】本発明の第4の実施例を示す図の1。FIG. 9 is a diagram 1 showing a fourth embodiment of the present invention.

【図10】本発明の第4の実施例を示す図の2。FIG. 10 is a second diagram showing the fourth embodiment of the present invention.

【図11】本発明の第5の実施例を示す図の1。FIG. 11 is a diagram showing a fifth embodiment of the present invention.

【図12】本発明の第5の実施例を示す図の2。FIG. 12 is a diagram 2 showing a fifth embodiment of the present invention.

【図13】本発明の第5の実施例を示す図の3。FIG. 13 is a view 3 of the fifth embodiment of the present invention.

【図14】基板コンタクト専用電源配線を持たないイン
バータ回路の電源接続を説明する図。
FIG. 14 is a diagram illustrating power supply connection of an inverter circuit that does not have a power supply wiring dedicated to substrate contacts.

【図15】基板コンタクト専用電源配線を持つインバー
タ回路の電源接続を説明する図。
FIG. 15 is a diagram illustrating power supply connection of an inverter circuit having a power supply wiring dedicated to substrate contacts.

【図16】雑音計測予備実験用、アナログ/デジタル混
在LSIの構成を説明する図。
FIG. 16 is a diagram for explaining the configuration of an analog / digital mixed LSI for noise measurement preliminary experiments.

【図17】基板コンタクト専用電源配線を持つデジタル
回路による雑音低減効果の計測結果を示す図。
FIG. 17 is a diagram showing a measurement result of a noise reduction effect by a digital circuit having a power supply wiring dedicated to a substrate contact.

【符号の説明】[Explanation of symbols]

1、1a、1b、1c、1d…アナログ回路、2、2
a、2b…基板コンタクト専用電源を持つデジタル回
路、3…基板コンタクト専用電源配線を持たないデジタ
ル回路、4…アナログ/デジタル混在LSI、5、5
a、5b…ガードバンド、21…入力端子、22…出力
端子、23…電源端子、24…nチャネルMOSトラン
ジスタ第3端子、25…nチャネルMOSトランジスタ
第4端子、26…グランド端子、27…基板コンタクト
専用端子、31…評価用アナログ/デジタル混在LS
I、32…デジタル回路、33…アナログ回路、35…
基板コンタクト専用電源配線を持つデジタル回路の計測
結果、36…基板コンタクト専用電源配線を持たないデ
ジタル回路計測結果。
1, 1a, 1b, 1c, 1d ... Analog circuits, 2, 2
a, 2b ... Digital circuit having dedicated power supply for substrate contact, 3 ... Digital circuit not having dedicated power supply wiring for substrate contact, 4 ... Analog / digital mixed LSI, 5, 5
a, 5b ... Guard band, 21 ... Input terminal, 22 ... Output terminal, 23 ... Power supply terminal, 24 ... N-channel MOS transistor third terminal, 25 ... N-channel MOS transistor fourth terminal, 26 ... Ground terminal, 27 ... Substrate Dedicated contact terminal, 31 ... Analog / digital mixed LS for evaluation
I, 32 ... Digital circuit, 33 ... Analog circuit, 35 ...
The measurement result of the digital circuit having the power supply wiring dedicated to the board contact, 36 ...

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松浦 達治 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tatsuharu Matsuura 1-280, Higashi Koigokubo, Kokubunji, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】アナログ回路、基板コンタクト専用電源配
線を持つデジタル回路、基板コンタクト専用電源配線を
持たないデジタル回路により構成されるアナログ/デジ
タル混在LSIにおいて、基板コンタクト専用電源配線
を持たないデジタル回路をアナログ回路から離して配置
し、基板コンタクト専用電源配線を持つデジタル回路を
アナログ回路の近傍に配置することを特徴とするアナロ
グ/デジタル混在LSI。
Claim: What is claimed is: 1. An analog / digital mixed LSI comprising an analog circuit, a digital circuit having board-dedicated power supply wiring, and a digital circuit having no board-contact dedicated power supply wiring. An analog / digital mixed LSI characterized in that a digital circuit having a power supply wiring dedicated to a substrate contact is arranged in the vicinity of the analog circuit and is arranged apart from the analog circuit.
【請求項2】請求項1に記載のアナログ/デジタル混在
LSIにおいて、基板コンタクト専用電源配線を持つデ
ジタル回路により、アナログ回路を囲んで配置すること
を特徴とするアナログ/デジタル混在LSI。
2. The analog / digital mixed LSI according to claim 1, wherein the analog circuit is surrounded by a digital circuit having a power supply wiring dedicated to substrate contact.
【請求項3】請求項1、請求項2に記載のアナログ/デ
ジタル混在LSIにおいて、アナログ回路をLSIの周
辺部に配置することを特徴とするアナログ/デジタル混
在LSI。
3. The analog / digital mixed LSI according to claim 1, wherein the analog circuit is arranged in a peripheral portion of the LSI.
【請求項4】請求項1、請求項2、請求項3に記載のア
ナログ/デジタル混在LSIにおいて、アナログ回路は
基板コンタクト専用電源配線を持つデジタル回路に電気
的に接続されることを特徴とするアナログ/デジタル混
在LSIの構成方法。
4. The analog / digital mixed LSI according to claim 1, claim 2, or claim 3, wherein the analog circuit is electrically connected to a digital circuit having a power supply wiring dedicated to substrate contacts. Method of configuring analog / digital mixed LSI.
【請求項5】請求項1、請求項2、請求項3、請求項4
に記載のアナログ/デジタル混在LSIにおいて、アナ
ログ回路と基板コンタクト専用電源配線を持つデジタル
回路間に基板電位の変動を抑えるためのガードバンドを
配置することを特徴とするアナログ/デジタル混在LS
I。
5. Claim 1, claim 2, claim 3, claim 4
In the analog / digital mixed LSI described in the item 1, the analog / digital mixed LS is characterized in that a guard band for suppressing fluctuation of the substrate potential is arranged between the analog circuit and the digital circuit having the power supply wiring dedicated to the substrate contact.
I.
【請求項6】請求項1、請求項2、請求項3、請求項
4、請求項5に記載のアナログ/デジタル混在LSIに
おいて、基板コンタクト専用電源配線を持つデジタル回
路と基板コンタクト専用電源配線を持たないデジタル回
路の間に基板電位変動を抑えるためのガードバンドを配
置することを特徴とするアナログ/デジタル混在LS
I。
6. The analog / digital mixed LSI according to claim 1, claim 2, claim 3, claim 4 or claim 5, wherein a digital circuit having a power supply wiring dedicated to substrate contact and a power supply wiring dedicated to substrate contact are provided. A mixed analog / digital LS characterized by arranging a guard band for suppressing substrate potential fluctuation between digital circuits that do not have
I.
【請求項7】請求項1、請求項2、請求項3、請求項
4、請求項5、請求項6に記載のアナログ/デジタル混
在LSIにおいて、基板コンタクト専用電源配線を持つ
デジタル回路と基板コンタクト専用電源配線を持たない
デジタル回路の電源及びグランドを分離してチップ端子
に接続することを特徴とするアナログ/デジタル混在L
SI。
7. The analog / digital mixed LSI according to claim 1, claim 2, claim 3, claim 4, claim 5, or claim 6, wherein a digital circuit having a power supply wiring dedicated to the board contact and the board contact are provided. Analog / digital mixed L characterized by separating the power supply and ground of a digital circuit that does not have a dedicated power supply wiring and connecting to the chip terminal
SI.
【請求項8】請求項1、請求項2、請求項3、請求項
4、請求項5、請求項6に記載のアナログ/デジタル混
在LSIにおいて、基板コンタクト専用電源配線を持つ
デジタル回路と基板コンタクト専用電源配線を持たない
デジタル回路の電源及びグランドをそれぞれ共通化して
チップの電源及びグランド端子に接続することを特徴と
するアナログ/デジタル混在LSI。
8. The analog / digital mixed LSI according to claim 1, claim 2, claim 3, claim 4, claim 5, or claim 6, wherein a digital circuit having a power supply wiring dedicated to the board contact and the board contact are provided. An analog / digital mixed LSI characterized in that the power supply and ground of a digital circuit having no dedicated power supply wiring are made common and connected to the power supply and ground terminals of a chip.
【請求項9】請求項1、請求項2、請求項3、請求項
4、請求項5、請求項6に記載のアナログ/デジタル混
在LSIにおいて、基板コンタクト専用電源配線を持つ
デジタル回路の基板コンタクト専用電源配線とアナログ
回路の基板コンタクト専用電源配線を共通化して、チッ
プ端子に接続することを特徴とするアナログ/デジタル
混在LSI。
9. The analog / digital mixed LSI according to claim 1, claim 2, claim 3, claim 4, claim 5, and claim 6, wherein a substrate contact of a digital circuit having a dedicated power supply wiring for the substrate contact. An analog / digital mixed LSI characterized in that the dedicated power supply wiring and the circuit board dedicated power supply wiring for the analog circuit are shared and connected to the chip terminals.
JP33051193A 1993-12-27 1993-12-27 Analog/digital lsd Pending JPH07193189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33051193A JPH07193189A (en) 1993-12-27 1993-12-27 Analog/digital lsd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33051193A JPH07193189A (en) 1993-12-27 1993-12-27 Analog/digital lsd

Publications (1)

Publication Number Publication Date
JPH07193189A true JPH07193189A (en) 1995-07-28

Family

ID=18233452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33051193A Pending JPH07193189A (en) 1993-12-27 1993-12-27 Analog/digital lsd

Country Status (1)

Country Link
JP (1) JPH07193189A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132007A1 (en) * 2005-06-06 2006-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US7589787B2 (en) 2003-07-02 2009-09-15 Renesas Technology Corp. Solid state image sensing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589787B2 (en) 2003-07-02 2009-09-15 Renesas Technology Corp. Solid state image sensing device
WO2006132007A1 (en) * 2005-06-06 2006-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US5483110A (en) Signal transmission method, signal transmission circuit and information processing system using same
JPH0247862B2 (en)
US4677317A (en) High voltage signal output circuit provided with low voltage drive signal processing stages
JP3612313B2 (en) Semiconductor integrated circuit device
KR920008745A (en) Semiconductor integrated circuit device
JPH06187129A (en) Semiconductor device
JPS58220293A (en) Storage device
JPH07193189A (en) Analog/digital lsd
KR920007194A (en) Standard cell semiconductor integrated circuit
JP2749185B2 (en) Composite logic circuit
JPH11145397A (en) Semiconductor integrated circuit device
US5231300A (en) Semiconductor integrated circuit having a digital circuit
JP3487989B2 (en) Semiconductor device
US4839849A (en) Ripple-carry adder
EP0228649A2 (en) CMOS encoder circuit
JP3436229B2 (en) Semiconductor device
JP2509696B2 (en) Gate array semiconductor integrated circuit device
KR930004297B1 (en) Input-output cell of cmos ic
JPH0427159A (en) Semiconductor device
JPH10261781A (en) Semiconductor device and system
JPH05252021A (en) Semiconductor integrated circuit
JPH09232547A (en) Semiconductor integrated circuit
KR940005881Y1 (en) Cmos logic circuit
US6502119B1 (en) High speed microprocessor zero detection circuit with 32-bit and 64-bit modes
KR100414740B1 (en) Semiconductor chip having general input pad