JPH0719133B2 - デイスプレイ・システム - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、ダイレクトとインダイレクトの両カラー・モ
ードで動作するディスプレイ・システムに関する。

B.従来の技術 パーソナル・コンピュータ、パーソナル・コンピュータ
用のディスプレイ・アダプタなどのディスプレイ・シス
テムに用いられる表示モードで最も一般的なものは、
“間接カラーモードすなわちインダイレクト・カラー・
モード”と呼ぶことができる。この動作モードでは、表
示のためにピクセルの色／輝度（chrominance and/or l
uminance）の値を定義するとき、ディスプレイ・メモリ
に格納されたピクセル・データが間接的に用いられる。

全点アドレス指定が可能な（APA）ディスプレイ・メモ
リを持つディスプレイ・システムでは、一定個数のビッ
ト（典型例では１ないし８ビット）が表示フィールド
（ディスプレイ・デバイスの画面などに対応）の各画素
またはピクセルに対して格納される。これらディスプレ
イ・メモリ内のビットは、インダイレクト・カラー・モ
ードでは、パレットと呼ばれるルックアップ・テーブル
内の位置をアクセスするための指標となる。パレット内
のアドレス指定可能な位置に置かれるデータにより、そ
のパレット位置のアドレスを指定する指標を持ったピク
セルの色／輝度が定義される。カラーCRT（陰極線管）
を制御するディスプレイ・システムあるいは３原色の
赤、緑、青の組み合わせによって色を生成する他のディ
スプレイ・デバイスでは、パレットに色／輝度データが
含まれ、これによって各色の強度が決定される。物理的
な表示プロセスを制御するために、ディスプレイ・デバ
イスにアナログ信号が必要な場合は、パレットから出力
された色／輝度データが、デジタル／アナログ・コンバ
ータ（DAC）でアナログ信号に変換され、ディスプレイ
・デバイス（カラーCRTの場合にはカラー電子銃）が制
御される。

インダイレクト・カラー・モードでは普通、各ピクセル
について最大８ビットがディスプレイ・メモリに格納さ
れ、ルックアップ・テーブルまたはパレットにおいて、
ピクセルの赤、緑、青の各成分の強度を決定する３個の
値に変換される。IBM PS/2コンピュータ用のものなど、
多くのディスプレイ・アダプタに採用されている標準的
なインダイレクト・カラー・モードでは、赤、緑、青の
それぞれに６ビット、合計18ビットを生成するパレット
が用いられる。ディスプレイ・メモリが８ビット・プレ
ーン（ピクセル当り８ビット）で構成される場合、256K
（２＊＊18）色から選択される最大256（２＊＊８）色
を同時に表示できる。

ただし、アプリケーションによっては、256色を同時に
指定するだけでは不充分である。その場合、ピクセル当
りのビット数を多くする必要がある。16ビットを使え
ば、64K（２＊＊16）色を一度に指定できる。64K色の一
つを指定できるので、パレットは必要なくなる。また、
16ビットでパレットのアドレスを指定すれば、パレット
が大きくなり、コスト・メリットが問題になる。そこ
で、必要な色をすべて直接指定できるように、ディスプ
レイ・メモリを配置して、ピクセル当りのビット数を充
分に多くとれば、ディスプレイ・メモリに格納された値
によって、DACを介したディスプレイ・デバイスの直接
制御が行われる、いわゆる“直接カラーモードすなわち
ダイレクト・カラー・モード”での動作が可能になる。

C.発明が解決しようとする課題 ディスプレイ・システムを、インダイレクトとダイレク
トの両モードで動作させようとするには、デジタル／ア
ナログ・コンバータ（DAC）手段（ステージ）を制御す
るビットの個数が、インダイレクト・モードとダイレク
ト・モードでは異なる場合があるという問題が起こる。
ここで先のケースを考えてみる（各ピクセルにつき、色
／輝度データを表す18ビットがインダイレクト・カラー
・モードで生成される）。これを許容するためには、DA
C手段は、インダイレクト・カラー・モードで、パレッ
トからの18個の色／輝度データ・ビットを色／輝度のア
ナログ値に変換して、ピクセル表示を制御する必要があ
る。しかし、もしインダイレクト・カラー・モードにお
いて、ディスプレイ・メモリ内の16個の色／輝度データ
・ビット（2x8ビット）によって、ピクセルの色／輝度
が直接定義される場合、DAC手段への２個の入力は指定
されないことになる。

ここでいう個数は、説明の便宜を考慮したものにすぎ
ず、ここでの目的は、ダイレクトとインダイレクトの両
カラー・モードで動作するディスプレイ・システムをど
のように実現するかという一般的な問題を取り上げるこ
とである。このようなディスプレイ・システムでは、ピ
クセルの色／輝度を定義するためのビット数がモードに
よって異なる。

D.問題点を解決するための手段 本発明により提供されるディスプレイ・システムは、イ
ンダイレクトとダイレクトの両カラー・モードで動作
し、ディスプレイ・メモリ、パレット、およびデジタル
／アナログ・コンバータ手段で構成される。インダイレ
クト・カラー・モードでは、ディスプレイ・メモリ内の
ピクセル・データによって、パレットから色／輝度デー
タがアクセスされ、コンバータ手段でアナログ値に変換
されてディスプレイ・デバイスが制御される。ダイレク
ト・カラー・モードでは、ディスプレイ・メモリ内のピ
クセル・データにより、色／輝度データが直接指定さ
れ、コンバータ手段でアナログ値に変換されてディスプ
レイ・デバイスが制御される。ダイレクト・カラー・モ
ードでは、コンバータ手段は、パレットからのデータ・
ビットに応じてアナログ値を生成し、表示装置を制御す
ることも行う。

本発明では、ダイレクトとインダイレクトの両カラー・
モードを柔軟に効率よく実現できる。ダイレクト・カラ
ー・モードに対応する複数のフォーマットは、関連情報
をパレットにロードすることによって実現することがで
きる。

パレットからコンバータ手段へ出力されるビットを決定
するためには、ディスプレイ・メモリから選択されたビ
ットだけをパレットへの入力として供給するのが望まし
い。ダイレクト・カラー・モードにおいて、ディスプレ
イ・メモリにピクセル当り16ビットのデータが含まれ、
コンバータ手段に18ビットの入力が必要な場合、残りの
２ビットはパレットから供給できる。あるいは、コンバ
ータ手段に24ビットの入力が必要な場合も、残りの８ビ
ットはパレットから供給できる。ただし、コンバータが
複数のデジタル／アナログ・コンバータから構成される
のであれば、いずれか一つのコンバータに対するビット
を、すべてパレットから供給することも可能である。関
連情報をパレットにロードすれば、選択された（パレッ
トの）アドレス・ビット・ライン上のデータ・ビット
は、対応する出力ラインから出力できるので、特定のビ
ットがパレットを、“通過”することになる。

ディスプレイ・メモリにあるダイレクト・カラー・ワー
ド内のビット順序によるが、実施形態によっては、ダイ
レクト・カラー・モードでディスプレイ・メモリから出
力されるビットの順序を、モード制御信号に応じて変更
することが望ましい。これは、以下に述べる具体例から
明らかになるように、各種のデータ・フォーマットによ
って順位が変わるビットの個数を少なくするためであ
る。

E.実施例 本発明によるディスプレイ・システムの具体例につい
て、ここでは第６図に示すようなワークステーションに
組み込まれるディスプレイ・アダプタの形で説明する。
ただし請求項でいう“ディスプレイ・システム”は、デ
ィスプレイ・アダプタに限定されるものではなく、情報
表示の可能なシステムを含む。したがって、“ディスプ
レイ・システム”は、第１図に示したワークステーショ
ンなど、既存のコンピュータに装着されるアドオン・カ
ードとして供給されるディスプレイ・アダプタでもあ
り、完全なコンピュータ・システムでもある。

第１図は、本発明によるディスプレイ・システムの第１
実施例に用いられる要素のブロック図である。第１図に
は、ディスプレイ・メモリ20、カラー・ルックアップ・
テーブルすなわちパレット22、３個のデジタル／アナロ
グ・コンバータから成るデジタル／アナログ・コンバー
タ手段すなわちDAC24、26、28、制御ロジック30、およ
び複数のマルチプレクサ（MUX）と配線を示した。説明
の便宜上、本発明の実施方法の理解に関係する特徴だけ
を第１図に示している。

ディスプレイ・メモリ20は、装着されるディスプレイ・
デバイス（図示なし）の表示フィールドの各画素すなわ
ちピクセルに対して、複数のビットを格納できるように
メモリを構成できる、シリアライザ（直列化器）を備え
た、全点アドレス指定の可能なディスプレイ・メモリで
ある。ここでディスプレイ・デバイスはカラーCRTとす
る。パレット22は８個のアドレス入力（０ないし７）を
持ち、256個のアドレス位置を与える。アドレス指定の
可能な各位置には、色情報として24ビットが含まれる。
３個のDAC24、26、28はそれぞれ、入力０ないし７で８
ビットのデジタル入力情報を受け、アナログ出力信号を
生成してディスプレイ・デバイスを制御する。DAC24はS
B信号を生成して青の強度を、DAC26はSR信号を生成して
赤の強度を、DAC28はSG信号を生成して緑の強度を制御
する。

ディスプレイ・システムは、インダイレクトかダイレク
トのカラー・モードで、制御ロジック30の制御を受けて
動作する。制御ロジックは、ディスプレイ・システムを
インダイレクト・カラー・モードにセットするために、
信号をライン32に出力する。これによりマルチプレクサ
34、36、38が、“I"と示したマルチプレクサへの入力を
選択し、ディスプレイ・メモリ20のシリアライザが、ア
クセスがあるたびに８ビットを出力する。

データは、16ビットのデータ・バス40を介してディスプ
レイ・メモリ20から読み出される。インダイレクト・カ
ラー・モードでは、バス上のデータ・ラインのうち８本
だけが用いられ、ダイレクト・カラー・モードではデー
タ・バス40上の16ビットがすべて用いられる。

第２図は、32ビットのディスプレイ・メモリ20に組み込
まれるシリアライザ・ロジックを示す。このロジックに
より、ダイレクト・カラー・モードでは、16ビットのピ
クセルが連続して２個（メモリ・ビット０ないし15とこ
れに続く16ないし31）得られ、インダイレクト・カラー
・モードでは、８ビットのピクセルが連続４個（メモリ
・ビット０ないし７から８ないし15、16ないし23、およ
び24ないし31）得られる。メモリからのデータはライン
B0ないしB31に現れる。ビットの対のうち選択されたも
のは、ダイレクト・モードではマルチプレクサM0ないし
M7を直に通過し、インダイレクト・モードではマルチプ
レクサM0ないしM7によって交換される。マルチプレクサ
の中の砂時計のシンボルは、ダイレクト・モードでは直
通パス（＝）を、インダイレクト・モードでは交差パス
（ｘ）を表す。マルチプレクサの右側のライン上のデー
タは、シフト・レジスタS0ないしS7にロードされ、ここ
でデータ・バス40のライン０ないし15にシフトアウトさ
れる。インダイレクト・モードでは、データ・ライン０
ないし７だけが、ダイレクト・モードではデータ・ライ
ン０ないし15が用いられる。第２図には、説明の便宜
上、第１図の制御ライン32から取られる制御信号を受
け、マルチプレクサM0ないしM7およびシフト・レジスタ
S0ないしS7に入る各ラインは示していない。

インダイレクト・モードでのディスプレイ・システムの
動作について、第１図とあわせて説明する。制御ロジッ
クは、ディスプレイ・システムをインダイレクト・カラ
ー・モードにセットするために、関連する信号をライン
32に出力する。これによりマルチプレクサ34、36、38
が、“I"と示したマルチプレクサへの入力を選択する。
制御ロジックは、第１図のシリアライザをセットして、
ディスプレイ・メモリ20からピクセル当り８ビットがデ
ータ・バス40のライン０ないし７へ出力されるようにす
る。８ビットの各組のうちビット０ないし４は、パレッ
トに直接送られ、ビット５ないし７はマルチプレクサ34
を介してパレットに送られて、特定のパレット位置に指
標がつけられる。指標のついた各パレット位置からは、
当該ピクセルの色／輝度データを定義する24ビットが得
られる。24ビットは、３原色の赤、緑、青のそれぞれの
強度値を表すために８ビットの組に分けられる。各組は
第１図のパスを介して、パレット出力ビットがB0ないし
B7の場合には、対応するDACに直接、パレット出力ビッ
トがR0ないしR7の場合にはマルチプレクサ36を介して対
応するDACへ、パレット出力ビットがG0ないしG7の場合
にはマルチプレクサ38を介して対応するDACへ送られ
る。このように異なる経路がとられる理由については、
ダイレクト・モードの動作を説明するところで述べる。

上記から明らかなように、インダイレクト・モードで
は、ディスプレイ・メモリ内のデータが各ピクセルの指
標となる。この指標により、ピクセルに応じた色／輝度
を定義するデータが格納されたパレット位置がアクセス
される。この場合、ディスプレイ・デバイスはカラーCR
Tであるから、この色／輝度データは、DACによってCRT
の赤、緑、青の電子銃に応じた信号に変換される。

先にも述べたとおり、アプリケーションによっては、25
6色を同時に指定するだけでは不充分である。そのため
第１図のディスプレイ・システムは、ダイレクト・カラ
ー・モードもサポートしている。制御ロジックは、ディ
スプレイ・システムをダイレクト・カラー・モードにセ
ットするために、関連する信号をライン32に出力する。
これによりマルチプレクサ34、36、38は、“D"としたマ
ルチプレクサへの入力を選択する。制御ロジックは、デ
ィスプレイ・メモリ20からデータ・バス40のライン０な
いし15へピクセル当り16ビットのデータが出力されるよ
うに第２図のシリアライザをセットする。ダイレクト・
モードにおいては、ディスプレイ・メモリ内のピクセル
当り16ビットのデータは、ピクセルの色／輝度の値を直
接定義し、基本的には、DACに直に供給されるものであ
る。ただし、３個の８ビットDAC24、26、28への24個の
入力のすべての状態を定義するのに、16ビットをそのま
ま使うことはできない。

第１に問題となるのは、任意の一色のDACに割り当てる
ビット数が８を超えずに、利用できる16ビットを３原色
を割り振る方法である。これを実現するための２つのフ
ォーマットについて以下に述べる。第１のフォーマット
は、６ビットを緑に、５ビットを赤に、５ビットを青に
割り当てるものである。ここでは６−５−５フォーマッ
トと呼ぶ。第２のフォーマットは６ビットを緑に、６ビ
ットを赤に、４ビットを青に割り当てるもので、６−６
−４フォーマットと呼ぶ。このように割り当てる理由
は、人間の目が、赤よりも緑の強度変換に対して敏感で
あり、青よりも赤の強度変化に敏感であるという事実に
ある。したがって割り当てるビット数は、赤よりも青、
緑よりも赤の方が少なくてすむ。

しかし問題が残る。８ビットのDACを駆動するのに、４
ビットか５ビットか６ビットしか利用できないとき、使
用されない入力をどうするかである。未使用ビットは永
久的にオフにしておくこともできる。また、他のビット
に結線したり、他のビットがオンのときにオンにしたり
もできる。こういった方法には一長一短があり、ある条
件下では望ましい方法である。しかし、いずれか一つの
方法を採ろうとすると対応範囲が狭くなる。本発明によ
るディスプレイ・システムは、不足したビットを補うた
めにパレットが用いられるという点で、一定の方法に伴
うデメリットの影響を受けない。関連情報をパレットに
ロードすることによって、また、少なくとも、ディスプ
レイ・メモリからのデータ・ビットの一部を使ってパレ
ットのアドレスを指定することによって、追加されるビ
ットをきわめて柔軟に供給できる。

この説明の終わりに、ダイレクト・カラー・モードに対
応する２つのフォーマットのそれぞれについて、赤、
緑、青の各ビットを16ビット・ワードで割り当てた表１
を示す。これは第１図に示した本発明によるディスプレ
イ・システムの実施例に関係する。２つのフォーマット
は、16ビット・ワード内の各ビットの順位に関係する。
16ビットのデータ・ワードは、ピクセルの色／輝度を指
定し、６−６−４フォーマットか６−５−５フォーマッ
トでディスプレイ・メモリから供給される。赤、緑、青
の各DACには８ビットを入力する必要があるから、６−
６−４フォーマットでは、緑を２ビット、赤を２ビッ
ト、青を４ビットそれぞれ別に生成しなければならな
い。同様に、６−６−５フォーマットでは、緑２ビッ
ト、赤３ビット、青３ビットをそれぞれ別に生成する必
要がある。

表１から分かるように、ビットを割り当てるために、２
つのフォーマットの間で順位が変わるのは16ビット・ワ
ードのうちビット４ないし０だけである。16ビット・ワ
ードのビット４ないし０は、パレット32の入力４ないし
０に直接送られ、そのアドレスの一部が作られる。パレ
ット・アドレスの残りの入力はマルチプレクサ34を通し
て供給される。

不足したビットを生成するためにパレットに格納される
データは、どのような効果が期待されるかによって決ま
る。データは、データ・バス23を介してパレットに格納
される。ここで、不足ビットを生成するための拡張の考
え方について詳しく説明しておく。

不足ビットを扱う最も簡単な方法は、不足ビットを一定
の値にしておくことであろう。しかし、この値が０以外
であれば、DACは０出力を生成できず、画面を全くの黒
にすることはできなくなる。そこで、あるモニタを使え
ば、実質上、黒とは区別のつかないレベルが得られるの
で、そのような場合には、不足ビットに対して、０以外
の一定の値を許容できる。また値が０であれば、DACは
フルスケールの出力ができず、最大強度が得られない。
追加のビットを常に０にしておくということは、割り当
てられたビット数が最小のDACが取り得るすべてのステ
ップをDACの入力がスイープするとき、３個のDACがすべ
て、その入力と同じ出力を与えられるということであ
る。たとえば６−５−５フォーマットのデータは、下位
の緑のデータ・ビットを常に０にしておくことで、５−
５−５フォーマットへに切り換えられ、よって３個のDA
Cの３個の下位ビットは常に０になり、調和がとれる。
このメリットは、中間階調がモノクロになることにあ
る。不足ビットを扱う他の方法では、DACが調和するこ
とができず、中間階調にごく薄い色がつく。また、DAC
の出力動作のどのステップも、サイズが等しいというメ
リットもある。不足ビットを常に１にセットしておくこ
とは、フルスケールの出力が得られるとともに、中間階
調がモノクロになるということである。

DACで、０出力とフルスケール出力の両方を実現する必
要がある場合、追加されるDACビットを、０以外のある
値にセットしなければならない。その場合、あるDAC出
力ステップは、他のステップの大半よりも大きくなる。
かなり大きなステップとなる例は、値０から０以外の最
小値までである。このステップは、強度の増加率の点で
非常に大きく、CRTのガンマ特性を多少とも補正するこ
とになるため、このステップは大きくなる。

したがって実際に追加ビットのデータを生成する妥当な
方法としては、次の３つがある。

1.追加ビットを常に定数にしておく。

2.追加ビットを、他のビットの増加に応じて漸次オンに
する。

3.追加ビットを、他のビットがオンのときにすべてオン
にする。

追加ビットがパレットに格納される場合、追加ビットの
定数値を与えるのは容易である。カラー・データ・ビッ
トがこの値に直接影響を与えることはないからである。

追加ビットを漸次オンにするために、適切な近似によ
り、追加ビットが、同じ色のダイレクト・カラー・デー
タの再上位ビットに同じ順位で結線される。これによ
り、DACの０出力とフルスケール出力との間で追加ステ
ップをできるだけ均一に配分する上できわめて良好な近
似が得られる。緑の追加ビットは、ダイレクト・カラー
・データ・ビット15:14に結線され、赤の追加ビット
は、６−５−５フォーマットではダイレクト・カラー・
データ・ビット9:7に、６−６−４フォーマットではビ
ット9:8に結線される。

他のビットがオンのときに追加ビットをオンにするため
には、緑の追加ビットについて、ダイレクト・カラー・
データ・ビット15:10のORをとる必要がある。しかしこ
こでビット15:14は、緑の追加ビットの生成に影響を与
えるために必要なので、ビット13:10のORだけをとる必
要がある。同様に、ダイレクト・カラー・データ・ビッ
ト9:7は、赤の不足ビットの生成に影響を与えるために
必要であり、ダイレクト・カラー・データ・ビット４
は、青ビットに対する追加ビット生成回路に必要なの
で、ビット6:5のORだけをとる必要がある。

したがって、理想的には、追加ビットの生成ロジックに
必要なダイレクト・カラー・データ・ビットは、15、1
4、13:10のOR、９、８、７、6:5のOR、４、３、２、
１、および０であり、合計12ビットである。これらのう
ち７個はパレットのアドレス指定に使用できる。３個不
足する赤のDACビットは、２−１マルチプレクサを介し
て赤のパレット出力ビット2:0または6:4から取り出せ
る。12ビットのうちの残りは、このマルチプレクサの制
御に使用される。２個不足する緑のDACビットは、４−
１マルチプレクサを介して緑のパレット出力ビット1:
0、3:2、5:4、7:6のいずれかから取り出せ、12ビットの
うち他の２ビットはこのマルチプレクサの制御に用いら
れる。このようにして、12ビットのうち10ビットの用法
だけは見い出せる。したがって、追加ビット生成回路に
よって用いられるビット数を12から10にするためには、
選択肢について何らかの妥協が必要になる。

妥協案として勧められるのは、追加ビットを漸次オンに
するための手段を変更することである。追加される最下
位ビットは、より上位のビットに結線されるのではな
く、他のビットがオンのときにオンにされる。これは選
択された近似にわずかに歪みをもたらすが、CRTのガン
マ補正がわずかに行われることになる。この妥協案で
は、追加ビット生成ロジックに必要なダイレクト・カラ
ー・データ・ビットは、15、14:10のOR、９、８、7:5の
OR、４、３、２、１、および０で、合計で所要量の10ビ
ットである。第１図は、この方法により、ORゲート46、
48パレット22、マルチプレクサ42、44、マルチプレクサ
34、36、38に対するＤ入力、および各種の配線によって
追加ビットを生成する図である。

以下の式は、２つのフォーマットの３つに近似法に供す
るためパレットにロードされるデータの生成方法を定義
している。緑の部のデータはアドレスに対して独立であ
るが、他の部のデータは、ロード位置のアドレスに依存
する。以下、‘hg'は緑の２個の定数ビット、‘sr'は赤
の２個の定数ビット、‘edcb'は青の４個の定数ビッ
ト、そして‘tsr'は赤の３個の定数ビットである。

データ・フォーマット６−６−４ 不足定数ビット 緑（7:0）＝‘hghghghg'b 赤（６） ＝アドレス（４） 赤（5:4）＝‘sr'b 赤（２） ＝アドレス（４） 赤（1:0）＝‘sr'b 青（7:4）＝アドレス（3:0） 青（3:0）＝‘edcd'b 均一分布近似 緑（7:0）＝‘11110100'b 赤（６） ＝アドレス（４） 赤（５） ＝アドレス（６） 赤（４） ＝‘1'b 赤（２） ＝アドレス（４） 赤（１） ＝アドレス（６） 赤（０） ＝アドレス（6:4）のOR 青（7:4）＝アドレス（3:0） 青（3:1）＝アドレス（3:1） 青（０） ＝アドレス（3:0）のOR ガンマ補正近似 緑（7:0）＝‘11111100'b 赤（６） ＝アドレス（４） 赤（5:4）＝‘11'b 赤（２） ＝アドレス（４） 赤（１） ＝アドレス（6:4）のOR 赤（０） ＝アドレス（6:4）のOR 青（7:4）＝アドレス（3:0） 青（３） ＝アドレス（3:0）のOR 青（２） ＝アドレス（3:0）のOR 青（１） ＝アドレス（3:0）のOR 青（０） ＝アドレス（3:0）のOR データ・フォーマット６−５−５ 不足定数ビット 緑（7:0）＝‘hghghghg'b 赤（6:4）＝‘tsr'b 赤（2:0）＝‘tsr'b 青（7:3）＝アドレス（4:0） 青（2:0）＝‘dcb'b 均一分布近似 緑（7:0）＝‘11110100'b 赤（６） ＝アドレス（６） 赤（５） ＝アドレス（５） 赤（４） ＝‘1'b 赤（２） ＝アドレス（６） 赤（１） ＝アドレス（５） 赤（０） ＝アドレス（6:5）のOR 青（7:3）＝アドレス（4:0） 青（2:1）＝アドレス（4:3） 青（０） ＝アドレス（4:0）のOR ガンマ補正近似 緑（7:0）＝‘11111100'b 赤（6:4）＝‘111'b 赤（２） ＝アドレス（6:4）のOR 赤（１） ＝アドレス（6:4）のOR 赤（０） ＝アドレス（6:4）のOR 青（7:4）＝アドレス（4:0） 青（３） ＝アドレス（4:0）のOR 青（２） ＝アドレス（4:0）のOR 青（１） ＝アドレス（4:0）のOR 青（０） ＝アドレス（4:0）のOR 表１では、各色が緑、赤、青（GRB）の順に格納される
と仮定している。データがディスプレイ・メモリ20に表
１のGRBの順ではなくRGBの順に格納された場合、Ｇビッ
トの位置はすべて変わるため、ビット４ないし０よりも
多くのビット順位が可変となる。しかし、各色がRGBの
順に割り当てられるのであれば、モード制御ビットを使
って、データが５−６−５フォーマットか６−６−４フ
ォーマットかを示すことができる。この制御ビットの値
に従えば、ディスプレイ・メモリからのダイレクト・カ
ラー・データ出力の順序を変えられ、表１に示した順序
になる。ここで第１図に示したディスプレイ・システム
とほぼ同じ系を使用できる。

第３図は、ディスプレイ・メモリからのダイレクト・カ
ラー出力を、これがRGBフォーマットで格納されている
場合に変更するとき、第１図のディスプレイ・システム
に組み込める回路を示す。この回路は、ディスプレイ・
メモリ20内で、第２図のシリアライザの後段に組み込む
か、ディスプレイ・メモリの外部にあるデータ・バス40
に追加できる。第３図の左端の“MW"欄にある数字０な
いし15は、シリアライザのシフト・レジスタS0ないしS7
からの出力としてのデータ・バスのライン０ないし15で
ある。MW欄の右側の２つの欄は、欄の見出しに示したと
おり、５−６−５モードと６−６−４モードにおけるラ
イン１ないし15のビット順位を表す。マルチプレクサMU
X1は、第３図に示したラインに接続される。第１図の制
御ロジック30から制御ラインC1へ供給され、５−６−５
または６−６−４のフォーマットを示すフォーマット・
モード信号の状態に応じて、マルチプレクサは、５−６
−５フォーマットではマルチプレクサの第１のポートＡ
側のラインを、６−６−４フォーマットでは第２のポー
トＢ側のラインを選択する。第３図の右端の“DCW"欄に
ある数字の０ないし15は、第１図の回路素子にまで到達
したときのデータ・バス40のライン０ないし15である。
DCW欄の左側の２つの欄は、欄の見出しに示したとお
り、５−６−５モードと６−６−４モードにおけたライ
ン１ないし15のビット順位を表す。図から分かるとお
り、これら２つの欄のデータ順位は、表１に示したライ
ンの順位に対応する。

この方法を採用すれば、フォーマットによって順位が変
わるビットの個数をさらに少なくできるが、これは第１
図の実施例には当てはまらない。この実施例は、表１の
とおりに動作する設計となっている。第４図ではこれ
を、５−６−５フォーマットと６−６−４フォーマット
で１ビットの順位だけが変わるようにデータの順序を変
更する回路の形で示した。表２は、第４図の回路で生成
されるデータを、表１と比較できるように示す。表２
は、表１と同様、この説明の終わりに挙げている。

第５図は、３個の８ビットDACではなく３個の６ビットD
ACをベースにした、本発明によるディスプレイ・システ
ムの第２実施例の一部を示すブロック図である。第５図
のディスプレイ・システムの動作と構造は、概ね第１図
と同様であるが、DACの駆動に必要なビットの個数が少
ないことによる違いがある。ここでも、説明の便宜上、
本発明の実施方法の理解に関係する特徴だけを示してい
る。

ディスプレイ・メモリ20は、ピクセル当り複数のビット
を格納できるように、シリアライザ（直列化器）を備え
た、全点アドレス指定の可能なディスプレイ・メモリで
ある。パレット22は、８個のアドレス入力（０ないし
７）を持ち、256個のアドレスを指定できる。アドレス
指定の可能な位置には18ビットの色情報が置かれる。３
個の６ビットDAC64、66、68はそれぞれ、入力０ないし
５で６ビットのデジタル入力情報を受け、アナログ出力
信号SB、SR、SGを生成してディスプレイ・デバイスを制
御する。制御ロジック50はインダイレクトかダイレクト
のカラー・モードでの動作を制御する。

データは、16ビットのデータ・バス40を介してディスプ
レイ・メモリ20から読み出される。インダイレクト・カ
ラー・モードでは、バス上のデータ・ラインのうち８本
だけが用いられ、ダイレクト・カラー・モードではデー
タ・バス40上の16ビットがすべて用いられる。第２図に
示したようなシリアライザ・ロジックは、ディスプレイ
・メモリ20に含まれ、読み出されたデータを直列化して
データ・バス40に送り出す。

インダイレクト・モードでの第５図のディスプレイ・シ
ステムの動作について説明する。制御ロジックは、ディ
スプレイ・システムをインダイレクト・カラー・モード
にセットするために、関連する信号をライン32に出力す
る。これによりマルチプレクサ34、76、78が、“I"と示
したマルチプレクサへの入力を選択する。制御ロジック
は、第２図のシリアライザをセットして、ディスプレイ
・メモリ20からピクセル当り８ビットのデータがデータ
・バス40のライン０ないし７へ出力されるようにする。
８ビットの各組のうちビット０ないし４は、パレットに
直接送られ、ビット５ないし７はマルチプレクサ34を介
してパレットに送られて、特定のパレット位置に指標が
つけられる。指標のついた各パレット位置からは、当該
ピクセルの色／輝度データを定義する18ビットが得られ
る。18ビットは、３原色の赤、緑、青のそれぞれの強度
値を表すために６ビットの組に分けられる。各組は第１
図のパスを介して、パレット出力ビットがB0ないしB5お
よびR0の場合には、対応するDACに直接、パレット出力
ビットがR1ないしR5およびG0ないしG5の場合にはマルチ
プレクサ76、78を介して対応するDACへ送られる。

ダイレクト・モードにおける第５図のディスプレイ・シ
ステムの動作を説明する。制御ロジックは、ディスプレ
イ・システムをダイレクト・カラー・モードにセットす
るために、関連する信号をライン32に出力する。これに
よりマルチプレクサ34、76、78は“D"としたマルチプレ
クサへの入力を選択する。制御ロジックは、ディスプレ
イ・メモリ20からデータ・バス40のライン０ないし15ヘ
ピクセル当り16ビットのデータが出力されるように第２
図のシリアライザをセットする。ダイレクト・モードに
おいては、ディスプレイ・メモリ内のピクセル当りの16
ビットのデータは、ピクセルの色／輝度の値を直接定義
し、基本的には、DACに直に供給されるものである。DAC
の駆動に必要なビット数は、第１図の24に対して18であ
るが、３個の６ビットDAC64、66、68への入力のすべて
の状態を定義するのに、16ビットでは不充分である。

表３に、第１図とあわせて説明したものと同じ２つのフ
ォーマットに対応する16ビット・ワードの緑、赤、青の
各ビットの割り当てを、ダイレクト・カラー・モードの
場合について示す。表３はこの説明の終わりに挙げてい
る。この表の内容は、第５図に示した本発明によるディ
スプレイ・システムの実施例に関係する。２つのフォー
マットは、16ビット・ワード内のビットの順位に関係す
る。16ビット・ワードは、ピクセルの色／輝度を指定
し、６−６−４フォーマット（緑６ビット、赤６ビッ
ト、青４ビット）または６−５−５フォーマット（緑６
ビット、赤５ビット、青５ビット）で構成されたディス
プレイ・メモリから供給される。第１図に対応する表１
の割り当てと同様、表３の割り当てに関してフォーマッ
トによって順位が変わるのは、16ビット・ワードのビッ
ト４ないし０だけである。したがってパレットを使って
動作モードを決定するために、16ビット・ワードのビッ
ト４ないし０が、マルチプレクサ34へのＤ入力ポートの
入力４ないし０に送られる。これらの入力は、ダイレク
ト・カラー・モードでは対応番号のついたマルチプレク
サの出力へ送られ、そこから対応番号のついたパレット
の入力へ送られて、そのアドレスの一部が作られる。

表３の割り当てに対応する第５図に示した本発明の実施
例では、データ・ビットの青の５または４ビットから青
の６ビットへの拡張（DAC制御用）は、パレットに格納
されたデータに従って行われる。これは、16ビット・ワ
ード内の青のビットがすべてパレットのアドレスを指定
するからである。青DACに対するビット５ないし２は、1
6ビット・ワードのビットから直接取得できるが、マル
チプレクサは、青DACの全ビットに対するパレット出力
によってセーブされる。

６−５−５フォーマットの赤データを拡張する場合、１
個の青ビット（B0）を生成する必要があるほかに、別の
赤ビット（R0）も生成する必要がある。これの実行が必
要な場合、妥当な方法としては、第１図とあわせて説明
したものと同様に次の３つがある。

1.追加ビットを常に定数にしておく。

2.追加ビットを上位のビットに結び付ける。

3.追加ビットを他のビットがオンのときにオンにする。

３つの方法のいずれを選ぶために、16ビット・ワードか
らの上位の赤ビット（R5）と残りの赤ビット（R4ないし
R1）のORによってパレット・アドレスの一部が形成され
る。この場合、パレットのアドレス指定には合計７ビッ
トが必要になる。つまりダイレクト・カラー・モードを
サポートするためには、パレット位置の半分が必要であ
る。位置の残り半分は、画面上の表示領域の境界色を定
義するなど、他の目的に利用できる。その場合、パレッ
ト・アドレスの上位ビットは、境界色の指標の上位ビッ
トを反転したものになる。

したがってダイレクト・カラー・モードにおいては、３
個の６ビットDAC64、66、68は次のように駆動される。
ダイレクト・カラー・データのビット15ないし10は、マ
ルチプレクサ78を介して、緑DAC68の駆動ビット５ない
し０へ送られる。ダイレクト・カラー・データのビット
９ないし５は、マルチプレクサ76を介して、赤DAC66の
駆動ビット５ないし１へ送られる。赤DACのビット０
は、インダイレクト・データに用いられるものと同じパ
レット出力（R0）から取られる。青DACの６ビット（５
ないし０）はすべて、インダイレクト・データに用いら
れるものと同じパレット出力（B5ないしB0）から駆動さ
れる。これらの接続はすべて第１図に示した。

６−４−４フォーマットで動作させるために、パレット
のデータは、従来の方法でデータ・バス23を介してロー
ドされ、パレットの出力R0からの赤ビット０がそのアド
レス・ビット４と等しくなる。これによりダイレクト・
データ・ビット９は、赤DAC66のビット０入力に、変更
されずに転送されることになる。パレットの青の部は、
４ビットから６ビットへの変換が必要な場合にこれが実
行されるようにロードされる。

６−５−５フォーマットでも、パレットは青のダイレク
ト・カラー・ビットをすべて受信するので、５ビットか
ら６ビットへの変換を実行できる。パレットはまた、５
ビットから６ビットへの拡張が適切であればそれを実行
するために、赤のダイレクト・カラー・ビットについて
充分な情報を受け取る。

ここから分かるように、６−５−５または６−６−４の
フォーマットのダイレクト・カラー・データは許容で
き、データは、パレットを用いることによって適切な拡
張される。以下に挙げた式は、６ビットDACに対応する
２つのデータ・フォーマット（６−６−４、６−６−
５）を適切に拡張するために、パレットにロードされる
データの生成方法を定義する。いずれのデータ・フォー
マットについても、不足ビットに対する３種類の近似法
を示した（定数、ガンマ補正、均一分散）。

パレットのデータ・ビットの数字は5:0とした。ここで
０は下位ビットである。青の６ビットはすべて関係す
る。赤データはビット０だけが関係し、緑ビットは全く
関係しない。

多くの場合、特定の位置にロードされるデータはその位
置のアドレスに依存する。必要なアドレス・ビットの数
字は6:0とした。ここで０は下位ビットである。定数近
似では、‘cb'bは不足した青ビットに必要な定数値を、
‘r'bは不足した赤ビットに必要な定数値を示す。

データ・フォーマット６−６−４ 定数近似 青（5:2） ＝アドレス（3:0） 青（1:0） ＝‘cb'b 赤（０） ＝アドレス（４） ガンマ補正近似 青（5:2） ＝アドレス（3:0） 青（１） ＝アドレス（３、２、１、０）のOR 青（０） ＝アドレス（３、２、１、）のOR 赤（０） ＝アドレス（４） 均一分布近似 青（5:2） ＝アドレス（3:0） 青（１） ＝アドレス（３） 青（０） ＝アドレス（２） 赤（０） ＝アドレス（４） データ・フォーマット６−５−５ 定数近似 青（5:1） ＝アドレス（4:0） 青（０） ＝‘b'b 赤（０） ＝‘r'b ガンマ補正近似 青（5:1） ＝アドレス（4:0） 青（０） ＝アドレス（４、３、２、１、０）のOR 赤（０） ＝アドレス（６、５）のOR 均一分布近似 青（5:1） ＝アドレス（4:0） 青（０） ＝アドレス（４） 赤（０） ＝アドレス（６） 第１図の実施例について説明したとおり、カラー・デー
タが、ディスプレイ・メモリ20に表３のGRBの順ではな
く、RGBの順に格納された場合、データ・ワードのビッ
ト４ないし０よりも多くのビットの順位が可変となる。
しかし、第１図の例と同様、各色がRGBの順に割り当て
られるのであれば、モード制御ビットを使って、データ
が５−６−５フォーマットか６−６−４フォーマットか
を示すことができる。第３図と似た回路で、このモード
制御ビットに対応する回路を使えば、第２図のシリアラ
イザから出力されるデータ・ワードのフォーマットを、
表３の順序に変えることができる。

ここでも、この方法を採用すれば、３個の６ビットDAC
を持つディスプレイ・システムで、フォーマットによっ
て順位が変わるビットの個数をさらに少なくできるが、
これは第５図の実施例には当てはまらない。この実施例
は、表３のとおり動作する設計となっている。第４図に
示したものと同等の回路を使えば、５−６−５フォーマ
ットと６−６−４フォーマットで１ビットの順位だけが
変わるようにデータの順序を変更することができる。表
４は、１ビットの順位だけが変わり、３個の６ビットDA
Cとの併用に適したデータ・フォーマットを示す。表４
はこの説明の終わりに挙げている。

第６図は、先に示した各図とあわせて説明した要素を組
み込めるワークステーションを示す。ワークステーショ
ンは、従来からのマイクロプロセッサである中央処理装
置（CPU）80と、システム・バス92を介してCPUに接続さ
れるディスプレイ・アダプタ90などの装置から構成され
る。システム・バスには、RAM（ランダム・アクセス・
メモリ）82とROS（読出し専用メモリ）81も接続され
る。入出力アダプタ83は、システム・バスを磁気ディス
クなどの周辺装置84に接続するものである。同様に、通
信アダプタ85は、ワークステーションを外部のプロセッ
サ（ホスト・コンピュータなど）に接続するものであ
る。キーボード87は、キーボード・アダプタ86を介して
システム・バスに接続される。ディスプレイ・アダプタ
90は、ディスプレイ・デバイス94のデータ表示を制御す
るために用いられる。動作時、CPUはシステム・バスを
通してディスプレイ・アダプタにコマンドを送り、表示
処理タスクを実行させる。

第１図ないし第５図に関して説明した要素は、第１図の
ディスプレイ・アダプタ90に適合する。ディスプレイ・
アダプタには、図の要素のほかに、バス92から受信され
たデータがディスプレイ・メモリ20に格納されるとき、
これを制御する格納ロジックなどの要素も含まれる。格
納ロジックは、従来のものが使用でき、本発明の理解に
は関係しないので、ここでは説明していない。第１図な
いし第５図に示した回路は、緑、赤、青のカラー信号
（SG、SR、SB）を生成してディスプレイ・デバイス（こ
こではカラーCRT）を制御する。

ここまで本発明の実施例について説明したが、本発明
は、請求項にあるとおり、このような特定の例に限定さ
れるものではない。

たとえば上述の実施例は、青、赤、緑のカラー情報を要
するCRT型のディスプレイ・デバイスを対象にしている
が、他のディスプレイ・デバイスの場合は、色の組み合
わせを変えて表示することも可能である。たとえばディ
スプレイ・デバイスがインク・ジェット・プリンタであ
れば、青、赤、黄の各信号を生成できよう。

また、上記の例では、データは、16ビットのデータ・バ
ス40を介してディスプレイ・メモリ20から読み出され
る。インダイレクト・カラー・モードでは、バス上のデ
ータ・ラインのうち８本だけが用いられ、ダイレクト・
カラー・モードでは、データ・バス40上の16ビットがす
べて用いられる。ただし、インダイレクト・モードのデ
ータには８ビット・バス、ダイレクト・モードのデータ
には16ビット・バスを当てるダブル・バス方式など、他
の実施例も可能である。

F.発明の効果 本発明によれば、ディスプレイ・システムをインダイレ
クトとダイレクトの両モードで動作させることが可能に
なる。

【図面の簡単な説明】

第１図は、本発明によるディスプレイ・システムの第１
実施例に用いられる要素のブロック図である。 第２図は、第１図のディスプレイ・システムに組み込ま
れるシリアライザ（直列化器）ロジックのブロック図で
ある。 第３図は、請求項１のディスプレイ・システムに用いら
れるデータのフォーマット変更回路のブロック図であ
る。 第４図は、第３図とは別のデータ・フォーマット変更回
路のブロック図である。 第５図は、本発明によるディスプレイ・システムの第２
実施例に用いられる要素のブロック図である。 第６図は、第１図または第５図の要素を組み込めるワー
クステーションのブロック図である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ディスプレイ・メモリと、 パレットと、 デジタル／アナログ・コンバータ手段と、 を含み、間接カラーモードにおいて前記ディスプレイ・
   メモリ内のピクセル・データで前記パレットをアクセス
   して得られる色／輝度データのビット数と、ディスプレ
   イ・メモリ内のピクセル・データが直接色／輝度データ
   を示す直接カラーモードにおける前記ディスプレイ・メ
   モリ内のピクセル・データのビット数とが異なるディス
   プレイ・システムであって、 前記間接カラーモードにおいては、前記ディスプレイ・
   メモリ内の前記ピクセル・データにより前記パレットを
   アドレスして対応する色／輝度データを前記コンバータ
   手段に供給し、表示装置を制御するためのアナログ値に
   変換し、 前記直接カラーモードにおいては、前記ディスプレイ・
   メモリ内のピクセル・データの第１の部分が、前記コン
   バータ手段に直接入力され、該ピクセル・データの第２
   の部分が、前記パレットをアドレスして該パレットから
   データ・ビット出力を取り出すのに使用され、前記ピク
   セル・データの第１の部分および前記データ・ビット出
   力を合わせて前記コンバータ手段の入力とし、前記表示
   装置を制御するためのアナログ値に変換されるようにし
   た、 ディスプレイ・システム。