JPH0719011Y2 - Power supply monitoring device - Google Patents
Power supply monitoring deviceInfo
- Publication number
- JPH0719011Y2 JPH0719011Y2 JP462989U JP462989U JPH0719011Y2 JP H0719011 Y2 JPH0719011 Y2 JP H0719011Y2 JP 462989 U JP462989 U JP 462989U JP 462989 U JP462989 U JP 462989U JP H0719011 Y2 JPH0719011 Y2 JP H0719011Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- fet
- turned
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案は＋Ev電源と−Ev電源の供給停止を監視する回路
に関するものである。DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to a circuit for monitoring supply stoppage of + Ev power supply and -Ev power supply.
＜従来の技術＞ 第２図に従来の電源監視装置を示す。第２図において、
ａ点は＋Ev電源（例えば＋5v電源）,b点は−Ev電源（例
えば−5v電源）に接続されている。そして±5v電源は、
ヒューズ1,2を介して図示しない電子回路にエネルギー
を供給する。<Prior Art> FIG. 2 shows a conventional power supply monitoring device. In FIG.
The point a is connected to the + Ev power supply (for example, + 5v power supply), and the point b is connected to the -Ev power supply (for example, -5v power supply). And ± 5v power supply,
Energy is supplied to an electronic circuit (not shown) via the fuses 1 and 2.
ここでブロックB1はヒューズ１の溶断を監視し、ブロッ
クB2は−5v電源の電圧を監視し、ブロックB3はヒューズ
２の溶断を監視している。Here, the block B1 monitors the melting of the fuse 1, the block B2 monitors the voltage of the −5v power supply, and the block B3 monitors the melting of the fuse 2.
ブロックB1について説明を加えると、ヒューズ１が正常
な場合、トランジスタTr2はオンとなるので、トランジ
スタTr1はオフとなり、警報信号SOとしてオフ信号（正
常）を出力する。一方、ヒューズ１が溶断するとトラン
ジスタTr2にはベース電流が流れないのでオフとなる。
従ってトランジスタTr1には＋5vからベース電流が流れ
るのでTr1はオンとなり、警報信号SOとしてオン信号
（異常）を出力する。If the fuse B1 is normal, the transistor Tr2 is turned on, so that the transistor Tr1 is turned off and the off signal (normal) is output as the alarm signal SO. On the other hand, when the fuse 1 is blown, the base current does not flow in the transistor Tr2, so that the transistor Tr2 is turned off.
Therefore, since a base current flows from + 5v to the transistor Tr1, Tr1 is turned on, and an on signal (abnormal) is output as the alarm signal SO.
ブロックB2について説明を加えると、−5v電源が正常な
場合、抵抗r6によりトランジスタTr3のベース電位が引
下げられるのでTr3はオフとなる。即ち警報信号SOとし
てオフ信号（正常）を出力する。一方、−5v電源が供給
停止となりOvになると、トランジスタTr3のベース電位
は上昇し、抵抗r5を介してベース電流が流れるためTr3
はオンとなる。即ち警報信号SOとしてオン信号（異常）
を出力する。To further explain the block B2, when the −5v power supply is normal, the base potential of the transistor Tr3 is lowered by the resistor r6, so that Tr3 is turned off. That is, an off signal (normal) is output as the alarm signal SO. On the other hand, when the −5v power supply is stopped and becomes Ov, the base potential of the transistor Tr3 rises and the base current flows through the resistor r5.
Turns on. That is, ON signal (abnormal) as alarm signal SO
Is output.
ブロックB3について説明を加えると、ヒューズ２が正常
な場合、トランジスタTr4はオフとなり、ヒューズ２が
溶断するとTr4はオンとなる。To explain the block B3, when the fuse 2 is normal, the transistor Tr4 is turned off, and when the fuse 2 is blown, Tr4 is turned on.
＜考案が解決しようとする課題＞ 以上のような従来の電源監視装置において＋5v電源を見
ると、ヒューズ１の溶断は監視しているが、＋5v電源の
供給停止については監視していない。<Problems to be solved by the invention> Looking at the + 5v power supply in the conventional power supply monitoring device as described above, the blowout of the fuse 1 is monitored, but the supply stop of the + 5v power supply is not monitored.
本考案の目的は、＋Ev電源と−Ev電源の両電源の供給停
止を監視できる電源監視装置を提供することである。An object of the present invention is to provide a power supply monitoring device capable of monitoring supply stoppage of both + Ev power supply and −Ev power supply.
＜課題を解決するための手段＞ 本考案は、上記課題を解決するために ＋Ev電源と−Ev電源の供給停止を監視する装置におい
て、 前記監視対象の２つの電源電圧間を分圧する抵抗分圧手
段（R1,R2）と、 この抵抗分圧手段の分圧電圧をベースに導入し、エミッ
タを−Ev電源に接続するトランジスタと、 このトランジスタのコレクにカソードが接続され、抵抗
（R3）を介して共通電位にアノードが接続されたダイオ
ードと、 このダイオードのアノードにゲートが接続され、ソース
が共通電位に接続され、ドレインから警報信号を出力す
る電界効果型トランジスタ（以下単にFETと記す）と、
かなる手段を講じたものである。<Means for Solving the Problems> In order to solve the above problems, the present invention provides a device for monitoring supply stoppage of + Ev power supply and −Ev power supply, in which a voltage divider for dividing between two power supply voltages to be monitored is used. Means (R1, R2), a transistor which introduces the divided voltage of this resistance voltage dividing means into the base, connects the emitter to the −Ev power supply, and the cathode of the collector of this transistor, and connects it through the resistor (R3). And a diode whose anode is connected to a common potential, a gate connected to the anode of this diode, a source connected to a common potential, and a field effect transistor (hereinafter simply referred to as FET) that outputs an alarm signal from the drain,
It is something that has been taken.
＜作用＞ 抵抗分圧回路（R1,R2）により、２つの電源電圧の分圧
電圧を取出し、２つの電源が正常な時はトランジスタは
オンとなり、FETのゲートに逆バイアスがかかるのでオ
フ信号（正常）が出力される。一方、２つの電源のどち
らかが供給停止になるとFETのゲートに加えられていた
逆バイアスが消失し、FETからオン信号が出力される。<Operation> The divided voltage of the two power supply voltages is taken out by the resistance voltage dividing circuit (R1, R2), and when the two power supplies are normal, the transistor is turned on and the reverse bias is applied to the gate of the FET. Normal) is output. On the other hand, when the supply of either of the two power supplies is stopped, the reverse bias applied to the gate of the FET disappears, and the FET outputs the ON signal.
＜実施例＞ 以下、図面に用いて本考案を詳しく説明する。<Example> Hereinafter, the present invention will be described in detail with reference to the drawings.
第１図は第２図のブロックB2に相当する部分のみを描い
たものである。本考案においてはヒューズの溶断を監視
する構成については特に限定するものでなく（従って第
２図のブロックB1,B3の図示は省略）、＋Evと−Evの両
方の供給低位を同時に監視できる構成に特徴がある。FIG. 1 shows only a portion corresponding to the block B2 in FIG. In the present invention, the structure for monitoring the blowout of the fuse is not particularly limited (therefore blocks B1 and B3 in FIG. 2 are not shown), and the structure can simultaneously monitor the low supply levels of both + Ev and -Ev. There are features.
第１図において、＋5vと−5vは監視対象の電源電圧であ
る。抵抗R1とR2は、抵抗分圧器を構成し＋5vと−5vの間
に設けられる。この分圧電圧はトランジスタQ1のヘッド
に導かれ、Q1のエミッタは−5v電源ラインに接続され
る。このQ1のコレクタはダイオードD1のカソードを介し
てFET Q2のゲートに接続される。ダイオードD1のアノー
ド側即ちFET Q2のゲートは抵抗R3を介して共通電位に接
続される。FET Q2のソースは共通電位に接続され、Q2の
ドレインから警報信号SOが取出される。In FIG. 1, + 5v and -5v are power supply voltages to be monitored. The resistors R1 and R2 form a resistive voltage divider and are provided between + 5v and -5v. This divided voltage is led to the head of the transistor Q1, and the emitter of Q1 is connected to the −5v power supply line. The collector of this Q1 is connected to the gate of the FET Q2 via the cathode of the diode D1. The anode side of the diode D1, that is, the gate of the FET Q2 is connected to the common potential via the resistor R3. The source of the FET Q2 is connected to the common potential, and the alarm signal SO is taken out from the drain of Q2.
第１図装置の動作を要約すると、FET素子（Q2）は、ゲ
ート・ソース間に電位差がなくてもドレイン・ソース間
にIDSSと言う電流を流すことができる。つまりゲート・
ソース間に電位差がない期間、FETはオン信号をドレイ
ンから出力する。これを利用して本考案は、±Evが正常
に供給されている期間は、FET Q2に逆バイアスをかけて
FET Q2をオフとし（正常）、±Evのどちから一方あるい
は両方が供給されなくなった期間はFET Q2のゲート・ソ
ース間の電位差をOvとして、FET Q2をオン状態（異常）
にしたものである。Fig. 1 To summarize the operation of the device, the FET element (Q2) can flow a current called I DSS between the drain and the source even if there is no potential difference between the gate and the source. So the gate
The FET outputs an ON signal from the drain while there is no potential difference between the sources. Utilizing this, the present invention applies a reverse bias to the FET Q2 while ± Ev is normally supplied.
FET Q2 is turned off (normal), and during the period when one or both of ± Ev is not supplied, the potential difference between the gate and source of FET Q2 is set to Ov, and FET Q2 is turned on (abnormal).
It is the one.
以下詳細に動作説明を行なう。＋5vと−5vが２つの電源
から正常に供給されている期間、抵抗分圧器（R1,R2）
の分圧電圧はトランジスタQ1をオンとするレベルに設定
されている。Q1がオンであると、共通電位→R3→D1→Q1
→−5vの経路で電流が流れるので、抵抗R3に電圧降下が
生じる。従って、FET Q2のゲート電位がソース電位より
低くなるので逆バイアスとなり、FET Q2はオフとなる。
即ち、警報信号SOとしてオフ信号（正常）を出力する。The operation will be described in detail below. Resistance voltage divider (R1, R2) during the period when + 5v and -5v are normally supplied from the two power supplies.
The divided voltage of is set to a level that turns on the transistor Q1. When Q1 is on, common potential → R3 → D1 → Q1
→ Since a current flows through the −5v path, a voltage drop occurs in the resistor R3. Therefore, since the gate potential of the FET Q2 becomes lower than the source potential, the FET Q2 is reverse biased and the FET Q2 is turned off.
That is, an off signal (normal) is output as the alarm signal SO.
次に＋5vと−5vの一方、または両方が２つの電源から供
給されなくなると抵抗R3に電流は流れなくなる。その結
果、FET Q2のゲート・ソース間の電位差はなくなるの
で、FET Q2はオン状態となる。従って、警報信号SOとし
てオン信号（異常）を出力する。Next, when either or both of + 5v and -5v are no longer supplied from the two power sources, no current flows through the resistor R3. As a result, the potential difference between the gate and source of FET Q2 disappears, and FET Q2 is turned on. Therefore, the ON signal (abnormality) is output as the alarm signal SO.
説明を加える。Add a description.
（１）＋5v電源＝0v,−5v電源＝−5vの場合 トランジスタQ1のベース電流が流れないのでQ1はオフと
なり、抵抗R3には電流が流れない。即ちFET Q2のゲート
とソースは同電位である。(1) + 5v power source = 0v, -5v power source = -5v Since the base current of the transistor Q1 does not flow, Q1 is turned off and no current flows through the resistor R3. That is, the gate and source of FET Q2 have the same potential.
（２）＋5v電源＝0v,−5v電源＝−0vの場合 この場合も上記（１）の場合と同様にトランジスタＱイ
はオフとなり抵抗R3に電流は流れない。(2) In the case of + 5v power source = 0v, −5v power source = −0v In this case as well, as in the case of (1) above, the transistor Qi is turned off and no current flows through the resistor R3.
（３）＋5v電源＝5v,−5v電源＝−0vの場合 この場合、トランジスタQ1にベース電流が流れQ1はオン
となるが、トランジスタQ1のコウレクタ・エミッタは共
に共通電位であるため抵抗R3に電流は流れない。(3) + 5v power supply = 5v, −5v power supply = −0v In this case, the base current flows through the transistor Q1 and Q1 is turned on, but the collector and emitter of the transistor Q1 are both at the common potential, and the current flows through the resistor R3. Does not flow.
第１図では図示しないが警報信号SOは、制御装置に導か
れる。通常、制御装置は第１図の±5v電源と異なる系統
の電源を持ち（但し共通電位は第１図と同じ）、±5v電
源の監視を行なう。補足すると制御装置は導入したFET
Q2のドレインからのラインにプルアップ抵抗（図示せ
ず）とプルダウン抵抗（図示せず）を接続し、警報信号
がオフ信号の場合は“HIGH"レベルとして受信し、オン
信号の場合は“LOW"レベルとして受信している。Although not shown in FIG. 1, the alarm signal SO is guided to the control device. Normally, the control device has a power supply of a system different from the ± 5v power supply of FIG. 1 (however, the common potential is the same as that of FIG. 1) and monitors the ± 5v power supply. Supplementally, the control device is a FET
Connect a pull-up resistor (not shown) and a pull-down resistor (not shown) to the line from the drain of Q2. If the alarm signal is an OFF signal, it will be received as "HIGH" level, and if it is an ON signal, it will be "LOW". "Received as a level.
＜本考案の効果＞ 以上述べたように本考案によれば従来では監視できなか
った＋5v電源の供給停止を監視することができる。<Effects of the Invention> As described above, according to the invention, it is possible to monitor the stoppage of the + 5v power supply, which could not be monitored in the past.
第１図は本考案に係る電源監視装置の要部構成例を示す
図、第２図は従来例を示す図である。 R1〜R3…抵抗、Q1…トランジスタ、Q2…FET、D1…ダイ
オード。FIG. 1 is a diagram showing a configuration example of a main part of a power supply monitoring device according to the present invention, and FIG. 2 is a diagram showing a conventional example. R1 to R3 ... Resistors, Q1 ... Transistors, Q2 ... FETs, D1 ... Diodes.
Claims (1)
装置において、 前記監視対象の２つの電源電圧間を分圧する抵抗分圧手
段（R1,R2）と、 この抵抗分圧手段の分圧電圧をベースに導入し、エミッ
タを−Ev電源に接続するトランジスタと、 このトランジスタのコレクタにカソードが接続され、抵
抗（R3）を介して共通電位にアノードが接続されたダイ
オードと、 このダイオードのアノードにゲートが接続され、ソース
が共通電位に接続され、ドレインから警報信号を出力す
る電界効果型トランジスタ（以下単にFETと記す）と、 を備えた電源監視装置。1. A device for monitoring supply stoppage of + Ev power supply and −Ev power supply, comprising: a resistance voltage dividing means (R1, R2) for dividing a voltage between two power supply voltages to be monitored; A transistor that introduces a piezo voltage to the base and connects the emitter to the -Ev power supply, a diode whose cathode is connected to the collector of this transistor, and whose anode is connected to a common potential via a resistor (R3); A power supply monitoring device comprising: a gate connected to the anode, a source connected to a common potential, and a field effect transistor (hereinafter simply referred to as FET) that outputs an alarm signal from the drain.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP462989U JPH0719011Y2 (en) | 1989-01-19 | 1989-01-19 | Power supply monitoring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP462989U JPH0719011Y2 (en) | 1989-01-19 | 1989-01-19 | Power supply monitoring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0295873U JPH0295873U (en) | 1990-07-31 |
| JPH0719011Y2 true JPH0719011Y2 (en) | 1995-05-01 |
Family
ID=31207308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP462989U Expired - Lifetime JPH0719011Y2 (en) | 1989-01-19 | 1989-01-19 | Power supply monitoring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719011Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010210238A (en) * | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | Probe card, semiconductor inspection device equipped with the same and method for checking fuse of probe card |
-
1989
- 1989-01-19 JP JP462989U patent/JPH0719011Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0295873U (en) | 1990-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910416A (en) | Power switch monitor to improve switching time | |
| JPH0734022B2 (en) | Current detection circuit | |
| JPH0257677B2 (en) | ||
| KR100213845B1 (en) | Power supply monitor circuit | |
| JPS59194202A (en) | Heater driving circuit | |
| JPH0883909A (en) | Semiconductor integrated circuit | |
| JPH0719011Y2 (en) | Power supply monitoring device | |
| JP6695244B2 (en) | Power control device | |
| US4982107A (en) | Sourcing or sinking output circuit | |
| JP2001141572A (en) | Microcomputer and chip temperature detecting method | |
| US4712056A (en) | Signalling circuit | |
| JP3203521B2 (en) | Load disconnection detection circuit | |
| JPH0729705Y2 (en) | Abnormal voltage protection device | |
| JPH0628708Y2 (en) | Disconnection detector | |
| JP2658386B2 (en) | Overcurrent detection circuit | |
| JPH07271460A (en) | Dc power source feeding circuit | |
| JPH0449706Y2 (en) | ||
| JPH1027030A (en) | Redundant stabilized power unit | |
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| JPH0124714Y2 (en) | ||
| JPH0210468Y2 (en) | ||
| SU1282133A1 (en) | Device for checking decoder | |
| JPS6239505Y2 (en) | ||
| KR940011238B1 (en) | Switching circuits, suppling the emergency sources for isdn applicants | |
| JPH02114828A (en) | Battery backup circuit |