JPH07182155A - 処理装置の機能追加方法 - Google Patents

Abstract

(57)【要約】 【目的】 プログラム動作中に処理装置の機能追加を行
ない、追加した機能を少ないオーバーヘッドで速やかに
プログラムが使用可能にすることにある。 【構成】 プログラムがその実行を行なうとき使用でき
る機能について参照する機能管理テーブルを主記憶４に
設け、サービスプロセッサ（ＳＶＰ）２はシステムファ
イル３内の新規マイクロプログラムを主記憶４に格納
し、格納された新規マイクロプログラムの制御記憶（Ｃ
Ｓ）８、１１への書き込み要求を命令プロセッサ６、７
に要求し、命令プロセッサが新規マイクロプログラムを
制御記憶８、１１に書き込み、書き込み終了後、外部割
り込みパラメータを生成し、ＯＳに対して外部割り込み
を行ない、ＣＰＵ１のＯＳは外部割り込みを受け、外部
割り込みパラメータに基づき機能管理テーブルの更新を
行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は中央処理装置（Ｃｅｎｔ
ｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ，以下ＣＰＵ
と記述する。）等の処理装置における新しい命令等の機
能追加を容易に行えるようにする処理装置の機能追加方
法に関する。

【０００２】

【従来の技術】近年、情報処理システムは社会生活の基
盤を支えるようになり、そのシステムの信頼性が社会生
活に大きな影響を与えるようになってきた。一般に信頼
性を表す尺度には、ＲＡＳ（Ｒｅｌｉａｂｉｌｉｔｙ：
信頼性，Ａｖａｉｌａｂｉｌｉｔｙ：可用性，Ｓｅｒｖ
ｉｃｅａｂｉｌｉｔｙ：保守性）という言葉で代表され
る３つの概念がある。これらを向上させるために、 （１）障害の発生を少なくする。 （２）障害が発生してもシステムの運転を続行できるよ
うにする。 （３）障害が発生した際に、故障の発見と修理に要する
時間を短縮する。 といったアプローチが採られる。狭い意味で（１）は信
頼性の向上、（２）は可用性の向上、また（３）は保守
性の向上に結び付く。なお、広い意味では（１）、
（２）、（３）を含めて信頼性の向上、あるいは可用性
の向上と捉えることもある。これらの方策の中で最近、
重要視されているのが、（２）の可用性の向上である。
多くの情報処理システムが２４時間、３６５日の連続運
転を必要としている現在、一瞬たりともシステムを停止
させることの無い技術が望まれている。通常この可用性
を阻む要因には大きく分けて、致命的な障害による予期
せぬ停止と、定期的な保守あるいは機能追加などによる
計画的停止とがある。前者には例えば物の壊れによるハ
ードウエアの障害や、停電・落雷といった外部の要因に
よる障害があるが、これらは一般に起こりえるものとし
て可用性の向上を計るための工夫が種々為されている。
これに対して後者は障害では無く、また停止の頻度も非
常に少ないといった理由から、これを避けるための工夫
があまりなされていない。しかし、情報処理システムの
エンドユーザから見た場合どちらもシステムが停止する
ことに代わりは無く、この計画的停止を減少させること
で可用性の向上を高めることができる。

【０００３】以下、情報処理システムを構成するＣＰＵ
について、計画的停止を減少させるうえでの問題点を具
体的に述べる。ＣＰＵを計画的に停止させる要因には大
きく分けて次のものがある。まず第一にＣＰＵの定期的
なメンテナンスにともなう停止がある。これには例え
ば、消耗部品の交換や、清掃のための停止がある。第二
にＣＰＵの構成要素を変更する場合の停止があり、これ
にはＣＰＵ・主記憶等の増設を行う際の停止がある。第
三にＣＰＵの機能を追加する際の停止がある。ここでは
第三の停止を避けるために解決しなければならない問題
について説明を行う。ＣＰＵの機能追加には、例えばア
ーキテクチャの改良による命令の追加といったものがあ
る。プログラムはこの新規に追加された命令を使用する
ことで性能の改善を計ることができる。従来、このよう
な新規の命令の追加は次のような手順で行っていた。ま
ず、ＣＰＵ上で動作しているプログラムを全て終了させ
た後に、ＣＰＵを停止させる。その後ＣＰＵに対して機
能追加を行うと共に、プログラムも新規の命令を使用し
ているものに置き換える。この手順を踏むことにより、
初めてプログラムが新規の命令を使用できるようにな
る。第三の停止を避けるためには、 この一連の手順と
同様の事をＣＰＵを停止させずに行わなければならない
が、大きく分けて次の２つの課題がある。第一にＣＰＵ
を停止させずにハードウエア変更あるいはマイクロプロ
グラム変更を可能にすること。これについては種々の技
術が提案されているが、ここではその詳細に触れない。
第二にプログラムの実行中に、ＣＰＵの機能追加をプロ
グラムに対して通知する手段が必要である。第一の課題
が解決されたとき、ＣＰＵ上ではプログラムが動作中で
あり、ある種の手段によりこの動作中のプログラムに機
能の追加された事を報告しなければならない。以下この
第二の課題について４倍長の浮動小数点命令を例にと
り、説明を行う。

【０００４】４倍長の浮動小数点命令（以下、単に４倍
長命令という）は、倍長の浮動小数点命令（以下、単に
倍長命令という）の精度をあげたものであり、従来、プ
ログラムが倍長の命令を数回使用して実現していた処理
を１つの命令で、高速に実行できるようにアーキテクチ
ャを機能拡張したものである。浮動小数点命令を使用す
るアプリケーションプログラムがこの拡張機能を使用す
るためには、通常従来の倍長命令で実現していた処理と
は別に、４倍長命令で実現した処理を追加する。これ
は、アプリケーションプログラムがＣＰＵの４倍長命令
のサポートにかかわらずその処理を実行できるようにす
るためである。アプリケーションプログラムはＣＰＵが
４倍長命令をサポートしていれば、４倍長の処理を実行
し、４倍長命令をサポートしていなければ倍長の処理を
実行するようになる。また、アプリケーションプログラ
ムは前記の処理を行うために、４倍長命令の有無を識別
する必要があるが、これは一般には次の２つの識別方法
により行われている。まず第一にアプリケーションプロ
グラム自身が４倍長命令の有無をプログラム割り込みに
より識別する方法である。ＣＰＵは４倍長命令をサポー
トしていない場合、本命令が発行されると命令例外のプ
ログラム割り込みを報告する。従ってアプリケーション
プログラムは実行に先立ち、まず４倍長命令を発行し、
命令例外が発生した場合はサポートされていないものと
判断する。この第一の識別方法の利点はアプリケーショ
ンプログラムが実行の度に４倍長命令の有無を識別する
ために、ＣＰＵが４倍長命令をサポートした時点でその
機能を使用できることにある。これはＣＰＵが停止する
こと無く、またＣＰＵで動作中の全てのプログラムを停
止させること無く４倍長命令がサポートされた場合でも
プログラムの動作上問題は無い。一方、欠点としては実
行の度に命令例外のプログラム割り込みが発生するため
に、性能の低下が生じる事である。命令例外のプログラ
ム割り込みが発生すると、制御はアプリケーションプロ
グラムからオペレーティングシステム（以下、ＯＳとい
う）に移行し、ＯＳはプログラム割り込み処理を行う。
ＯＳはこのプログラム割り込み処理の中でその原因が４
倍長命令による命令例外であることを識別し、割り込み
を発生させたプログラムに再度制御を戻さなければなら
ない。このため、ＯＳの割り込み処理が複雑になり、ま
た４倍長命令のサポートされていないＣＰＵでは、この
識別のためにオーバーヘッドが増加し、実行性能が低下
するという問題がある。

【０００５】そこでこの問題を解決するために、次の第
二の識別方法が用いられる。第二の識別方法ではＯＳが
イニシャルプログラムロード（以下、ＩＰＬ）中にこの
４倍長命令を発行して前記第一の識別方法と同様に機能
の有無を判別し、その判別結果をＯＳの管理するＣＰＵ
の機能を記述したテーブルに書き込む。前述の４倍長命
令を使用するアプリケーションプログラムはプログラム
の実行前にこのテーブルを参照することにより４倍長命
令の有無を識別する。この第二の方法の利点は機能の有
無をプログラム割り込みではなく、ＯＳ上のテーブルを
参照することにより行うため、判別のための性能低下が
生じないということである。また、ＯＳのプログラム割
り込み処理についても、再度アプリケーションプログラ
ムに制御を戻す必要が無いため、プログラムが不必要に
複雑になることが無い。一方欠点は、機能の有無の判別
がＩＰＬ時だけに行われるため、ＩＰＬ後機能追加が行
われてもそれを知る手段が存在しないことである。以上
４倍長の浮動小数点命令を例にとり説明を行ったが、一
般に新規の命令を追加する際には同様の問題が存在す
る。

【０００６】

【発明が解決しようとする課題】以上述べたように従来
の技術による機能追加の識別方法には次のような問題が
ある。前記第一の識別方法では、機能の追加を即座に識
別できるが、プログラム割り込みにより識別を行ってい
るために、プログラム自身の性能低下や、ＯＳのプログ
ラム割り込み処理が複雑になるという問題がある。前記
第二の識別方法では、前記第一の問題は解決されるが、
最も重要な、機能が追加されたことを即座に識別するこ
とができないという問題がある。本発明は、上記のよう
な問題点を解決するためになされたものであり、本発明
の目的は、処理装置上でプログラムが動作していても処
理装置の機能追加を行なうことができ、追加された機能
を少ないオーバーヘッドで速やかにプログラムが使用す
ることがでる処理装置の機能追加方法を提供することに
ある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、マイクロプログラムが格納された制御
記憶を備え該マイクロプログラムの下に処理を実行する
少なくとも１つの命令プロセッサと主記憶装置を備える
処理装置において、プログラムがその実行を行なうとき
使用できる機能について参照する機能管理テーブルを主
記憶装置に設け、外部から入力され主記憶装置に格納さ
れた新規マイクロプログラムの制御記憶への書き込み要
求を命令プロセッサに要求し、該要求にしたがい命令プ
ロセッサが新規マイクロプログラムを制御記憶に書き込
み、書き込み終了後、外部割り込みパラメータを生成
し、ＯＳに対して外部割り込みを行ない、処理装置のＯ
Ｓは外部割り込みを受け、前記外部割り込みパラメータ
に基づき前記機能管理テーブルの更新を行なうようにし
ている。また、前記外部割り込みパラメータは外部割り
込みの要因を示す割り込みコード部と機能の種別を示し
たパラメータ部を備えるようにしている。また、前記処
理装置にサービスプロセッサを接続し、該サービスプロ
セッサが新規マイクロプログラムを前記主記憶装置に格
納し、格納後、前記命令プロセッサに対して前記主記憶
装置内の新規マイクロプログラムの制御記憶への書き込
み要求を出力するようにしている。

【０００８】

【作用】本発明の処理装置の機能追加方法では、処理装
置の動作中に、新規機能の追加が行なわれ、機能管理テ
ーブルが更新され新規機能が追加されたことが登録され
る。プログラムは、処理装置が追加機能を有していない
場合は、追加機能を使用しない処理を行い、処理装置が
追加機能を有している場合は、追加機能を使用する処理
を行えるように、２つの処理を有しており、必ずプログ
ラムの先頭で機能管理テーブルを参照して追加機能の判
別を行なうので、少ないオーバーヘッドで、追加機能が
あれば追加機能を使用する処理を行え、機能が追加され
たとき、プログラムは追加された機能を速やかに使用す
ることができる。

【０００９】

【実施例】以下、本発明の実施例を図面を参照して具体
的に説明する。図２は本発明の一実施例にかかる機能追
加方法を実施するＣＰＵおよびサービスプロセッサ（以
下、ＳＶＰと記述する。）のブロック図である。図２に
示すＣＰＵはマイクロプログラム制御方式のＣＰＵであ
り、図２において、１はＣＰＵ，２はＳＶＰ、３はＳＶ
Ｐが管理するシステムファイル、４は主記憶、５はＳＶ
Ｐ・主記憶・命令プロセッサ間のデータのやりとりを制
御するシステム制御装置、６は１台目の命令プロセッ
サ、７はＮ台目の命令プロセッサ、８は命令プロセッサ
の内部にある制御記憶（ＣＳ）、９は８の制御記憶をア
クセスするためのアドレスを保持する制御記憶アドレス
レジスタ（ＣＳＡＲ）、１０は８の制御記憶に書き込む
べき値を保持する制御記憶書き込みデータレジスタ（Ｃ
ＳＷＤＲ）である。なお、１１・１２・１３はＮ台目の
命令プロセッサの内部に存在するが、機能としては８・
９・１０と同一である。

【００１０】ＣＰＵ１は前述したようにマイクロプログ
ラム制御方式のＣＰＵであり、命令プロセッサ単位にマ
イクロプログラムを格納するＣＳを有し、このマイクロ
プログラムにより命令プロセッサ６、７およびシステム
制御装置５が制御される。このマイクロプログラムはＳ
ＶＰのシステムファイル３に格納されており、システム
の電源投入時に各ＣＳへロードされる。なおシステムフ
ァイル３は通信回線に接続することも可能であり、通信
回線を通じてシステムファイル３に格納されたマイクロ
プログラムを書き換える事も可能である。

【００１１】次に図２を用いてマイクロプログラムで実
現されている機能の追加を行う際のデータの流れについ
て説明する。新規機能を実現するためのマイクロプログ
ラム（以下、新規マイクロプログラムと記述する。）は
一旦ＳＶＰのシステムファイル３に格納される。その
後、ＳＶＰの制御の下にシステム制御装置５を介して主
記憶４へ送られる。その後、ＳＶＰは各命令プロセッサ
に対して主記憶からマイクロプログラムを読み出し、Ｃ
Ｓに書き込む要求を出す。なお、主記憶４はその記憶領
域がプログラムの使用する領域と、ハードウエアの使用
する領域とに分割されており（特に図示せず）、新規マ
イクロプログラムは実際にはこのハードウエアの使用す
る領域に書き込まれる。命令プロセッサ６および７は、
ＳＶＰからマイクロプログラムの読み出し、書き込みの
要求を受けることにより、ＣＳ内のマイクロプログラム
によって主記憶４に書き込まれている新規マイクロプロ
グラムをシステム制御装置５を介して１ワード単位に自
命令プロセッサヘ読み出す。なお、１ワードのデータに
は１マイクロ命令のＣＳ上のアドレスと１マイクロ命令
自身のデータが含まれている。このうち、アドレスはＣ
ＳＡＲ９に、データはＣＳＷＤＲ１０にセットされた
後、ＣＳに書き込まれる。この読み出しおよび書き込み
はＣＳ内のマイクロプログラムによって実行される。新
規機能を実現する全てのマイクロ命令をＣＳに書き込ん
だ後、書き込み処理は終了する。なお、この書き込み処
理は命令プロセッサの動作中あるいはタイムスライスを
利用して行われる。

【００１２】次に図１を用いて新規マイクロプログラム
を必要とするプログラム（以下単にアプリケーションプ
ログラムと記述する。）と、ＣＰＵ及びアプリケーショ
ンプログラムを制御するＯＳおよび新規マイクロプログ
ラムの書き込み処理との関係について説明する。図１は
これらの時間的な関係を示したフローチャートである。
縦方向に時間の経過を、横方向にアプリケーションプロ
グラム、ＯＳ、ＣＰＵサービス、それぞれの処理を示
す。ここで、ＣＰＵサービスの処理とはアプリケーショ
ンプログラムおよびＯＳ自身の動作に必要なＣＰＵの処
理とは独立した命令プロセッサにおけるマイクロプログ
ラムによるＣＰＵに対するサービス処理を言う。図１に
おいて、時間的には先ずアプリケーションプログラムの
実行が開始される。アプリケーションプログラムは、必
要とする、新規機能がＣＰＵに存在しているかどうかを
機能管理テーブルを参照することにより識別する。機能
管理テーブルはＯＳが主記憶上に作成し、ＯＳおよび各
種のアプリケーションプログラムが参照可能なものであ
る。アプリケーションプログラムは必ず、プログラムの
先頭でこの機能管理テーブルを参照し、もし新規機能が
ＣＰＵに存在するのであれば新規機能を使用した処理を
行い、新規機能が存在しなければ新規機能を使用しない
処理を行う。ここで言う新規機能とは例えば従来技術の
項で説明した４倍長の浮動小数点命令のようなものであ
る。図１においては、アプリケーションプログラムが最
初に機能管理テーブルを参照した段階では新規機能が存
在しないため、アプリケーションプログラムは新規機能
を使用しない処理を実行する。

【００１３】次にこのアプリケーションプログラムの処
理を実行中に、新規マイクロプログラムの書き込み要求
が発生したと仮定する。なおこの書き込み要求はＳＶＰ
により指示され、アプリケーションプログラムの処理の
実行中、（厳密には命令と命令の間）でブレイクが発生
し、制御が命令プロセッサによるＣＰＵサービス処理に
移る。ＣＰＵサービス処理では、ＳＶＰからの要求が新
規マイクロプログラムの書き込み処理であることを命令
プロセッサが認識して新規マイクロプログラムの書き込
みを行う。なおこの書き込み処理は前述したとおりであ
る。この書き込み処理が終了すると命令プロセッサのマ
イクロプログラムは新規機能の追加が行われたことをＯ
Ｓに報告するために、外部割り込みパラメータを作成す
ると共に、外部割り込み要因をセットして、ＣＰＵサー
ビス処理を終了する。ここで、外部割り込みパラメータ
は図３に示すように割り込みコード部と、パラメータ部
とからなる。割り込みコード部では外部割り込みの要因
を示し、パラメータ部では外部割り込みの要因に応じた
詳細情報が示される。要因が新規機能の追加によるもの
であれば、パラメータ部は追加された機能の種別を示
す。ＣＰＵサービス処理が終了すると、制御は一旦アプ
リケーションプログラムの処理に戻るが、すぐさま命令
プロセッサのマイクロプログラムにより新規機能の追加
を報告するための外部割り込みが発生する。外部割り込
みが発生すると、制御はアプリケーションプログラムか
ら、ＯＳに移行する。なお外部割り込みの発生により前
記外部割り込みパラメータが主記憶に格納される。ＯＳ
は外部割り込み処理の中で外部割り込みパラメータの割
り込みコードを参照し、この外部割り込みの要因が新規
機能の追加によるものであれば、さらに機能の種別を示
したパラメータ部を参照する。そしてこの種別からＯＳ
の管理する機能管理テーブルの更新を行い、外部割り込
みの処理を終了する。上記のＯＳによる処理は命令プロ
セッサにより実行される。その後、制御は再びアプリケ
ーションプログラムに移行するが、つぎに新規機能を使
用するアプリケーションプログラムが実行されると、機
能管理テーブルは新規機能がＣＰＵに存在していること
を示しているため、新規機能を使用した処理を実行す
る。

【００１４】

【発明の効果】以上説明したように、本発明によれば、
ＣＰＵ上でプログラムが動作していてもＣＰＵの機能追
加を行なうことができ、また追加された機能を速やかに
プログラムが使用することができ、さらにプログラムが
追加された機能を使用しようとする際に生ずるオーバー
ヘッドを少なくすることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のフローチャートを示す図で
ある。

【図２】本発明の適用されるＣＰＵおよびサービスプロ
セッサの概略構成を示すブロック図である。

【図３】外部割り込みパラメータの一例を示す図であ
る。

【符号の説明】

１ ＣＰＵ ２ ＳＶＰ ３ システムファイル ４ 主記憶 ５ システム制御装置 ６、７ 命令プロセッサ ８、１１ 制御記憶 ９、１２ 制御記憶アドレスレジスタ １０、１３ 制御記憶書き込みデータレジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マイクロプログラムが格納された制御記
   憶を備え該マイクロプログラムの下に処理を実行する少
   なくとも１つの命令プロセッサと主記憶装置を備える処
   理装置における処理装置の機能追加方法であって、 プログラムがその実行を行なうとき使用できる機能につ
   いて参照する機能管理テーブルを前記主記憶装置に設
   け、外部から入力され前記主記憶装置に格納された新規
   マイクロプログラムの前記制御記憶への書き込み要求を
   前記命令プロセッサに要求し、該要求にしたがい前記命
   令プロセッサが前記新規マイクロプログラムを制御記憶
   に書き込み、書き込み終了後、外部割り込みパラメータ
   を生成し、ＯＳに対して外部割り込みを行ない、処理装
   置のＯＳは外部割り込みを受け、前記外部割り込みパラ
   メータに基づき前記機能管理テーブルの更新を行なうよ
   うにしたことを特徴とする処理装置の機能追加方法。
2. 【請求項２】 請求項１記載の処理装置の機能追加方法
   において、前記外部割り込みパラメータは外部割り込み
   の要因を示す割り込みコード部と機能の種別を示したパ
   ラメータ部を備えることを特徴とする処理装置の機能追
   加方法。
3. 【請求項３】 請求項１記載の処理装置の機能追加方法
   において、前記処理装置にサービスプロセッサを接続
   し、該サービスプロセッサが新規マイクロプログラムを
   前記主記憶装置に格納し、格納後、前記命令プロセッサ
   に対して前記主記憶装置内の新規マイクロプログラムの
   制御記憶への書き込み要求を出力するようにしたことを
   特徴とする処理装置の機能追加方法。