JPH071803B2 - 光半導体素子の駆動回路 - Google Patents
光半導体素子の駆動回路Info
- Publication number
- JPH071803B2 JPH071803B2 JP9564389A JP9564389A JPH071803B2 JP H071803 B2 JPH071803 B2 JP H071803B2 JP 9564389 A JP9564389 A JP 9564389A JP 9564389 A JP9564389 A JP 9564389A JP H071803 B2 JPH071803 B2 JP H071803B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- optical semiconductor
- switching circuit
- semiconductor element
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光半導体素子を高速に、しかも、ジッタ量を
抑えて駆動する光半導体素子の駆動回路に関するもので
ある。
抑えて駆動する光半導体素子の駆動回路に関するもので
ある。
従来からよく知られ、かつ、採用されている光半導体素
子の駆動回路を第３図に基づいて説明すると以下の通り
である。
子の駆動回路を第３図に基づいて説明すると以下の通り
である。
駆動回路は、発光ダイオード31、スイッチング回路32、
電流制限抵抗34およびスピードアップコンデンサ33から
構成されている。これにより、制御入力信号に基づいて
スイッチング回路32の出力がハイレベルあるいはローレ
ベルになる。そして、スイッチング回路32の出力信号に
基づいて、発光ダイオード31がON・OFFすることによ
り、光信号が伝送される。
電流制限抵抗34およびスピードアップコンデンサ33から
構成されている。これにより、制御入力信号に基づいて
スイッチング回路32の出力がハイレベルあるいはローレ
ベルになる。そして、スイッチング回路32の出力信号に
基づいて、発光ダイオード31がON・OFFすることによ
り、光信号が伝送される。
ここで、発光ダイオード31がON状態の時に流れる順方向
電流IFを制限するために電流制限抵抗34がスイッチング
回路32と発光ダイオード31との間に接続されている。ま
た、この時の順方向電流IFは、次式（１）で表せる。
電流IFを制限するために電流制限抵抗34がスイッチング
回路32と発光ダイオード31との間に接続されている。ま
た、この時の順方向電流IFは、次式（１）で表せる。
IF＝（VCC-VOL-VF）÷R1 …（１） ただし、（１）式においてVCCは電源電圧を示す、VOLは
スイッチング回路32の出力がローレベルの時の電圧を示
し、VFは発光ダイオード31の順方向降下電圧を示してい
る。
スイッチング回路32の出力がローレベルの時の電圧を示
し、VFは発光ダイオード31の順方向降下電圧を示してい
る。
ところで、発光ダイオード31において光の立ち上がり・
立ち下がりに要する時間の短縮およびその特性の改善を
行うために、下記に示すような対策が施されている。即
ち、発光ダイオード31のスイッチング特性を改善するた
めにスピードアップコンデンサ33が、電流制限抵抗34に
並列に接続されている。このコンデンサ33により、発光
ダイオード31に蓄積された電荷が過渡電流として、充・
放電されるので、発光ダイオード31のスイッチング特性
が改善される。
立ち下がりに要する時間の短縮およびその特性の改善を
行うために、下記に示すような対策が施されている。即
ち、発光ダイオード31のスイッチング特性を改善するた
めにスピードアップコンデンサ33が、電流制限抵抗34に
並列に接続されている。このコンデンサ33により、発光
ダイオード31に蓄積された電荷が過渡電流として、充・
放電されるので、発光ダイオード31のスイッチング特性
が改善される。
ところが、上記従来の光半導体素子の駆動回路（以下、
単に駆動回路と称す）では、制御入力信号Vinの周波数
が高い場合、即ち、光半導体素子を高速で駆動する場
合、以下に示すような問題点を有している。
単に駆動回路と称す）では、制御入力信号Vinの周波数
が高い場合、即ち、光半導体素子を高速で駆動する場
合、以下に示すような問題点を有している。
つまり、入力電圧Vinの周波数の変化に伴って駆動回路
の遅延時間、および立ち上がり・立ち下がりに要する時
間等が変化する。例えば、光信号の伝送を光ファイバデ
ータリンク等で行う際、従来の駆動回路では、入力信号
に高周波成分を含む周波数の異なる複数の信号から成る
ランダムな信号が入力されると、駆動回路の出力は前述
の遅延時間（立ち上がり・立ち下がりに要する時間等）
のばらつき、即ち、ジッタ量が大きくなり、高速、か
つ、正確な情報伝送が困難になる。
の遅延時間、および立ち上がり・立ち下がりに要する時
間等が変化する。例えば、光信号の伝送を光ファイバデ
ータリンク等で行う際、従来の駆動回路では、入力信号
に高周波成分を含む周波数の異なる複数の信号から成る
ランダムな信号が入力されると、駆動回路の出力は前述
の遅延時間（立ち上がり・立ち下がりに要する時間等）
のばらつき、即ち、ジッタ量が大きくなり、高速、か
つ、正確な情報伝送が困難になる。
請求項第１項の発明に係る光半導体素子の駆動回路は、
上記課題を解決するために、制御入力信号に基づいて、
発光手段をON・OFFする信号を出力するスイッチング回
路と、上記のスイッチング回路の出力信号に基づいて、
光半導体素子を駆動する光信号を出力する発光手段と、
上記発光手段の両端に順方向のプリバイアス電圧を印加
する抵抗群を有するバイアス手段と、発光手段が上記ス
イッチング回路によりスイッチングされる過渡時に、発
光手段内の接合部近傍に蓄積された電荷を速やかに充・
放電させて、発光手段のスイッチングを高速化するスピ
ードアップコンデンサとを備えていることを特徴として
いる。
上記課題を解決するために、制御入力信号に基づいて、
発光手段をON・OFFする信号を出力するスイッチング回
路と、上記のスイッチング回路の出力信号に基づいて、
光半導体素子を駆動する光信号を出力する発光手段と、
上記発光手段の両端に順方向のプリバイアス電圧を印加
する抵抗群を有するバイアス手段と、発光手段が上記ス
イッチング回路によりスイッチングされる過渡時に、発
光手段内の接合部近傍に蓄積された電荷を速やかに充・
放電させて、発光手段のスイッチングを高速化するスピ
ードアップコンデンサとを備えていることを特徴として
いる。
請求項第２項の発明に係る光半導体素子の駆動回路は、
上記課題を解決するために、制御入力信号に基づいて、
発光手段をON・OFFする信号を出力するスイッチング回
路と、上記のスイッチング回路の出力信号に基づいて、
光半導体素子を駆動する光信号を出力する発光手段と、
上記発光手段の両端に順方向のプリバイアス電圧を印加
するダイオードと抵抗群とを有するバイアス手段と、発
光手段が上記スイッチング回路によりスイッチングされ
る過渡時に、発光手段内の接合部近傍に蓄積された電荷
を速やかに充・放電させて、発光手段のスイッチングを
高速化するスピードアップコンデンサとを備えているこ
とを特徴としている。
上記課題を解決するために、制御入力信号に基づいて、
発光手段をON・OFFする信号を出力するスイッチング回
路と、上記のスイッチング回路の出力信号に基づいて、
光半導体素子を駆動する光信号を出力する発光手段と、
上記発光手段の両端に順方向のプリバイアス電圧を印加
するダイオードと抵抗群とを有するバイアス手段と、発
光手段が上記スイッチング回路によりスイッチングされ
る過渡時に、発光手段内の接合部近傍に蓄積された電荷
を速やかに充・放電させて、発光手段のスイッチングを
高速化するスピードアップコンデンサとを備えているこ
とを特徴としている。
請求項第１項の構成によれば、制御入力信号に基づいて
スイッチング回路はスイッチングされる。そして、スイ
ッチング回路の出力の変化に応じて発光手段がON・OFF
される。この時、発光手段はバイアス手段により順方向
にバイアスされているので、発光手段のスイッチングの
応答特性が改善される。さらに、発光手段のスイッチン
グの過渡時に、スピードアップコンデンサにより、上記
発光手段内の接合部近傍に蓄積された電荷が速やかに充
・放電されるので、発光手段のスイッチングが高速に行
われる。従って、変化の激しい高周波成分を含む信号に
対しても、光半導体素子が高速に、しかも、確実に駆動
できる。
スイッチング回路はスイッチングされる。そして、スイ
ッチング回路の出力の変化に応じて発光手段がON・OFF
される。この時、発光手段はバイアス手段により順方向
にバイアスされているので、発光手段のスイッチングの
応答特性が改善される。さらに、発光手段のスイッチン
グの過渡時に、スピードアップコンデンサにより、上記
発光手段内の接合部近傍に蓄積された電荷が速やかに充
・放電されるので、発光手段のスイッチングが高速に行
われる。従って、変化の激しい高周波成分を含む信号に
対しても、光半導体素子が高速に、しかも、確実に駆動
できる。
請求項第２項の構成によれば、バイアス手段が、請求項
第１項のバイアス手段にダイオードが追加された構成と
なっており、発光手段のOFF時の順方向のプリバイアス
電圧を低下させることなく、バイアス手段中の抵抗群に
おける抵抗の一部を小さく設定できるので、接合容量の
大きい発光手段を使用しても高速、かつ、ジッタ量を抑
えた光半導体素子の駆動回路が実現できる。
第１項のバイアス手段にダイオードが追加された構成と
なっており、発光手段のOFF時の順方向のプリバイアス
電圧を低下させることなく、バイアス手段中の抵抗群に
おける抵抗の一部を小さく設定できるので、接合容量の
大きい発光手段を使用しても高速、かつ、ジッタ量を抑
えた光半導体素子の駆動回路が実現できる。
〔実施例１〕 本発明の一実施例を第１図に基づいて説明すれば、以下
の通りである。
の通りである。
第１図に示すように、本発明に係る光半導体素子の駆動
回路は、発光ダイオード１、スイッチング回路２、スピ
ードアップコンデンサ３およびバイアス手段10から成っ
ている。さらに、バイアス手段10は、電流制限抵抗４、
バイアス抵抗５および抵抗６から構成されている。な
お、抵抗群は、バイアス抵抗５、電流制限抵抗４および
抵抗６から構成されており、電源電圧VCCとグランドと
の間に、電源電圧VCC側からこの順に直列に接続されて
いる。尚、制御入力信号Vinは、スイッチング回路２に
接続されている。
回路は、発光ダイオード１、スイッチング回路２、スピ
ードアップコンデンサ３およびバイアス手段10から成っ
ている。さらに、バイアス手段10は、電流制限抵抗４、
バイアス抵抗５および抵抗６から構成されている。な
お、抵抗群は、バイアス抵抗５、電流制限抵抗４および
抵抗６から構成されており、電源電圧VCCとグランドと
の間に、電源電圧VCC側からこの順に直列に接続されて
いる。尚、制御入力信号Vinは、スイッチング回路２に
接続されている。
上記の発光手段としての発光ダイオード１は、制御入力
信号Vinに基づいて、光信号を照射し伝送している。こ
の発光ダイオード１は、後述するバイアス抵抗５に並列
に接続されている。また、発光ダイオード１のアノード
は、電源電圧VCCのプラス側に接続され、発光ダイオー
ド１のカソードは、上記の抵抗５と後述する電流制限抵
抗４との接続点に接続されている。
信号Vinに基づいて、光信号を照射し伝送している。こ
の発光ダイオード１は、後述するバイアス抵抗５に並列
に接続されている。また、発光ダイオード１のアノード
は、電源電圧VCCのプラス側に接続され、発光ダイオー
ド１のカソードは、上記の抵抗５と後述する電流制限抵
抗４との接続点に接続されている。
上記のバイアス抵抗５は、発光ダイオード１の両端に順
方向にバイアス電圧を印加するように設けられている。
上記の電流制限抵抗４は、発光ダイオード１に流れる上
記の順方向のバイアス電圧に相当するプリバイアス電流
を制限するために設けられている。また、抵抗６は、上
記のスイッチング回路２を安定に動作させるために設け
られている。上記の電流制限抵抗４と抵抗６との接続点
Ｂは、スイッチング回路２の出力に接続されている。同
回路２は、制御入力信号Vinを反転して２値論理で入出
力される。例えば、制御入力信号Vinがローレベルの時
は、スイッチング回路２の出力、即ち、接続点Ｂはハイ
レベルとなる。また、制御入力信号Vinがハイレベルの
時は、接続点Ｂはローレベルとなる。
方向にバイアス電圧を印加するように設けられている。
上記の電流制限抵抗４は、発光ダイオード１に流れる上
記の順方向のバイアス電圧に相当するプリバイアス電流
を制限するために設けられている。また、抵抗６は、上
記のスイッチング回路２を安定に動作させるために設け
られている。上記の電流制限抵抗４と抵抗６との接続点
Ｂは、スイッチング回路２の出力に接続されている。同
回路２は、制御入力信号Vinを反転して２値論理で入出
力される。例えば、制御入力信号Vinがローレベルの時
は、スイッチング回路２の出力、即ち、接続点Ｂはハイ
レベルとなる。また、制御入力信号Vinがハイレベルの
時は、接続点Ｂはローレベルとなる。
また、電流制限抵抗４と並列にスピードアップコンデン
サ３が接続されている。このスピードアップコンデンサ
３は、発光ダイオード１のON・OFFに伴う過渡時に、発
光ダイオードの接合部近傍に蓄積された電荷を充・放電
させて、発光ダイオード１を高速で駆動させるために設
けられている。
サ３が接続されている。このスピードアップコンデンサ
３は、発光ダイオード１のON・OFFに伴う過渡時に、発
光ダイオードの接合部近傍に蓄積された電荷を充・放電
させて、発光ダイオード１を高速で駆動させるために設
けられている。
上記の構成により、制御入力信号Vinの変化に伴う光半
導体素子の駆動回路各部の動作について説明すると、以
下の通りである。
導体素子の駆動回路各部の動作について説明すると、以
下の通りである。
制御入力信号Vinがローレベルの場合には、スイッチン
グ回路２の出力、即ち、接続点Ｂはハイレベルとなるの
で、発光ダイオード１はOFF状態となる。つまり、発光
ダイオード１は光信号を照射せず、光信号がOFF状態に
対応する。この時、接続点Ｂの電圧をVBH、電源電圧をV
CCとすると、発光ダイオード１の両端に順方向にかかる
プリバイアス電圧VF1は、電流制限抵抗４とバイアス抵
抗５の分圧比で決まり、ほぼ次式（２）で近似できる。
グ回路２の出力、即ち、接続点Ｂはハイレベルとなるの
で、発光ダイオード１はOFF状態となる。つまり、発光
ダイオード１は光信号を照射せず、光信号がOFF状態に
対応する。この時、接続点Ｂの電圧をVBH、電源電圧をV
CCとすると、発光ダイオード１の両端に順方向にかかる
プリバイアス電圧VF1は、電流制限抵抗４とバイアス抵
抗５の分圧比で決まり、ほぼ次式（２）で近似できる。
VF1≒R5×（VCC-VBH）÷（R4＋R5） …（２） 従って、発光ダイオード１には上記の（２）式で近似さ
れるプリバイアス電圧VF1に相当するプルバイアス電流I
F1が流れる状態となるので、発光ダイオード１のスイッ
チング特性が高速化される。
れるプリバイアス電圧VF1に相当するプルバイアス電流I
F1が流れる状態となるので、発光ダイオード１のスイッ
チング特性が高速化される。
ここで、制御入力信号Vinがローレベルから変化してハ
イレベルとなると、接続点Ｂはハイレベルから変化して
ローレベルとなる。これは、発光ダイオード１の光信号
がON状態に対応する。この時、接続点Ｂの変化に伴う過
渡時に、電源電圧VCCから発光ダイオード１、スピード
アップコンデンサ３および抵抗４を介して、過渡的な電
流がスイッチング回路２へ流れ込むことにより発光ダイ
オード１の立ち上がり特性が改善される。
イレベルとなると、接続点Ｂはハイレベルから変化して
ローレベルとなる。これは、発光ダイオード１の光信号
がON状態に対応する。この時、接続点Ｂの変化に伴う過
渡時に、電源電圧VCCから発光ダイオード１、スピード
アップコンデンサ３および抵抗４を介して、過渡的な電
流がスイッチング回路２へ流れ込むことにより発光ダイ
オード１の立ち上がり特性が改善される。
ところで、接続点Ｂのローレベル時における電圧をVBL
とし、発光ダイオード１の両端に順方向にかかる順方向
電圧をVF2とすると、発光ダイオード１に流れる順方向
電流IF2は、近似的に次式（３）（４）により決まる。
とし、発光ダイオード１の両端に順方向にかかる順方向
電圧をVF2とすると、発光ダイオード１に流れる順方向
電流IF2は、近似的に次式（３）（４）により決まる。
IF2≒（VCC-VBL-a×VF2）÷R4 …（３） ａ＝（R4＋R5）÷R5 …（４） 次に、制御入力信号Vinがハイレベルからローレベルへ
変化すると、接続点Ｂはローレベルからハイレベルへ変
化する。これに伴って、発光ダイオード１の接合部近傍
に蓄積された残留電荷は、スピードアップコンデンサ３
および抵抗４を介してスイッチング回路２から過渡的な
電流により放電・吸収される。また、発光ダイオード１
と並列に接続されているバイアス抵抗５を通しても放電
・吸収される。従って、発光ダイオード１のON状態から
OFF状態へ移行するのに要する時間の短縮、すなわち、
立ち下がり特性が確実に改善されることになる。
変化すると、接続点Ｂはローレベルからハイレベルへ変
化する。これに伴って、発光ダイオード１の接合部近傍
に蓄積された残留電荷は、スピードアップコンデンサ３
および抵抗４を介してスイッチング回路２から過渡的な
電流により放電・吸収される。また、発光ダイオード１
と並列に接続されているバイアス抵抗５を通しても放電
・吸収される。従って、発光ダイオード１のON状態から
OFF状態へ移行するのに要する時間の短縮、すなわち、
立ち下がり特性が確実に改善されることになる。
〔実施例２〕 本発明の他の実施例を第２図に基づいて説明すれば、以
下の通りである。なお、説明の便宜上、前述の実施例１
に示した手段には同一の符合を付記し、その説明を省略
する。
下の通りである。なお、説明の便宜上、前述の実施例１
に示した手段には同一の符合を付記し、その説明を省略
する。
第２図は、本発明に係る光半導体素子の駆動回路の他の
実施例を示すものであって、ダイオード７が、実施例１
の回路構成中のバイアス手段10に追加された回路要素で
ある。従って、バイアス手段10は、電流制限抵抗４、バ
イアス抵抗５、抵抗６およびダイオード７から成ってい
る。上記のダイオード７は、制御入力信号Vinがローレ
ベルの状態の時に、発光ダイオード１の両端に順方向に
かかるプリバイアス電圧VF1が低下するのを防止するた
めに設けられている。
実施例を示すものであって、ダイオード７が、実施例１
の回路構成中のバイアス手段10に追加された回路要素で
ある。従って、バイアス手段10は、電流制限抵抗４、バ
イアス抵抗５、抵抗６およびダイオード７から成ってい
る。上記のダイオード７は、制御入力信号Vinがローレ
ベルの状態の時に、発光ダイオード１の両端に順方向に
かかるプリバイアス電圧VF1が低下するのを防止するた
めに設けられている。
なお、ダイオード７は、電源電圧VCCと前述のバイアス
抵抗５との間に挿入されている。即ち、ダイオード７と
バイアス抵抗５との直列接続されたものが、発光ダイオ
ード１に並列に接続されている。
抵抗５との間に挿入されている。即ち、ダイオード７と
バイアス抵抗５との直列接続されたものが、発光ダイオ
ード１に並列に接続されている。
上記の構成によれば、制御入力信号Vinがローレベルの
場合には、スイッチング回路２の出力、即ち、接続点Ｂ
はハイレベルとなり、発光ダイオード１はOFF状態とな
るので、光半導体素子は駆動されない状態となる。この
時、接続点Ｂの電圧をVBHとし、ダイオード７の両端の
電圧をVDとすると、ほぼ次式（５）（６）で近似できる
プリバイアス電圧VF3が、発光ダイオード１の両端に順
方向に印加され、それに相当するプリバイアス電流IF3
が発光ダイオード１へ流れる。
場合には、スイッチング回路２の出力、即ち、接続点Ｂ
はハイレベルとなり、発光ダイオード１はOFF状態とな
るので、光半導体素子は駆動されない状態となる。この
時、接続点Ｂの電圧をVBHとし、ダイオード７の両端の
電圧をVDとすると、ほぼ次式（５）（６）で近似できる
プリバイアス電圧VF3が、発光ダイオード１の両端に順
方向に印加され、それに相当するプリバイアス電流IF3
が発光ダイオード１へ流れる。
VF3≒VD＋ｂ×（VCC-VBH-VD） …（５） ｂ＝R5÷（R4＋R5） …（６） ここで、制御入力信号Vinがローレベルから変化してハ
イレベルとなる（発光ダイオード１の光信号がONの状態
に対応する）と、接続点Ｂはハイレベルから変化してロ
ーレベルとなる。このような接続点Ｂの状態変化に伴う
過渡時に、電源電圧VCCから発光ダイオード１、スピー
ドアップコンデンサ３および抵抗４を介して、過渡的な
電流がスイッチング回路２へ流れ込むので、発光ダイオ
ード１のスイッチングに要する時間が短縮され、立ち上
がり特性が改善される。
イレベルとなる（発光ダイオード１の光信号がONの状態
に対応する）と、接続点Ｂはハイレベルから変化してロ
ーレベルとなる。このような接続点Ｂの状態変化に伴う
過渡時に、電源電圧VCCから発光ダイオード１、スピー
ドアップコンデンサ３および抵抗４を介して、過渡的な
電流がスイッチング回路２へ流れ込むので、発光ダイオ
ード１のスイッチングに要する時間が短縮され、立ち上
がり特性が改善される。
この時、接続点Ｂのローレベル時における電圧をVBLと
し、発光ダイオード１の両端の順方向電圧をVF4とする
と、発光ダイオード１に流れる順方向電流IF4は、近似
的に次式（７）〜（９）および前述の（４）式により決
まる。
し、発光ダイオード１の両端の順方向電圧をVF4とする
と、発光ダイオード１に流れる順方向電流IF4は、近似
的に次式（７）〜（９）および前述の（４）式により決
まる。
IF4≒（VCC-VBL-V′）÷R4 …（７） Ｖ′＝ａ×VF4-c×VD …（８） ｃ＝R4÷R5 …（９） ａ＝（R4＋R5）÷R5 …（４） 次に、制御入力信号Vinがローレベルへ変化すると、接
続点Ｂはハイレベルとなる。この変化の過渡時に、発光
ダイオード１の接合部近傍に蓄積された残留電荷は、ス
ピードアップコンデンサ３および抵抗４を介して、スイ
ッチング回路２から過渡的な電流により放電・吸収され
る。また、発光ダイオード１と並列に接続されているダ
イオード７およびバイアス抵抗５を通しても放電・吸収
される。
続点Ｂはハイレベルとなる。この変化の過渡時に、発光
ダイオード１の接合部近傍に蓄積された残留電荷は、ス
ピードアップコンデンサ３および抵抗４を介して、スイ
ッチング回路２から過渡的な電流により放電・吸収され
る。また、発光ダイオード１と並列に接続されているダ
イオード７およびバイアス抵抗５を通しても放電・吸収
される。
この結果、発光ダイオード１のON状態からOFF状態へ移
行するのに要する時間の短縮、即ち、立ち下がり特性が
改善されることになる。ここで、発光ダイオード１のON
時およびOFF時の定常状態が実施例１と同じであると仮
定すると、次式（10）（11）が成立する。
行するのに要する時間の短縮、即ち、立ち下がり特性が
改善されることになる。ここで、発光ダイオード１のON
時およびOFF時の定常状態が実施例１と同じであると仮
定すると、次式（10）（11）が成立する。
VF1＝VF3（IF1＝IF3） …（10） IF2＝IF4（VF2＝VF4） …（11） よって、上述の式（２）〜（９）により、抵抗５の抵抗
値が同一な場合には、抵抗４の抵抗値を小さく設定でき
る。
値が同一な場合には、抵抗４の抵抗値を小さく設定でき
る。
従って、発光ダイオード１のOFF時の順方向のプリバイ
アス電圧を低下させることなく、発光ダイオード１と並
列に接続されているバイアス抵抗５の抵抗値が小さく設
定できるので、接合容量の大きい発光ダイオードを使用
しても高速、かつ、ジッタ量を抑えた汎用性のある光半
導体素子の駆動回路が実現できる。
アス電圧を低下させることなく、発光ダイオード１と並
列に接続されているバイアス抵抗５の抵抗値が小さく設
定できるので、接合容量の大きい発光ダイオードを使用
しても高速、かつ、ジッタ量を抑えた汎用性のある光半
導体素子の駆動回路が実現できる。
請求項第１項の発明に係る光半導体素子の駆動回路は、
以上のように、制御入力信号に基づいて、発光手段をON
・OFFする信号を出力するスイッチング回路と、上記の
スイッチング回路の出力信号に基づいて、光半導体素子
を駆動する光信号を出力する発光手段と、上記発光手段
の両端に順方向のプリバイアス電圧を印加する抵抗群を
有するバイアス手段と、発光手段が上記スイッチング回
路によりスイッチングされる過渡時に、発光手段内の接
合部近傍に蓄積された電荷を速やかに充・放電させて、
発光手段のスイッチングを高速化するスピードアップコ
ンデンサとを備えている構成である。
以上のように、制御入力信号に基づいて、発光手段をON
・OFFする信号を出力するスイッチング回路と、上記の
スイッチング回路の出力信号に基づいて、光半導体素子
を駆動する光信号を出力する発光手段と、上記発光手段
の両端に順方向のプリバイアス電圧を印加する抵抗群を
有するバイアス手段と、発光手段が上記スイッチング回
路によりスイッチングされる過渡時に、発光手段内の接
合部近傍に蓄積された電荷を速やかに充・放電させて、
発光手段のスイッチングを高速化するスピードアップコ
ンデンサとを備えている構成である。
これにより、抵抗群を有する簡素なバイアス手段を設け
るだけで、高周波成分を含む変化の激しい光信号に対し
ても光半導体素子を高速に、しかも、ジッタ量を抑えて
駆動可能となる。
るだけで、高周波成分を含む変化の激しい光信号に対し
ても光半導体素子を高速に、しかも、ジッタ量を抑えて
駆動可能となる。
また、Ｐ型基板を有する光半導体素子と本発明に係る光
半導体素子の駆動回路とを組み合わせると、電源電圧の
フレームと同一フレーム上に光半導体素子をダイボンデ
ィングすれば、光半導体素子の外部端子として３ピンの
ワンパッケージに収納することができるので、装置をよ
り小型化でき、コスト低減が可能となる等の効果を併せ
て奏する。
半導体素子の駆動回路とを組み合わせると、電源電圧の
フレームと同一フレーム上に光半導体素子をダイボンデ
ィングすれば、光半導体素子の外部端子として３ピンの
ワンパッケージに収納することができるので、装置をよ
り小型化でき、コスト低減が可能となる等の効果を併せ
て奏する。
請求項第２項の発明に係る光半導体素子の駆動回路は、
以上のように、制御入力信号に基づいて、発光手段をON
・OFFする信号を出力するスイッチング回路と、上記の
スイッチング回路の出力信号に基づいて、光半導体素子
を駆動する光信号を出力する発光手段と、上記発光手段
の両端に順方向のプリバイアス電圧を印加するダイオー
ドと抵抗群とを有するバイアス手段と、発光手段が上記
スイッチング回路によりスイッチングされる過渡時に、
発光手段内の接合部近傍に蓄積された電荷を速やかに充
・放電させて、発光手段のスイッチングを高速化するス
ピードアップコンデンサとを備えている構成である。
以上のように、制御入力信号に基づいて、発光手段をON
・OFFする信号を出力するスイッチング回路と、上記の
スイッチング回路の出力信号に基づいて、光半導体素子
を駆動する光信号を出力する発光手段と、上記発光手段
の両端に順方向のプリバイアス電圧を印加するダイオー
ドと抵抗群とを有するバイアス手段と、発光手段が上記
スイッチング回路によりスイッチングされる過渡時に、
発光手段内の接合部近傍に蓄積された電荷を速やかに充
・放電させて、発光手段のスイッチングを高速化するス
ピードアップコンデンサとを備えている構成である。
これにより、上記請求項第１項の効果に加えて、バイア
ス手段に追加されたダイオードによって、発光手段のOF
F時の順方向のプリバイアス電圧を低下させることな
く、バイアス手段中の抵抗群における抵抗の一部を小さ
く設定できるので、接合容量の大きい発光手段を使用し
ても高速で、しかも、ジッタ量を抑えた汎用性のある光
半導体素子の駆動回路が実現できる等の効果を併せて奏
する。
ス手段に追加されたダイオードによって、発光手段のOF
F時の順方向のプリバイアス電圧を低下させることな
く、バイアス手段中の抵抗群における抵抗の一部を小さ
く設定できるので、接合容量の大きい発光手段を使用し
ても高速で、しかも、ジッタ量を抑えた汎用性のある光
半導体素子の駆動回路が実現できる等の効果を併せて奏
する。
第１図は本発明の一実施例を示すものであって、本発明
に係る光半導体素子の駆動回路の回路構成を示す図、第
２図は本発明の他の実施例を示すものであって、本発明
に係る光半導体素子の駆動回路の回路構成を示す図、第
３図は従来例を示すものであって、光半導体素子の駆動
回路の回路構成を示す図である。 １は発光ダイオード（発光手段）、２はスイッチング回
路、３はスピードアップコンデンサ、10はバイアス手段
である。
に係る光半導体素子の駆動回路の回路構成を示す図、第
２図は本発明の他の実施例を示すものであって、本発明
に係る光半導体素子の駆動回路の回路構成を示す図、第
３図は従来例を示すものであって、光半導体素子の駆動
回路の回路構成を示す図である。 １は発光ダイオード（発光手段）、２はスイッチング回
路、３はスピードアップコンデンサ、10はバイアス手段
である。
Claims (2)
- 【請求項１】制御入力信号に基づいて、発光手段をON・
OFFする信号を出力するスイッチング回路と、上記のス
イッチング回路の出力信号に基づいて、光半導体素子を
駆動する光信号を出力する発光手段と、 上記発光手段の両端に順方向のプリバイアス電圧を印加
する抵抗群を有するバイアス手段と、 発光手段が上記スイッチング回路によりスイッチングさ
れる過渡時に、発光手段内の接合部近傍に蓄積された電
荷を速やかに充・放電させて、発光手段のスイッチング
を高速化するスピードアップコンデンサとを備えている
ことを特徴とする光半導体素子の駆動回路。 - 【請求項２】制御入力信号に基づいて、発光手段をON・
OFFする信号を出力するスイッチング回路と、 上記のスイッチング回路の出力信号に基づいて、光半導
体素子を駆動する光信号を出力する発光手段と、 上記発光手段の両端に順方向のプリバイアス電圧を印加
するダイオードと抵抗群とを有するバイアス手段と、 発光手段が上記スイッチング回路によりスイッチングさ
れる過渡時に、発光手段内の接合部近傍に蓄積された電
荷を速やかに充・放電させて、発光手段のスイッチング
を高速化するスピードアップコンデンサとを備えている
ことを特徴とする光半導体素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9564389A JPH071803B2 (ja) | 1989-04-13 | 1989-04-13 | 光半導体素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9564389A JPH071803B2 (ja) | 1989-04-13 | 1989-04-13 | 光半導体素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02272778A JPH02272778A (ja) | 1990-11-07 |
| JPH071803B2 true JPH071803B2 (ja) | 1995-01-11 |
Family
ID=14143192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9564389A Expired - Fee Related JPH071803B2 (ja) | 1989-04-13 | 1989-04-13 | 光半導体素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071803B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073884A (ja) * | 2004-09-03 | 2006-03-16 | Sony Corp | 多チャンネル電流出力型ドライバー回路並びに同回路を有する半導体装置及び発光ダイオード駆動装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738598B2 (ja) * | 1991-04-23 | 1998-04-08 | シャープ株式会社 | 光半導体素子の駆動回路 |
| JP2010003810A (ja) * | 2008-06-19 | 2010-01-07 | Ae Tekku Kk | 発光ダイオード駆動回路 |
| CN111580118A (zh) * | 2020-05-14 | 2020-08-25 | 深圳阜时科技有限公司 | 飞行时间tof装置的发射模组 |
| CN111580120A (zh) * | 2020-05-14 | 2020-08-25 | 深圳阜时科技有限公司 | 飞行时间tof装置和电子设备 |
| CN113805186A (zh) * | 2020-05-27 | 2021-12-17 | 深圳阜时科技有限公司 | 飞行时间tof装置和电子设备 |
| CN113805187A (zh) * | 2020-05-27 | 2021-12-17 | 深圳阜时科技有限公司 | 飞行时间tof装置和电子设备 |
| CN113805185A (zh) * | 2020-05-27 | 2021-12-17 | 深圳阜时科技有限公司 | 飞行时间tof装置和电子设备 |
-
1989
- 1989-04-13 JP JP9564389A patent/JPH071803B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073884A (ja) * | 2004-09-03 | 2006-03-16 | Sony Corp | 多チャンネル電流出力型ドライバー回路並びに同回路を有する半導体装置及び発光ダイオード駆動装置 |
| JP4635522B2 (ja) * | 2004-09-03 | 2011-02-23 | ソニー株式会社 | 多チャンネル電流出力型ドライバー回路並びに同回路を有する半導体装置及び発光ダイオード駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02272778A (ja) | 1990-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0704948B1 (en) | Drive circuit for semiconductor light-emitting device | |
| US7542684B2 (en) | Light emitting diode driving device and optical transmission device including the same | |
| EP0542480A2 (en) | High-speed driver for an LED communication system or the like | |
| WO1991000621A1 (en) | Light-emitting diode drive circuit | |
| US4723312A (en) | Light emitting diode driver circuit | |
| US7499479B2 (en) | Laser diode driver circuit and optical communication device | |
| CN110459955B (zh) | 一种高大功率高重频的半导体激光器驱动电路 | |
| US5059788A (en) | Optical logic device with PNPN detection and laser diode output | |
| KR20020024772A (ko) | 발광다이오드 구동회로 및 이를 이용한 광송신모듈 | |
| JPH071803B2 (ja) | 光半導体素子の駆動回路 | |
| CN111682399B (zh) | 激光发射器驱动电路、系统及高速光通信装置 | |
| US4437021A (en) | Line driver circuit | |
| JPH084153B2 (ja) | 発光ダイオ−ド駆動回路 | |
| JPS6152997B2 (ja) | ||
| US3686516A (en) | High voltage pulse generator | |
| KR100735504B1 (ko) | 자기 주사형 발광 소자 어레이의 구동 회로 | |
| JP2738598B2 (ja) | 光半導体素子の駆動回路 | |
| JPWO2020129521A1 (ja) | 発光駆動回路および発光装置 | |
| JP2910279B2 (ja) | レーザダイオード駆動回路 | |
| JP2910280B2 (ja) | レーザダイオード駆動回路 | |
| KR102573440B1 (ko) | 반도체 스위치를 이용한 펄스 전원 장치 및 이의 고속 게이트 제어 방법 | |
| JP2804862B2 (ja) | 送信回路 | |
| CN217545910U (zh) | 一种激光发射器驱动电路及其系统 | |
| JP7231025B2 (ja) | 半導体レーザ装置 | |
| WO2021085292A1 (ja) | 発光素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |