JPH07176749A - Thin-film transistor - Google Patents

Thin-film transistor

Info

Publication number
JPH07176749A
JPH07176749A JP5319899A JP31989993A JPH07176749A JP H07176749 A JPH07176749 A JP H07176749A JP 5319899 A JP5319899 A JP 5319899A JP 31989993 A JP31989993 A JP 31989993A JP H07176749 A JPH07176749 A JP H07176749A
Authority
JP
Japan
Prior art keywords
thin film
etching stopper
semiconductor layer
film
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5319899A
Other languages
Japanese (ja)
Inventor
Atsushi Ban
厚志 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5319899A priority Critical patent/JPH07176749A/en
Publication of JPH07176749A publication Critical patent/JPH07176749A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To prevent a glass substrate from being etched and damaged when an etching stopper is patterned by a method wherein the etching stopper is formed of a thin film in which an etchant has a large selection ratio to a lower- layer film. CONSTITUTION:A conductive thin film which is to be used as a gate electrode 2 is formed on an insulating substrate 1, and the surface of TaNx is anodically oxidized, so that an anodic oxide film 3 is formed. Then, a gate insulating film 4 is formed of SiNx and a semiconductor layer 5 is formed of amorphous silicon. An ITO film which is to be used as an etching stopper is sputtered and formed on the surface. Then, a resist pattern for the etching stopper 9 is formed in a self-aligned manner by using a rear exposure operation, and the ITO film is etched and patterned by using an iron chloride-based solution. Then, an n<+> amorphous Si film which is to be used as a contact layer 6 is formed, a resist pattern is formed, and the semiconductor layer 5 and the contact layer 6 are patterned simultaneously, so that a gap 10 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明に係る薄膜トランジスタ
は、液晶表示用絵素電極のスイッチング素子等に多く用
いられている、逆スタガー型の電界効果型薄膜トランジ
スタ(FET)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The thin film transistor according to the present invention relates to an inverted stagger type field effect thin film transistor (FET) which is often used for a switching element of a picture element electrode for liquid crystal display.

【0002】[0002]

【従来の技術】図7は特開平1−217422に示され
る薄膜トランジスタの平面図を、図8は図7のB−B´
断面図を示す。図7、図8に示す様に絶縁性基板1上に
ゲート電極2があり、ゲート絶縁膜3、4を介して半導
体層5が形成されている。その上に図8に示すようにエ
ッチングストッパー9の両側にコンタクト層6が形成さ
れている。このとき図9のようにエッチングストッパー
を形成せずにコンタクト層6が形成される場合もある。
そしてコンタクト層6と重なるようにソース電極7、ド
レイン電極8が形成されている。
2. Description of the Related Art FIG. 7 is a plan view of a thin film transistor disclosed in Japanese Patent Laid-Open No. 1-217422, and FIG.
A sectional view is shown. As shown in FIGS. 7 and 8, the gate electrode 2 is provided on the insulating substrate 1, and the semiconductor layer 5 is formed via the gate insulating films 3 and 4. Contact layers 6 are formed on both sides of the etching stopper 9 as shown in FIG. At this time, as shown in FIG. 9, the contact layer 6 may be formed without forming the etching stopper.
A source electrode 7 and a drain electrode 8 are formed so as to overlap the contact layer 6.

【0003】[0003]

【発明が解決しようとする課題】上記薄膜トランジスタ
は、スパッタリング法、プラズマCVD法等で形成した
電極薄膜、絶縁薄膜、半導体薄膜をフォトリソグラフィ
ー技術によりパターニングすることで作成する。この薄
膜には形成時のダスト、異物などの混入により小さな穴
が存在している。ガラス基板等のフッ酸系の溶液に対し
て選択比の小さい基板を用いて該薄膜トランジスタを形
成する場合、ゲート絶縁膜にこの穴が存在していると、
上層のアモルファスSi、SiNx、SiO2等をフッ
酸系の溶液を用いてエッチングするプロセスにおいて、
ガラスが深くエッチングされることがある。もしこの上
にソース、ドレインを形成すると断線する可能性が大き
い。また、ガラス基板のダメージ(穴)で上層膜のエッ
チング残りが発生し、リーク原因になることも多い。ま
た、これら薄膜トランジスタを用いる液晶表示装置基板
の場合には、絵素欠陥となる可能性もある。このように
デバイスの歩留まり、信頼性を低下させる要因となって
いる。
The thin film transistor is formed by patterning an electrode thin film, an insulating thin film, and a semiconductor thin film formed by a sputtering method, a plasma CVD method or the like by a photolithography technique. Small holes are present in this thin film due to the inclusion of dust, foreign matter, etc. during formation. When the thin film transistor is formed using a substrate having a small selection ratio with respect to a hydrofluoric acid-based solution such as a glass substrate, when the hole is present in the gate insulating film,
In the process of etching the upper layer amorphous Si, SiNx, SiO2, etc. using a hydrofluoric acid-based solution,
The glass may be deeply etched. If a source and a drain are formed on this, there is a high possibility of disconnection. Further, damage (holes) in the glass substrate often causes etching residue of the upper layer film, which often causes a leak. Further, in the case of a liquid crystal display device substrate using these thin film transistors, there is a possibility of pixel defects. Thus, it is a factor that reduces the yield and reliability of the device.

【0004】この問題を解決するために、ガラス基板上
に耐フッ酸系溶液のベースコート膜を形成する場合もあ
る。しかし、このベースコート膜にも穴は存在し、根本
的な解決策とはいえない。このためガラス基板にダメー
ジを与える可能性のある薄膜のエッチングをドライエッ
チングする方法がある。しかし、アモルファスSi上に
SiNx、SiO2等のエッチングストッパーを形成す
る構造においては、エッチングストッパーのパターニン
グはドライエッチングではアモルファスSiとSiN
x、SiO2等との選択比がとれない。このため選択比
のとれるフッ酸系の溶液を用いてウエットエッチングを
行っているのが現状である。よって、エッチングストッ
パーを形成する従来の構造では、エッチングストッパー
のエッチャントによるガラスのダメージは避けられな
い。
In order to solve this problem, a base coat film of a hydrofluoric acid resistant solution may be formed on a glass substrate. However, there are holes in this base coat film, and it cannot be said to be a fundamental solution. For this reason, there is a method of dry-etching a thin film that may damage the glass substrate. However, in a structure in which an etching stopper such as SiNx or SiO2 is formed on amorphous Si, the etching stopper is patterned by dry etching using amorphous Si and SiN.
x, SiO2, etc. cannot be selected. For this reason, the present situation is that wet etching is performed using a hydrofluoric acid-based solution with a high selection ratio. Therefore, in the conventional structure in which the etching stopper is formed, damage to the glass due to the etchant of the etching stopper is unavoidable.

【0005】[0005]

【課題を解決するための手段】本発明は上記エッチング
ストッパーをITO膜等の、エッチャントがアモルファ
スSi、ガラスなど下層膜と大きな選択比を持つ薄膜を
用いて形成し、コンタクト層(n+−Si)のパターン
ニング後にチャネル上の該エッチングストッパーを取り
去ることで、上記課題を解決する薄膜トランジスタを形
成できる。
According to the present invention, the etching stopper is formed by using a thin film such as an ITO film having a large selection ratio with an underlying film such as amorphous Si or glass having an etchant, and a contact layer (n + -Si) is formed. By removing the etching stopper on the channel after the patterning of 1), it is possible to form a thin film transistor that solves the above problems.

【0006】[0006]

【作用】本発明は上記のようにエッチングストッパーを
ITO膜等の、エッチャントがアモルファスSi、ガラ
スなど下層膜と大きな選択比を持つ薄膜を用いて形成し
ているため、エッチングストッパーのパターニング時
に、ゲート絶縁膜の穴からガラス基板がエッチングされ
ダメージを受けることがない。このため、この上に形成
されるソース電極、ドレイン電極の断線やリークを低減
することができ、薄膜トランジスタの製造歩留まりの向
上に大きく寄与する。
As described above, according to the present invention, since the etching stopper is formed by using a thin film such as an ITO film whose etchant has a large selection ratio with the lower layer film such as amorphous Si or glass, it is possible to form a gate at the time of patterning the etching stopper. The glass substrate is not damaged by being etched through the holes in the insulating film. Therefore, it is possible to reduce disconnection and leakage of the source electrode and the drain electrode formed thereon, which greatly contributes to the improvement in the manufacturing yield of the thin film transistor.

【0007】[0007]

【実施例】【Example】

実施例1 以下に本発明の薄膜トランジスタ構造の製造方法の一実
施例を示す。図1に本発明における薄膜トランジスタの
平面図を示す。図2に図1におけるA−A´断面図を示
す。また、図3から図5に本発明の製造方法を説明する
ための各工程におけるA−A´断面図を示す。
Example 1 An example of a method of manufacturing a thin film transistor structure according to the present invention will be described below. FIG. 1 shows a plan view of a thin film transistor according to the present invention. FIG. 2 shows a sectional view taken along the line AA ′ in FIG. Further, FIGS. 3 to 5 are sectional views taken along the line AA ′ in each step for explaining the manufacturing method of the present invention.

【0008】絶縁性基板1にゲート電極2となる導電性
薄膜を形成する。本実施例では、絶縁性基板1にガラス
基板、導電性薄膜にスパッタリング形成したTaNxを
使用した。レジストパターンを形成後、ドライエッチン
グによりパターンニングを行った。次に、TaNx表面
を陽極酸化し陽極酸化膜3を形成した。ただし、TaN
x表面を陽極酸化しない構造をとっても構わない。次に
ゲート絶縁膜4、半導体層5を連続的に成膜した。本実
施例では、ゲート絶縁膜4にSiNx、半導体層5にア
モルファスSiを使用した。そして、その表面にエッチ
ングストッパー9となるITO膜をスパッタリング形成
した。次にエッチングストッパー9のレジストパターン
を裏面露光を用いた自己整合により形成し、塩化鉄系の
溶液を用いてITO膜をエッチングしパターニングし
た。次にコンタクト層6となるn+のアモルファスSi
を成膜し、レジストパターン形成後、半導体層5とコン
タクト層6を同時にパターニングし、ギャップ部10も
形成した。これにより図3に示すような構造が形成され
ている。
A conductive thin film to be the gate electrode 2 is formed on the insulating substrate 1. In this example, a glass substrate was used as the insulating substrate 1, and TaNx formed by sputtering a conductive thin film was used. After forming the resist pattern, patterning was performed by dry etching. Next, the TaNx surface was anodized to form an anodized film 3. However, TaN
A structure in which the x surface is not anodized may be adopted. Next, the gate insulating film 4 and the semiconductor layer 5 were continuously formed. In this embodiment, SiNx is used for the gate insulating film 4 and amorphous Si is used for the semiconductor layer 5. Then, an ITO film to serve as an etching stopper 9 was formed on the surface by sputtering. Next, the resist pattern of the etching stopper 9 was formed by self-alignment using backside exposure, and the ITO film was etched and patterned using an iron chloride-based solution. Next, n + amorphous Si that becomes the contact layer 6
After forming a resist pattern and forming a resist pattern, the semiconductor layer 5 and the contact layer 6 were simultaneously patterned to form the gap portion 10. As a result, the structure shown in FIG. 3 is formed.

【0009】次に、ソース電極7、ドレイン電極8とな
る導電性薄膜12を成膜する。(図4)本実施例ではT
aNxを使用した。レジストパターン形成後、ドライエ
ッチングによりソース電極7、ドレイン電極8をパター
ニングした。次に塩化鉄系溶液を用いてソース電極7と
ドレイン電極8のギャップ部10にあるITOのエッチ
ングストッパー9を取り去った。以上により図5に示す
ように、半導体層5とコンタクト層6の間のギャップ部
10近傍の一部分にITO膜11が残った構造の薄膜ト
ランジスタが製造できる。
Next, a conductive thin film 12 to be the source electrode 7 and the drain electrode 8 is formed. (FIG. 4) In this embodiment, T
aNx was used. After forming the resist pattern, the source electrode 7 and the drain electrode 8 were patterned by dry etching. Next, the etching stopper 9 of ITO in the gap portion 10 between the source electrode 7 and the drain electrode 8 was removed using an iron chloride-based solution. As described above, as shown in FIG. 5, a thin film transistor having a structure in which the ITO film 11 remains in a part in the vicinity of the gap 10 between the semiconductor layer 5 and the contact layer 6 can be manufactured.

【0010】実施例2 本実施例では、半導体層5、コンタクト層6のパターニ
ングまでは図3に示すように上記実施例1と同様に形成
した。そして、ソース電極7、ドレイン電極8となる導
電性薄膜12にITO膜を使用した。そして、レジスト
パターン形成後、塩化鉄系溶液を用いてソース電極7と
ドレイン電極8をパターニングした。あるいは、オーバ
ーエッチングすることにより、同時にギャップ部10の
ITOエッチングストッパー9もエッチングして取り去
った。このとき、ソース、ドレイン電極とエッチングス
トッパーとのエッチングを別々に行っても構わない。以
上により図5に示すように、半導体層5とコンタクト層
6の間のギャップ部10近傍の一部分にITO膜11が
残った構造の薄膜トランジスタが製造できる。
Example 2 In this example, the semiconductor layer 5 and the contact layer 6 were formed in the same manner as in Example 1 as shown in FIG. Then, an ITO film was used for the conductive thin film 12 to be the source electrode 7 and the drain electrode 8. Then, after forming the resist pattern, the source electrode 7 and the drain electrode 8 were patterned using an iron chloride-based solution. Alternatively, by over-etching, the ITO etching stopper 9 in the gap portion 10 was simultaneously etched and removed. At this time, the source / drain electrodes and the etching stopper may be separately etched. As described above, as shown in FIG. 5, a thin film transistor having a structure in which the ITO film 11 remains in a part in the vicinity of the gap 10 between the semiconductor layer 5 and the contact layer 6 can be manufactured.

【0011】実施例3 本発明の薄膜トランジスタを液晶表示装置のスイッチン
グ素子として用いる場合、上記実施例1、2において、
図6に示すようにITOエッチングストッパー9を形成
するときに、同時に画素電極13を形成する。ただし、
画素電極13をエッチングストッパー9のITOと別工
程で成膜形成してもかまわない。
Example 3 When the thin film transistor of the present invention is used as a switching element of a liquid crystal display device,
As shown in FIG. 6, when the ITO etching stopper 9 is formed, the pixel electrode 13 is simultaneously formed. However,
The pixel electrode 13 may be formed as a film in a process different from that of the ITO of the etching stopper 9.

【0012】[0012]

【発明の効果】本発明の構造をとる薄膜トランジスタの
製造工程では、従来の製造工程においてはフッ酸系溶液
の使用を余儀なくされていたSiNx,SiO2等のエ
ッチングストッパーを使用する必要がない。このため、
パターニング時に、ゲート絶縁膜の穴からフッ酸系溶液
によってエッチングされやすいガラス基板がエッチング
されダメージを受けることがない。よって、この上に形
成されるソース電極、ドレイン電極の断線やリークを低
減することができる。また、同様の薄膜トランジスタを
用いた液晶表示素子においては、ソース電極、ドレイン
電極の断線やリークの低減の他に、絵素電極の不良によ
る点欠陥の発生を低減できる。このように、薄膜トラン
ジスタ、および液晶表示素子のような薄膜トランジスタ
を含む素子の製造歩留まりの向上に大きく寄与し、製造
コストの低減が図れる。また、信頼性を高くすることに
も寄与することができる。
In the manufacturing process of the thin film transistor having the structure of the present invention, it is not necessary to use the etching stopper such as SiNx or SiO2 which has been forced to use the hydrofluoric acid type solution in the conventional manufacturing process. For this reason,
During patterning, the glass substrate, which is easily etched by the hydrofluoric acid-based solution, is not etched and damaged from the hole of the gate insulating film. Therefore, disconnection and leakage of the source electrode and the drain electrode formed thereover can be reduced. In addition, in the liquid crystal display element using the same thin film transistor, in addition to the reduction of the disconnection and leakage of the source electrode and the drain electrode, the occurrence of point defects due to the defective pixel electrode can be reduced. As described above, the manufacturing yield of the thin film transistor and the element including the thin film transistor such as the liquid crystal display element is greatly improved, and the manufacturing cost can be reduced. In addition, it can also contribute to improving reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の薄膜トランジスタの平面図である。FIG. 1 is a plan view of a thin film transistor of the present invention.

【図2】図1のA−A´線による断面図である。FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG.

【図3】実施例での製造過程における図1のA−A´線
による断面図である。
FIG. 3 is a cross-sectional view taken along the line AA ′ of FIG. 1 in the manufacturing process of the embodiment.

【図4】実施例での製造過程における図1のA−A´線
による断面図である。
FIG. 4 is a cross-sectional view taken along the line AA ′ of FIG. 1 in the manufacturing process of the embodiment.

【図5】実施例での製造過程における図1のA−A´線
による断面図である。
FIG. 5 is a cross-sectional view taken along the line AA ′ of FIG. 1 in the manufacturing process of the embodiment.

【図6】実施例3での液晶表示基板のトランジスタ部断
面図である。
FIG. 6 is a sectional view of a transistor portion of a liquid crystal display substrate according to a third embodiment.

【図7】従来技術に於ける薄膜トランジスタの平面図で
ある。
FIG. 7 is a plan view of a conventional thin film transistor.

【図8】図7のB−B´線による断面図(エッチングス
トッパ有り)である。
FIG. 8 is a cross-sectional view (with an etching stopper) taken along the line BB ′ of FIG. 7.

【図9】図7のB−B´線による断面図(エッチングス
トッパ無し)である。
9 is a sectional view taken along line BB ′ in FIG. 7 (without an etching stopper).

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 ゲート電極 3 ゲート絶縁膜(陽極酸化膜) 4 ゲート絶縁膜 5 半導体層 6 コンタクト層 7 ソース電極 8 ドレイン電極 9 エッチングストッパー 10 ギャップ部 11 薄膜 12 ソース電極7、ドレイン電極8となる導電性薄膜 13 画素電極 1 Glass Substrate 2 Gate Electrode 3 Gate Insulating Film (Anodic Oxide) 4 Gate Insulating Film 5 Semiconductor Layer 6 Contact Layer 7 Source Electrode 8 Drain Electrode 9 Etching Stopper 10 Gap Part 11 Thin Film 12 Conductivity to be Source Electrode 7 and Drain Electrode 8 Thin film 13 Pixel electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板(1)と、該絶縁性基板
(1)上に形成されたゲート電極(2)と、該ゲート電
極(2)上に絶縁膜(4)を介して形成された半導体層
(5)と、該半導体層(5)上の両側にコンタクト層
(6)を介して形成されたソース電極(7)及びドレイ
ン電極(8)を有する薄膜トランジスタにおいて、半導
体層(5)とコンタクト層(6)の界面のソースードレ
インギャップ部近傍の位置部分に、薄膜(11)を形成
したことを特徴とする薄膜トランジスタ。
1. An insulating substrate (1), a gate electrode (2) formed on the insulating substrate (1), and an insulating film (4) formed on the gate electrode (2). A semiconductor layer (5) and a source electrode (7) and a drain electrode (8) formed on both sides of the semiconductor layer (5) via a contact layer (6), the semiconductor layer (5) A thin film transistor, wherein a thin film (11) is formed at a position near the source-drain gap portion at the interface between the contact layer (6) and the contact layer (6).
【請求項2】 上記半導体層(5)とコンタクト層
(6)の界面のソースードレインギャップ部近傍の一部
に形成した薄膜(11)が、アモルファスSi及びガラ
ス、SiNx,SiO2等のSi系化合物と大きな選択
比を持つエッチャントを使用してエッチングすることが
可能な薄膜であることを特徴とする請求項1記載の薄膜
トランジスタ。
2. A thin film (11) formed in a part of the interface between the semiconductor layer (5) and the contact layer (6) in the vicinity of the source-drain gap part is formed of amorphous Si and glass, Si-based materials such as SiNx and SiO2. The thin film transistor according to claim 1, which is a thin film that can be etched using an etchant having a large selection ratio with a compound.
【請求項3】 上記半導体層(5)とコンタクト層
(6)の界面のソースードレインギャップ部近傍の一部
分に形成した薄膜(11)が、導電性の薄膜であること
を特徴とする請求項2記載の薄膜トランジスタ。
3. The thin film (11) formed in a part of the interface between the semiconductor layer (5) and the contact layer (6) near the source-drain gap portion is a conductive thin film. 2. The thin film transistor according to 2.
【請求項4】 絶縁性基板(1)と、該絶縁性基板
(1)上に形成されたゲート電極(2)と、該ゲート電
極(2)上に絶縁膜(4)を介して形成された半導体層
(5)と、該半導体層(5)上の両側にコンタクト層
(6)を介して形成されたソース電極(7)、及びドレ
イン電極(8)を有する薄膜トランジスタにおいて、半
導体層(5)とコンタクト層(6)の界面のソースード
レインギャップ部近傍の一部分に、ITO膜を形成した
ことを特徴とする薄膜トランジスタ。
4. An insulating substrate (1), a gate electrode (2) formed on the insulating substrate (1), and an insulating film (4) formed on the gate electrode (2). A thin film transistor having a semiconductor layer (5), and a source electrode (7) and a drain electrode (8) formed on both sides of the semiconductor layer (5) via a contact layer (6). ) And the contact layer (6) at a portion near the source-drain gap portion, an ITO film is formed.
JP5319899A 1993-12-20 1993-12-20 Thin-film transistor Pending JPH07176749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5319899A JPH07176749A (en) 1993-12-20 1993-12-20 Thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5319899A JPH07176749A (en) 1993-12-20 1993-12-20 Thin-film transistor

Publications (1)

Publication Number Publication Date
JPH07176749A true JPH07176749A (en) 1995-07-14

Family

ID=18115480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5319899A Pending JPH07176749A (en) 1993-12-20 1993-12-20 Thin-film transistor

Country Status (1)

Country Link
JP (1) JPH07176749A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675067B2 (en) 2005-07-25 2010-03-09 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
JP2016122857A (en) * 2009-10-09 2016-07-07 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675067B2 (en) 2005-07-25 2010-03-09 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
US7947986B2 (en) 2005-07-25 2011-05-24 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
JP2016122857A (en) * 2009-10-09 2016-07-07 株式会社半導体エネルギー研究所 Semiconductor device
US9941413B2 (en) 2009-10-09 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having different types of thin film transistors

Similar Documents

Publication Publication Date Title
KR100937173B1 (en) An Array Substrate of Thin Film Transistor Liquid Crystal Display Device and the method for fabricating thereof
US8558981B2 (en) Display device and manufacturing method therefor
US8586453B2 (en) Methods for fabricating thin film pattern and array substrate
US7170092B2 (en) Flat panel display and fabrication method thereof
KR100653467B1 (en) Method for manufacturing tft-lcd
US6998640B2 (en) Thin film transistor structure
WO2018077239A1 (en) Display substrate and method for manufacturing same, and display device
JP2005072053A (en) Organic semiconductor device and its fabricating process
WO2018039856A1 (en) Thin film transistor manufacturing method
KR20120058109A (en) Method for manufacturing thin film transistor substrate
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
KR100272255B1 (en) Manufacturing mathod for thin film transistor
JPH07176749A (en) Thin-film transistor
JP2948965B2 (en) Method for manufacturing thin film transistor
US6204082B1 (en) Method of manufacturing liquid crystal display device
KR100336890B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
JPH11233780A (en) Method for manufacturing semiconductor element and liquid crystal display panel
KR100615437B1 (en) Etching Method for Cu line having inner barrier layer
US20060079036A1 (en) Method of manufacturing gate, thin film transistor and pixel
WO2018040287A1 (en) Thin film transistor and manufacturing method therefor
JP2913737B2 (en) Method for manufacturing thin film transistor
JPH09139508A (en) Manufacture of thin film transistor
JPH09129590A (en) Manufacture of thin film transistor
KR100752370B1 (en) Thin Film transistor and method for fabricating the same
KR100687334B1 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060221

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A131 Notification of reasons for refusal

Effective date: 20080714

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209