JPH07175918A - Magnified plotting system - Google Patents
Magnified plotting systemInfo
- Publication number
- JPH07175918A JPH07175918A JP5317017A JP31701793A JPH07175918A JP H07175918 A JPH07175918 A JP H07175918A JP 5317017 A JP5317017 A JP 5317017A JP 31701793 A JP31701793 A JP 31701793A JP H07175918 A JPH07175918 A JP H07175918A
- Authority
- JP
- Japan
- Prior art keywords
- video ram
- data
- address
- same
- display memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000013500 data storage Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は拡大描画方式に関し、特
に表示装置の画面上に拡大画像を表示させるため、画素
ごとの表示データを保持する表示メモリに拡大された画
像データを書き込む際の拡大描画方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnified drawing system, and more particularly, to magnified image data written in a display memory holding display data for each pixel in order to display a magnified image on the screen of a display device. Regarding drawing method.
【0002】[0002]
【従来の技術】従来の拡大描画方式は、画素ごとの表示
データを保持するビットマップ方式の表示メモリに拡大
された画像データを書き込む際、表示メモリの1アドレ
ス(表示画面の1ピクセル)ごとに書き込み処理を行っ
ている。すなわち、原画像を横(X)及び縦(Y)方向
にそれぞれN及びM(N,Mは整数)倍した拡大画像を
画面上に表示させるためには、原画像の1ピクセルのデ
ータを表示画面の連続したNピクセル×Mピクセルの領
域に対応する表示メモリのアドレスに書き込んで拡大画
像データを作成する必要があるが、この際に表示メモリ
の1アドレスごとに書き込みを行っているため、原画像
の1ピクセルに対してN×M回の同一データの書き込み
処理を繰り返している。2. Description of the Related Art In the conventional enlarged drawing method, when writing enlarged image data to a bit map type display memory that holds display data for each pixel, each one address (one pixel on the display screen) of the display memory Writing process is in progress. That is, in order to display an enlarged image obtained by multiplying the original image by N and M (N and M are integers) in the horizontal (X) and vertical (Y) directions, respectively, one pixel data of the original image is displayed. It is necessary to write to the address of the display memory corresponding to the continuous area of N pixels x M pixels of the screen to create the enlarged image data. At this time, however, the writing is performed for each address of the display memory. The writing process of the same data is repeated N × M times for one pixel of the image.
【0003】[0003]
【発明が解決しようとする課題】上述したように、従来
の拡大描画方式では、N×M倍の拡大描画を行う場合に
は、拡大前の原画像の1ピクセルについてN×M回のラ
イトサイクル(書き込み処理回数)を要し、描画速度が
遅いという問題点がある。これは、表示メモリを構成す
るビデオRAM内の記憶素子のアドレスと表示画面の画
素の位置(アドレス)とが順序よく対応するように構成
されており、ビデオRAMは1ライトサイクルで1アド
レスのデータ書き込みしか行えないためである。As described above, in the conventional enlarging drawing method, when enlarging drawing by N × M times, N × M write cycles are performed for one pixel of the original image before enlarging. (Writing process count) is required, and there is a problem that the drawing speed is slow. This is configured such that the address of the storage element in the video RAM forming the display memory and the position (address) of the pixel on the display screen correspond in order, and the video RAM writes data of one address in one write cycle. This is because it can only be done.
【0004】本発明の目的は、拡大描画に際して同一デ
ータの書き込みに要する繰り返し回数を減らすことによ
り、拡大描画の処理速度を向上させることのできる拡大
描画方式を提供することである。An object of the present invention is to provide an enlarging drawing method capable of improving the processing speed of enlarging drawing by reducing the number of repetitions required for writing the same data in enlarging drawing.
【0005】[0005]
【課題を解決するための手段】請求項1の拡大描画方式
は、表示画面上の各画素ごとの表示データを保持するビ
ットマップ方式の表示メモリに拡大された画像データを
書き込む際の拡大描画方式において、前記表示メモリが
2のn乗(nは正の整数)個のビデオRAMから成り、
各ビデオRAM内の同一のX(又はY)アドレスが表示
画面上の連続した2のn乗個のX(又はY)方向の画素
位置に周期的に対応し、且つ前記ビデオRAMの1個ま
たは2の整数べき乗個ずつを単位として同一データを同
時に書き込むように接続を変更できるよう構成され、X
(又はY)方向の拡大倍数に対応して前記ビデオRAM
の接続を変更し同一データを同時に書き込むビデオRA
Mの個数を制御する描画制御部と、前記描画制御部から
の指示を受け前記表示メモリに送り出す描画データの順
序とタイミングとを制御するデータ制御部と、前記描画
制御部からの指示を受け描画データの書き込みアドレス
を生成して前記表示メモリに与えるアドレス生成部とを
備えて構成されている。According to a first aspect of the present invention, there is provided an enlarged drawing method for writing enlarged image data in a bit map type display memory which holds display data for each pixel on a display screen. In, the display memory is composed of 2 n-th power video RAMs (n is a positive integer),
The same X (or Y) address in each video RAM cyclically corresponds to 2 n consecutive pixel positions in the X (or Y) direction on the display screen, and one of the video RAMs or It is configured so that the connection can be changed so that the same data is written simultaneously in units of powers of 2 and X,
The video RAM corresponding to the enlargement multiple in the (or Y) direction
RA that changes the connection of the same and writes the same data at the same time
A drawing control unit that controls the number of Ms, a data control unit that controls the order and timing of drawing data that is sent to the display memory by receiving an instruction from the drawing control unit, and a drawing that receives an instruction from the drawing control unit An address generation unit that generates a write address of data and gives it to the display memory is configured.
【0006】請求項2の拡大描画方式は、表示画面上の
各画素ごとの表示データを保持するビットマップ方式の
表示メモリに拡大された画像データを書き込む際の拡大
描画方式において、前記表示メモリが2のn乗(nは正
の整数)個のビデオRAMから成る2のm乗(mは正の
整数)組のビデオRAM群から成り、各ビデオRAM群
を構成する2のn乗個のビデオRAM内の同一のXアド
レスが表示画面上の連続した2のn乗個のX方向の画素
位置に、2のm乗組のビデオRAM群の各ビデオRAM
内の同一のYアドレスが表示画面上の連続した2のm乗
個のY方向の画素位置にそれぞれ周期的に対応し、且つ
前記ビデオRAM群の接続および各ビデオRAM群を構
成するビデオRAMの接続を2の整数べき乗または1を
単位として同一データを同時に書き込むように変更でき
るように構成され、X及びY方向の拡大倍数に対応して
前記ビデオRAM及びビデオRAM群の接続を変更し同
一データを同時に書き込むビデオRAMの個数を制御す
る描画制御部と、前記描画制御部からの指示を受け前記
表示メモリに送り出す描画データの順序とタイミングと
を制御するデータ制御部と、前記描画制御部からの指示
を受け描画データの書き込みアドレスを生成して前記表
示メモリに与えるアドレス生成部とを備えて構成されて
いる。According to a second aspect of the present invention, in the enlarged drawing method for writing enlarged image data in a bit map type display memory that holds display data for each pixel on a display screen, the display memory is 2n-th video consisting of 2m-th (m is a positive integer) sets of video RAMs each consisting of 2n-th (n is a positive integer) video RAMs and forming each video RAM group Each of the video RAMs in the 2m-th power group of video RAMs has the same X address in the RAM at consecutive 2n pixel positions in the X direction on the display screen in the X direction.
Of the video RAMs each of which has the same Y address periodically corresponds to the 2 m consecutive pixel positions in the Y direction on the display screen, and which connects the video RAM groups and constitutes each video RAM group. The connection can be changed so that the same data can be simultaneously written in units of integer powers of 2 or 1 and the same data can be changed by changing the connection of the video RAM and the video RAM group according to the expansion multiple in the X and Y directions. A drawing control unit for controlling the number of video RAMs for simultaneously writing data, a data control unit for controlling the order and timing of drawing data sent to the display memory in response to an instruction from the drawing control unit, and a drawing control unit An address generation unit that receives an instruction, generates a writing address of drawing data, and gives the writing address to the display memory is configured.
【0007】[0007]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【0008】図1は本発明の第1の実施例の構成を示す
ブロック図である。FIG. 1 is a block diagram showing the configuration of the first embodiment of the present invention.
【0009】本実施例の拡大描画方式は、図1に示すよ
うに、8個のビデオRAMで構成されたビットマップ方
式の表示メモリ5と、拡大対象の原画像データを保持し
拡大指示を出す制御装置1と、制御装置1からの拡大指
示に対応して表示メモリ5のビデオRAMの接続変更を
制御する描画制御部3と、制御装置1から原画像データ
を受け取り表示メモリ5へ描画データとして送出する順
序とタイミングとを制御するデータ制御部2と、描画デ
ータの書き込みアドレスを生成して表示メモリ5に与え
るアドレス生成部4とから構成されている。As shown in FIG. 1, the enlargement drawing method of this embodiment holds a bit map type display memory 5 composed of eight video RAMs and original image data to be enlarged and outputs an enlargement instruction. The control device 1, a drawing control unit 3 that controls connection change of the video RAM of the display memory 5 in response to an enlargement instruction from the control device 1, and original image data received from the control device 1 as drawing data to the display memory 5. It is composed of a data control unit 2 for controlling the sending order and timing, and an address generation unit 4 for generating a writing address of drawing data and giving it to the display memory 5.
【0010】表示メモリ5は、図1の内部構成図に示す
ように、8個のビデオRAM(ビデオRAM―A〜ビデ
オRAM―H)から成り、各ビデオRAM内の記憶素子
のアドレスと表示画面上の各画素のアドレスとの関係
は、各ビデオRAMの同一のXアドレスが表示画面上の
連続した8画素のXアドレスに周期的に対応するよう接
続されている。すなわち、表示画面上の画素のXアドレ
スが1から8までの8画素はビデオRAM―A〜ビデオ
RAM―HのXアドレス1に、画素のXアドレスが9か
ら16までの8画素は各ビデオRAMのXアドレス2に
対応し、画素のYアドレスと各ビデオRAMのYアドレ
スとは順序よく1対1で対応している。As shown in the internal configuration diagram of FIG. 1, the display memory 5 is composed of eight video RAMs (video RAM-A to video RAM-H), and the address of the storage element in each video RAM and the display screen. The relationship with the address of each pixel above is such that the same X address of each video RAM periodically corresponds to the X address of consecutive 8 pixels on the display screen. That is, the 8 pixels whose X addresses are 1 to 8 on the display screen are the X addresses 1 of the video RAM-A to the video RAM-H, and the 8 pixels whose pixel X addresses are 9 to 16 are the respective video RAMs. , And the Y address of each pixel and the Y address of each video RAM are in a one-to-one correspondence in order.
【0011】更に、アドレス信号中の特定の3ビットで
8個のビデオRAMの選択を行うセレクタS1と各ビデ
オRAMとの間に、描画制御部3からの制御信号で動作
する切換部R1が接続されており、スイッチα,β,γ
を動作させることにより、2のべき乗数を単位とする並
列書き込み動作ができるように構成されている。表示メ
モリ5に対する通常の書き込みに対しては、切換部R1
の各スイッチα,β,γは図示の状態にあり、アドレス
信号によりセレクタS1で選択されたどれか一つのビデ
オRAMに対してのみ書き込みが行われる。これに対し
て、例えばX方向に2倍に拡大描画する場合には、切換
部R1の4個のスイッチαを作動させることにより、ビ
デオRAM―AとビデオRAM―B、ビデオRAM―C
とビデオRAM―D、ビデオRAM―EとビデオRAM
―F及びビデオRAM―GとビデオRAM―Hを組と
し、2個のビデオRAM内の同一アドレスに同時に同じ
データを書き込むことができる。Further, a switching unit R1 which operates by a control signal from the drawing control unit 3 is connected between each video RAM and a selector S1 which selects eight video RAMs with a specific 3 bits in the address signal. And switches α, β, γ
Is configured so that a parallel write operation can be performed with a power of 2 as a unit. For normal writing to the display memory 5, the switching unit R1
Each switch α, β, γ is in the illustrated state, and writing is performed only to one of the video RAMs selected by the selector S1 by the address signal. On the other hand, for example, when the image is enlarged twice in the X direction, by operating the four switches α of the switching unit R1, the video RAM-A, the video RAM-B, and the video RAM-C are activated.
And video RAM-D, video RAM-E and video RAM
-F and video RAM-G and video RAM-H are combined, and the same data can be simultaneously written in the same address in two video RAMs.
【0012】データ制御部2は、制御装置1から原画像
データを受け取り、拡大倍数に対応して表示メモリ5へ
送出する描画データのタイミング(ライトサイクル数)
を制御する。このタイミング制御は、描画制御部3にお
けるビデオRAMの接続変更と関連して行われ、X方向
の拡大倍数が1又は2のべき乗数(2,4,8)の場
合、ライン書き込み時には1ライトサイクルごとに描画
データの更新が行われるが、拡大倍数が3,5,7の場
合はそれぞれ3,5,7ライトサイクルごとに、拡大倍
数が6の場合は3ライトサイクルごとに更新される。な
お、Y方向の拡大描画を行う場合には、ライン書き込み
時の描画データ出力のサイクルが拡大倍数だけ繰り返さ
れる。The data control unit 2 receives the original image data from the control device 1 and outputs the drawing data timing (the number of write cycles) of the drawing data to the display memory 5 in correspondence with the magnification.
To control. This timing control is performed in connection with the connection change of the video RAM in the drawing control unit 3, and when the magnification in the X direction is a power of 1 or a power of 2 (2, 4, 8), 1 write cycle at the time of line writing. The drawing data is updated every time, when the expansion multiples are 3, 5 and 7, it is updated every 3, 5 and 7 write cycles, and when the expansion multiple is 6, it is updated every 3 write cycles. It should be noted that when enlarging and drawing in the Y direction, the cycle of drawing data output during line writing is repeated by the enlarging multiple.
【0013】描画制御部3は、制御装置1からの拡大指
示(X方向の拡大倍数)に対応して表示メモリ5のビデ
オRAMの接続変更を制御する。X方向の拡大倍数が2
のべき乗数(2,4,8)の場合、それぞれビデオRA
Mを2,4,8個ずつ並列に動作させるように制御し、
拡大倍数が6の場合は2個ずつ並列動作させる。接続変
更した結果は、データ制御部2及びアドレス生成部4に
通知される。The drawing control unit 3 controls connection change of the video RAM of the display memory 5 in response to an enlargement instruction (enlargement multiple in the X direction) from the control device 1. Expansion factor in X direction is 2
In the case of powers of (2, 4, 8)
Control M to operate in parallel by 2, 4 and 8
When the expansion multiple is 6, two are operated in parallel. The result of the connection change is notified to the data control unit 2 and the address generation unit 4.
【0014】アドレス生成部4は、制御装置1から拡大
画像を表示する表示画面上の開始位置のアドレス情報を
受け取り、描画制御部3からの接続情報と拡大倍数とを
参照して描画データを書き込むべきビデオRAMのアド
レスを生成し表示メモリに送出する。The address generation unit 4 receives the address information of the start position on the display screen for displaying the enlarged image from the control device 1, and writes the drawing data by referring to the connection information and the enlargement multiple from the drawing control unit 3. The address of the video RAM to be generated is generated and sent to the display memory.
【0015】ここで、図2(a)に示すような表示画面
の左上の8ピクセル×4ピクセルの矩形領域に対して原
画像を拡大することなく等倍描画する場合を考える。等
倍描画の場合、描画制御部3は、表示メモリ5の切換部
R1の接続を各ビデオRAMに個別に書き込みを行う図
1の状態に設定する。データ制御部2は、制御装置1か
ら原画像データを受け取り、最初に1ライン目の8画素
のデータをライトサイクルごとに切り換えて描画データ
として順次表示メモリ5に出力する。アドレス生成部4
は、表示画面の画素の位置に対応するアドレスを生成
し、ビデオRAM―A,ビデオRAM―B・・・ビデオ
RAM―Hの順番で各ビデオRAMの同じアドレス(X
アドレス1,Yアドレス1)に描画データが書き込まれ
る。1ライン目の描画が終わると、1ライン目と同様に
2ライン目,3ライン目,4ライン目と順次描画を行
う。従って、拡大描画しない場合、図2(a)に示す8
ピクセル×4ピクセルの矩形領域は、32回のライトサ
イクルで描画が完了することになる。原画像データを1
a〜4hとすると、表示画面には図2(b)に示すよう
に表示され、各ビデオRAMには対応するデータが図2
(c)に示すように格納される。Now, consider a case where the original image is drawn in the same size without enlargement on the upper left rectangular area of 8 pixels × 4 pixels of the display screen as shown in FIG. 2A. In the case of the normal size drawing, the drawing control unit 3 sets the connection of the switching unit R1 of the display memory 5 to the state of FIG. 1 in which writing is individually performed in each video RAM. The data control unit 2 receives the original image data from the control device 1, first switches the data of 8 pixels in the first line for each write cycle, and sequentially outputs the data as drawing data to the display memory 5. Address generator 4
Generates an address corresponding to the position of a pixel on the display screen, and in the order of video RAM-A, video RAM-B ... video RAM-H, the same address (X
Drawing data is written in address 1 and Y address 1). When the drawing of the first line is completed, the drawing is sequentially performed on the second line, the third line, and the fourth line, similarly to the first line. Therefore, when the enlarged drawing is not performed, 8 shown in FIG.
Drawing of a rectangular area of pixels × 4 pixels is completed in 32 write cycles. Original image data 1
a to 4h, the display screen is displayed as shown in FIG. 2B, and the corresponding data is displayed in each video RAM.
It is stored as shown in (c).
【0016】次に、図2の場合と同様な8ピクセル×4
ピクセルの原画像を、図3(a)に示す表示画面の左上
の16ピクセル×4ピクセルの矩形領域に横方向に2倍
に拡大して描画する場合を考える。横方向の拡大倍数が
2の場合、描画制御部3は、ビデオRAM―Aとビデオ
RAM―B、ビデオRAM―CとビデオRAM―D、ビ
デオRAM―EとビデオRAM―F、ビデオRAM―G
とビデオRAM―Hを組として、2個のビデオRAMに
同時にデータ制御部2から出力される同一の描画データ
が書き込めるように、図1に示す切換部R1の4個のス
イッチαを切り換えて接続を変更する。データ制御部2
は、等倍描画の場合と同様に、まず1ライン目の8画素
のデータをライトサイクルごとに切り換え描画データと
して出力する。アドレス生成部4は、表示画面上に図3
(b)に示すような表示を行わせるため、X方向の一つ
おきの画素の位置に対応するアドレスを生成して出力
し、8ライトサイクルで各ビデオRAMの2アドレスに
図3(c)に示すように描画データが書き込まれる。1
ライン目の描画が終わると、1ライン目の描画と同様に
して2ライン目,3ライン目,4ライン目と順次描画を
行う。従って、横方向に2倍に拡大描画する場合、図3
(a)に示す16ピクセル×4ピクセルの矩形領域は等
倍描画の場合と同じ32回のライトサイクルで描画が完
了する。すなわち、表示メモリ5の1ピクセルごとに書
き込む従来の場合の64回の半分のライトサイクルで拡
大描画ができることになる。Next, the same 8 pixels × 4 as in the case of FIG.
Consider a case in which the original image of pixels is drawn in the horizontal direction in a rectangular region of 16 pixels × 4 pixels at the upper left of the display screen shown in FIG. When the magnification factor in the horizontal direction is 2, the drawing control unit 3 controls the video RAM-A and the video RAM-B, the video RAM-C and the video RAM-D, the video RAM-E and the video RAM-F, and the video RAM-G.
And a video RAM-H as a set, the four switches α of the switching unit R1 shown in FIG. 1 are switched and connected so that the same drawing data output from the data control unit 2 can be simultaneously written in two video RAMs. To change. Data control unit 2
First, similarly to the case of the normal size drawing, first, the data of 8 pixels in the first line is output as the switching drawing data for each write cycle. The address generator 4 displays the screen shown in FIG.
In order to perform the display as shown in (b), an address corresponding to the position of every other pixel in the X direction is generated and output, and 8 write cycles are performed to 2 addresses of each video RAM as shown in FIG. The drawing data is written as shown in. 1
When the drawing of the line is completed, the drawing of the second line, the third line, and the fourth line is sequentially performed in the same manner as the drawing of the first line. Therefore, when the image is drawn twice in the horizontal direction, the image shown in FIG.
Drawing of the 16 pixel × 4 pixel rectangular area shown in (a) is completed in 32 write cycles, which is the same as in the case of the normal size drawing. That is, it is possible to perform enlarged drawing with half a write cycle of 64 times as compared with the conventional case of writing for each pixel of the display memory 5.
【0017】同様にして、横方向に4倍に拡大して描画
する場合には、描画制御部3は切換部R1のスイッチ
α,βを切り換え、ビデオRAM―A〜ビデオRAM―
D及びビデアRAM―E〜ビデオRAM―Hを組とし、
4個のビデオRAMに同時に同一の描画データが書き込
めるようにし、アドレス生成部4はX方向の4画素ごと
の位置に対応するアドレスを生成する。横方向に8倍に
拡大する場合には、切換部R1のスイッチα,β,γを
切り換えることにより、8個のビデオRAMに対する同
時書き込みが可能となる。なお、このように複数のビデ
オRAMに並列に書き込んで拡大描画を行う場合、拡大
された画像データの書き込み開始位置は、それぞれ拡大
倍数に応じて2,4,8画素を単位としてしか移動でき
ないことになる。但し、8倍に拡大する場合でも、2個
のビデオRAMに並列に書き込むようにすれば、2画素
単位の位置移動が可能となるが、原画像1ピクセル分の
データ書き込みに4ライトサイクルを要することにな
る。Similarly, when the image is enlarged by a factor of 4 in the horizontal direction, the drawing control unit 3 switches the switches α and β of the switching unit R1 so that the video RAM-A to the video RAM-.
D and video RAM-E to video RAM-H as a set,
The same drawing data can be written in four video RAMs at the same time, and the address generator 4 generates an address corresponding to the position of every four pixels in the X direction. In the case of enlarging eight times in the horizontal direction, by simultaneously switching the switches α, β, γ of the switching unit R1, it becomes possible to simultaneously write to eight video RAMs. When writing in a plurality of video RAMs in parallel and performing enlargement drawing, the write start position of the enlarged image data can be moved only in units of 2, 4 and 8 pixels according to the enlargement magnification. become. However, even if the image is enlarged by a factor of 8, if the two video RAMs are written in parallel, it is possible to move the position in units of two pixels, but it takes four write cycles to write data for one pixel of the original image. It will be.
【0018】上述の実施例は、8個のビデオRAMを表
示画面のX方向の8画素に周期的に対応させたものであ
るが、X方向でなくY方向の画素に対応させてもよく、
横と縦とが入れ代わるだけで同様な効果が得られる。In the above embodiment, eight video RAMs are periodically associated with eight pixels in the X direction of the display screen, but they may be associated with pixels in the Y direction instead of the X direction.
Similar effects can be obtained by simply changing the horizontal and vertical directions.
【0019】図4は本発明の第2の実施例の構成を示す
ブロック図である。FIG. 4 is a block diagram showing the configuration of the second embodiment of the present invention.
【0020】本実施例の拡大描画方式は、図4に示すよ
うに、4個のビデオRAMで構成された2組のビデオR
AM群から成る表示メモリ9と、制御装置1からの拡大
指示に対応して表示メモリ9のビデオRAMの接続変更
を制御する描画制御部7と、表示メモリ9への描画デー
タの送出タイミングを制御するデータ制御部6と、描画
データの書き込みアドレスを生成して表示メモリ9に与
えるアドレス生成部8とから構成されている。As shown in FIG. 4, the enlarged drawing method of the present embodiment uses two sets of video R composed of four video RAMs.
A display memory 9 including an AM group, a drawing control unit 7 that controls connection change of the video RAM of the display memory 9 in response to an enlargement instruction from the control device 1, and a timing of sending drawing data to the display memory 9. The data control unit 6 and the address generation unit 8 that generates the writing address of the drawing data and gives it to the display memory 9.
【0021】表示メモリ9は、図4に示すように、それ
ぞれ4個のビデオRAMから成る2組のビデオRAM群
(AD及びEH)で構成されており、各ビデオRAM内
の記憶素子のアドレスと表示画面上の各画素のアドレス
との関係は、各ビデオRAM群を構成する4個のビデオ
RAM内の同一のXアドレスが表示画面上の同一の連続
した4画素のXアドレスに周期的に対応し、2組のビデ
オRAM群の各ビデオRAM内の同一のYアドレスが表
示画面上の連続した2画素のYアドレスに交互に対応す
るように接続されている。すなわち、表示画面上の4ピ
クセル×2ピクセルの8画素の矩形領域が8個のビデオ
RAM内の同一アドレスに対応するように構成されてい
る。As shown in FIG. 4, the display memory 9 is composed of two sets of video RAM groups (AD and EH) each consisting of four video RAMs, and has addresses of storage elements in each video RAM. Regarding the relationship with the address of each pixel on the display screen, the same X address in the four video RAMs forming each video RAM group periodically corresponds to the X address of the same continuous four pixels on the display screen. However, the same Y address in each video RAM of the two sets of video RAM groups is connected so as to alternately correspond to the Y addresses of two consecutive pixels on the display screen. That is, a rectangular area of 8 pixels of 4 pixels × 2 pixels on the display screen is configured to correspond to the same address in eight video RAMs.
【0022】更に、Yアドレス信号中の特定のビットで
ビデオRAM群を選択しXアドレス信号中の特定の2ビ
ットでビデオRAMの選択を行うセレクタS2と、各ビ
デオRAMとの間には切換部R2が接続されており、ス
イッチα,βを動作させることによりX方向の2又は4
画素に対する並列書き込みが、スイッチδを動作させる
ことによりY方向の2画素に対する並列書き込みができ
るように構成されている。表示メモリ9に対する通常の
書き込みに対しては、切換部R2の各スイッチα,β,
δは図示の状態にあり、アドレス信号によりセレクタS
2で選択されたどれか一つのビデオRAMに対してのみ
書き込みが行われる。これに対して、拡大描画を行う場
合、描画制御部7がX方向の拡大倍数に対応してスイッ
チα,βを制御し、Y方向の拡大倍数に対応してスイッ
チδを制御することにより、同時に2×2個または4×
2個のビデオRAMに対して同一データを書き込むこと
ができる。Further, a switching unit is provided between each video RAM and the selector S2 for selecting the video RAM group by the specific bit in the Y address signal and selecting the video RAM by the specific 2 bits in the X address signal. R2 is connected and 2 or 4 in the X direction can be activated by operating switches α and β.
The parallel writing to the pixels is configured such that the parallel writing to the two pixels in the Y direction can be performed by operating the switch δ. For normal writing to the display memory 9, the switches α, β,
δ is in the illustrated state, and the selector S
Writing is performed only to one of the video RAMs selected in 2. On the other hand, in the case of performing enlarged drawing, the drawing control unit 7 controls the switches α and β according to the enlargement multiple in the X direction, and controls the switch δ according to the enlargement multiple in the Y direction. 2x2 or 4x at the same time
The same data can be written to two video RAMs.
【0023】ここで、表示画面の左上の4ピクセル×2
ピクセルの矩形領域に対して原画像を拡大することなく
等倍描画する場合を考える。描画制御部7は、表示メモ
リ9の切換部R2を図4の状態に設定する。制御装置1
からの原画像データは、データ制御部6からライトサイ
クルごとに切り換えて出力され、アドレス生成部8から
のアドレス信号で表示メモリ9に1アドレスずつ書き込
まれ、4ピクセル×2ピクセルの矩形領域は、8回のラ
イトサイクルで描画が完了する。画面上に表示される各
画素の表示データを図5(a)に示すように1a〜2d
とすると、図5(b)に示すように、1ライン目のデー
タも2ライン目のデータもすべて各ビデオRAMの同一
アドレスに書き込まれる。Here, the upper left 4 pixels of the display screen × 2
Consider a case where the original image is drawn to the rectangular area of pixels without enlargement. The drawing control unit 7 sets the switching unit R2 of the display memory 9 to the state shown in FIG. Control device 1
The original image data from is output by switching from the data control unit 6 for each write cycle, and is written in the display memory 9 by one address by the address signal from the address generation unit 8 and the rectangular area of 4 pixels × 2 pixels is Drawing is completed in eight write cycles. As shown in FIG. 5A, the display data of each pixel displayed on the screen is displayed as 1a to 2d.
Then, as shown in FIG. 5B, the data of the first line and the data of the second line are all written to the same address of each video RAM.
【0024】次に、図5の場合と同じ4ピクセル×2ピ
クセルの原画像データを、X,Y両方向共2倍に拡大
し、図6(a)に示すように表示画面左上の8ピクセル
×4ピクセルの矩形領域に拡大して表示する場合を考え
る。描画制御部7は、X方向の拡大倍数2に対応して図
4に示す切換部R2の4個のスイッチαを切り換え、更
にY方向の拡大倍数2に対応して切換部R2の4個のス
イッチδを切り換える。これにより、4個のビデオRA
M(A,B,E,FとC,D,G,H)に対して同時に
同一の描画データが書き込める。このようにして、図6
(a)に示す8ピクセル×4ピクセルの矩形領域に対
し、4ピクセル分ずつ8回のライトサイクルで描画が完
了する。従って、1ピクセルごとに書き込む従来の場合
の32回の4分の1のライトサイクルで拡大描画ができ
ることになる。Next, the same original image data of 4 pixels × 2 pixels as in the case of FIG. 5 is doubled in both X and Y directions, and 8 pixels × upper left corner of the display screen as shown in FIG. 6A. Consider a case in which a rectangular area of 4 pixels is enlarged and displayed. The drawing control unit 7 switches the four switches α of the switching unit R2 shown in FIG. 4 corresponding to the enlargement factor 2 in the X direction, and further changes the four switches α of the switching unit R2 corresponding to the enlargement factor 2 in the Y direction. Switch the switch δ. With this, 4 video RAs
The same drawing data can be simultaneously written to M (A, B, E, F and C, D, G, H). In this way, FIG.
Drawing is completed in eight write cycles of four pixels for a rectangular area of 8 pixels × 4 pixels shown in (a). Therefore, it is possible to perform enlarged drawing with 32 quarter write cycles as compared with the conventional case of writing for each pixel.
【0025】[0025]
【発明の効果】以上説明したように、本発明の拡大描画
方式は、ビットマップ方式の表示メモリを2のべき乗個
のビデオRAMで構成し、表示画面上の画素の配列と各
ビデオRAMの記憶素子のアドレスとの関係を周期的な
繰り返し関係に設定すると同時に、拡大倍数に対応して
ビデオRAM同志の接続を変更して並列書き込みができ
るように構成されている。従って、拡大描画のため表示
メモリに拡大画像データを書き込む際の書き込み速度を
高速化でき、高速な画像変化に対して対応しやすくなる
という効果がある。As described above, according to the enlarged drawing method of the present invention, the bit map type display memory is constituted by the power of 2 video RAMs, and the pixel array on the display screen and the storage of each video RAM are stored. It is configured such that the relation with the address of the element is set to a periodic repeating relation and, at the same time, the connection of the video RAMs is changed corresponding to the enlargement multiple and the parallel writing can be performed. Therefore, there is an effect that the writing speed at the time of writing the enlarged image data in the display memory for the enlarged drawing can be increased, and it becomes easy to cope with the rapid image change.
【図1】本発明の第1の実施例の構成を示すブロック図
である。FIG. 1 is a block diagram showing a configuration of a first exemplary embodiment of the present invention.
【図2】図1の実施例における非拡大描画時のデータ格
納動作の説明図である。FIG. 2 is an explanatory diagram of a data storage operation during non-enlarged drawing in the embodiment of FIG.
【図3】図1の実施例における拡大描画時のデータ格納
動作の説明図である。FIG. 3 is an explanatory diagram of a data storage operation at the time of enlarged drawing in the embodiment of FIG.
【図4】本発明の第2の実施例の構成を示すブロック図
である。FIG. 4 is a block diagram showing a configuration of a second exemplary embodiment of the present invention.
【図5】図4の実施例における非拡大描画時のデータ格
納動作の説明図である。5 is an explanatory diagram of a data storage operation at the time of non-enlarged drawing in the embodiment of FIG.
【図6】図4の実施例における拡大描画時のデータ格納
動作の説明図である。FIG. 6 is an explanatory diagram of a data storage operation during enlarged drawing in the embodiment of FIG.
1 制御装置 2,6 データ制御部 3,7 描画制御部 4,8 アドレス生成部 5,9 表示メモリ 1 control device 2,6 data control unit 3,7 drawing control unit 4,8 address generation unit 5,9 display memory
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G09G 5/36 G 9471−5G Continuation of front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location G09G 5/36 G 9471-5G
Claims (2)
保持するビットマップ方式の表示メモリに拡大された画
像データを書き込む際の拡大描画方式において、前記表
示メモリが2のn乗(nは正の整数)個のビデオRAM
から成り、各ビデオRAM内の同一のX(又はY)アド
レスが表示画面上の連続した2のn乗個のX(又はY)
方向の画素位置に周期的に対応し、且つ前記ビデオRA
Mの1個または2の整数べき乗個ずつを単位として同一
データを同時に書き込むように接続を変更できるよう構
成され、X(又はY)方向の拡大倍数に対応して前記ビ
デオRAMの接続を変更し同一データを同時に書き込む
ビデオRAMの個数を制御する描画制御部と、前記描画
制御部からの指示を受け前記表示メモリに送り出す描画
データの順序とタイミングとを制御するデータ制御部
と、前記描画制御部からの指示を受け描画データの書き
込みアドレスを生成して前記表示メモリに与えるアドレ
ス生成部とを備えたことを特徴とする拡大描画方式。1. In an enlarged drawing method for writing enlarged image data in a bit map type display memory that holds display data for each pixel on a display screen, the display memory has a power of 2n (where n is Positive integer) video RAM
And the same X (or Y) address in each video RAM is the consecutive 2n X (or Y) on the display screen.
Direction pixel position periodically, and the video RA
The connection can be changed so that the same data can be simultaneously written in units of M or an integer power of 2, and the connection of the video RAM is changed according to the expansion multiple in the X (or Y) direction. A drawing control unit that controls the number of video RAMs that write the same data at the same time, a data control unit that controls the order and timing of drawing data that is sent to the display memory in response to an instruction from the drawing control unit, and the drawing control unit And an address generation unit for generating a writing address of drawing data and giving it to the display memory.
保持するビットマップ方式の表示メモリに拡大された画
像データを書き込む際の拡大描画方式において、前記表
示メモリが2のn乗(nは正の整数)個のビデオRAM
から成る2のm乗(mは正の整数)組のビデオRAM群
から成り、各ビデオRAM群を構成する2のn乗個のビ
デオRAM内の同一のXアドレスが表示画面上の連続し
た2のn乗個のX方向の画素位置に、2のm乗組のビデ
オRAM群の各ビデオRAM内の同一のYアドレスが表
示画面上の連続した2のm乗個のY方向の画素位置にそ
れぞれ周期的に対応し、且つ前記ビデオRAM群の接続
および各ビデオRAM群を構成するビデオRAMの接続
を2の整数べき乗または1を単位として同一データを同
時に書き込むように変更できるように構成され、X及び
Y方向の拡大倍数に対応して前記ビデオRAM及びビデ
オRAM群の接続を変更し同一データを同時に書き込む
ビデオRAMの個数を制御する描画制御部と、前記描画
制御部からの指示を受け前記表示メモリに送り出す描画
データの順序とタイミングとを制御するデータ制御部
と、前記描画制御部からの指示を受け描画データの書き
込みアドレスを生成して前記表示メモリに与えるアドレ
ス生成部とを備えたことを特徴とする拡大描画方式。2. In an enlarged drawing method for writing enlarged image data in a bit map type display memory that holds display data for each pixel on a display screen, the display memory is 2 n-th power (n: Positive integer) video RAM
2 m-th (m is a positive integer) sets of video RAM groups, and the same X address in the 2 n-th video RAMs forming each video RAM group is consecutive 2 on the display screen. At the nth power of X pixel positions in the X direction, the same Y address in each video RAM of the 2m power set of video RAM groups is respectively arranged at the consecutive 2m power of Y pixel positions on the display screen. It is configured to correspond to each other periodically, and the connection of the video RAM groups and the connection of the video RAMs constituting each video RAM group can be changed so as to simultaneously write the same data in units of integer powers of 2 or 1; And a drawing control unit for changing the connection of the video RAM and the video RAM group corresponding to the enlargement multiple in the Y direction and controlling the number of video RAMs for writing the same data at the same time, and an instruction from the drawing control unit. A data control unit that controls the order and timing of drawing data that is sent to the display memory, and an address generation unit that receives an instruction from the drawing control unit, generates a writing address of the drawing data, and gives the writing address to the display memory. Enlarged drawing method characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5317017A JPH07175918A (en) | 1993-12-16 | 1993-12-16 | Magnified plotting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5317017A JPH07175918A (en) | 1993-12-16 | 1993-12-16 | Magnified plotting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07175918A true JPH07175918A (en) | 1995-07-14 |
Family
ID=18083493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5317017A Withdrawn JPH07175918A (en) | 1993-12-16 | 1993-12-16 | Magnified plotting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07175918A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005221884A (en) * | 2004-02-06 | 2005-08-18 | Nec Electronics Corp | Controller driver and display panel driving method |
-
1993
- 1993-12-16 JP JP5317017A patent/JPH07175918A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005221884A (en) * | 2004-02-06 | 2005-08-18 | Nec Electronics Corp | Controller driver and display panel driving method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0457329B1 (en) | Liquid crystal display device and driving method therefor | |
KR0140426B1 (en) | Display controller | |
EP1579411B1 (en) | Apparatus for re-ordering video data for displays using two transpose steps and storage of intermediate partially re-ordered video data | |
JP2011053671A (en) | Semiconductor integrated circuit | |
JPH07287552A (en) | Liquid crystal panel driving device | |
KR20040042858A (en) | Method and device for accessing frame memory within display panel driver | |
JPH07152905A (en) | Image data processor | |
JP3156327B2 (en) | Liquid crystal display | |
JPH07175918A (en) | Magnified plotting system | |
JPH06102837A (en) | Driving circuit for liquid crystal display device | |
KR20040048051A (en) | Range Selectable Decoder and Frame Memory Device for Executing Graphic Processes at High Speed Using The Same | |
JP3863997B2 (en) | Driving device and liquid crystal display device | |
JP2741808B2 (en) | Dot matrix display device | |
JP3833366B2 (en) | Image data storage device | |
JPH0850277A (en) | Liquid crystal display device | |
JP2737154B2 (en) | Image enlargement display circuit | |
JP2957595B2 (en) | Multi-screen display device | |
JP2002014649A (en) | Picture display device | |
JPH11259037A (en) | Picture display method and picture display device | |
JP2822421B2 (en) | Scanning display | |
JP2005106930A (en) | Display signal converter | |
JPH09218666A (en) | Driving device for liquid crystal display device | |
JPH11149275A (en) | Synchronous memory interface device for plasma display panel device | |
JPH1031459A (en) | Driving device of liquid crystal display panel | |
JPH0248694A (en) | Driving system for plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |