JPH07170734A - Flyback dc-dc converter - Google Patents

Flyback dc-dc converter

Info

Publication number
JPH07170734A
JPH07170734A JP3159492A JP3159492A JPH07170734A JP H07170734 A JPH07170734 A JP H07170734A JP 3159492 A JP3159492 A JP 3159492A JP 3159492 A JP3159492 A JP 3159492A JP H07170734 A JPH07170734 A JP H07170734A
Authority
JP
Japan
Prior art keywords
transformer
switch element
voltage
capacitor
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3159492A
Other languages
Japanese (ja)
Other versions
JP2984452B2 (en
Inventor
Yoshihiko Kikuchi
芳彦 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12335524&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07170734(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP4031594A priority Critical patent/JP2984452B2/en
Publication of JPH07170734A publication Critical patent/JPH07170734A/en
Application granted granted Critical
Publication of JP2984452B2 publication Critical patent/JP2984452B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To lower noises, and to reduce loss by connecting the parallel circuit of a diode in the reverse direction to a second switching element and a second capacitor and a series circuit consisting of a first capacitor in parallel with a primary coil for a transformer and tuning the second switching element on for a period when the winding voltage of the transformer has negative polarity. CONSTITUTION:A first switching element S1 is turned on and excitation currents are made to flow through a transformer T, the first switching element S2 is tuned off, and a first capacitor C2 is charged. When the voltage of a primary coil np for the transformer T reaches negative polarity, the stored energy of the transformer T is discharged to an output while a second switch S2 is turned on and the first capacitor C2 is charged. When energy is discharged completely to the output and a diode D0 is turned off, a ringing is generated, and the voltage of the primary coil np for the transformer T reaches positive voltage. When the second switching element S2 is turned off at that time, the voltage VS1 of the first switching element S1 reaches zero, thus attaining soft switching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する分野】本発明はトランス電流不連続のフ
ライバック形DC−DCコンバ−タのスイッチング損失
及びノイズの低減に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to reduction of switching loss and noise of a flyback type DC-DC converter having a discontinuous transformer current.

【0002】[0002]

【従来の技術】近年小型、高効率のスイッチング方式の
DC−DCコンバ−タがコンピュ−タ用、通信機用等に
広く用いられている。特に図4に一例を示すトランス電
流不連続のフライバック形DC−DCコンバ−タは回路
構成が簡単なことより、テレビ用電源等比較的低コスト
を要求される分野に使用されている。
2. Description of the Related Art Recently, a compact and highly efficient switching type DC-DC converter has been widely used for a computer, a communication device and the like. In particular, the flyback type DC-DC converter of which the transformer current is discontinuous, an example of which is shown in FIG. 4, is used in a field requiring a relatively low cost such as a power supply for a television because of its simple circuit configuration.

【0003】図4及び図5によりこの回路の動作を説明
する。図4に於いてQは主スイッチ素子であり、該主ス
イッチ素子Qにより入力電圧Viを断続してトランスT
に印加する。主スイッチ素子QがONの期間(T1)に
於いてトランスTの1次コイルnpには「・」印が
(+)極性となるように電圧が印加される (3) がトランスTの2次コイルnsは出力整流ダイオ−ドD
0が逆バイアスとなる極性となっているためトランス1
次コイルnpにはトランスコアの励磁電流ip(図5
(b))が流れる。主スイッチ素子Qがオフの期間トラ
ンスTのフライバック電圧は整流ダイオ−ドD0をオン
させ2次電流is(図5(c))が出力に放出され出力
コンデンサC0で平滑され負荷に直流電力が供給され
る。主スイッチ素子QがON−OFFを繰り返している
定常状態に於いては出力電圧V0は次のように示され
る。
The operation of this circuit will be described with reference to FIGS. In FIG. 4, Q is a main switch element, and the input voltage Vi is intermittently turned on and off by the main switch element Q.
Apply to. During the period (T1) when the main switch element Q is ON, voltage is applied to the primary coil np of the transformer T so that the "." Mark has (+) polarity. (3) is the secondary of the transformer T Coil ns is output rectification diode D
Transformer 1 because 0 has a reverse bias polarity
The exciting current ip (see FIG. 5) of the transformer core is applied to the next coil np.
(B)) flows. While the main switch element Q is off, the flyback voltage of the transformer T turns on the rectifying diode D0, the secondary current is (FIG. 5 (c)) is discharged to the output, is smoothed by the output capacitor C0, and the DC power is supplied to the load. Supplied. In a steady state in which the main switch element Q is repeatedly turned on and off, the output voltage V0 is shown as follows.

【0004】 V0=Vi・ns/np・TON/TOFF・・・・・・(1) 但し ns:2次巻線の巻数 np:1次巻線の巻数 TON:主スイッチ素子のオン期間 TOFF:主スイッチ素子のオフ期間V0 = Vi · ns / np · TON / TOFF (1) where ns: number of turns of secondary winding np: number of turns of primary winding TON: ON period of main switch element TOFF: Off period of main switch element

【0005】2次電流is(図5(c))が再び零にな
ると出力ダイオ−ドD0はオフとなり、主スイッチ素子Q
もオフであるのでトランスTの励磁インダクタンス、出
力ダイオ−ドD0の出力容量Cak、トランスTの寄生
容量Cp、主スイッチ素子の出力容量Cdsとで寄生振
動(リンギング)が始まる。自励振タイプのフライバッ
ク形DC−DCコンバ−タに於いては、主スイッチ素子
Qの電圧Vdsが入力電圧Viより低くなった時点、す
なわち制御巻線電圧Vfが正極性になった時点で主スイ
ッチ素子Qをタ−ンオンする。このために図5(b)に
示すようなスパイク電流ipが(Cds、Cp、Cak
の充電々流)流れ、スイッチング損失を増大させ、スイ
ッチングノイズの発生源となる。
When the secondary current is (FIG. 5 (c)) becomes zero again, the output diode D0 is turned off and the main switching element Q is turned on.
Since this is also off, parasitic oscillation (ringing) begins with the exciting inductance of the transformer T, the output capacitance Cak of the output diode D0, the parasitic capacitance Cp of the transformer T, and the output capacitance Cds of the main switch element. In the self-excited flyback type DC-DC converter, when the voltage Vds of the main switching element Q becomes lower than the input voltage Vi, that is, the control winding voltage Vf becomes positive, The switch element Q is turned on. Therefore, the spike current ip as shown in FIG. 5B is (Cds, Cp, Cak).
Charge flow, which increases switching loss and becomes a source of switching noise.

【0006】この対策として図6の回路例に示すボトム
タ−ンオン制御回路(Vdsのリンギングの谷点で主ス
イッチング素子をタ−ンオンさせる回路)を付加する (4) ものがある。この場合には図7(a)に示すように主ス
イッチ素子Qの電圧υdsは例ボルト、トランスの1次
コイル電圧はVi、Cakの電圧はVins/npで主
スイッチ素子Qがタ−ンオンするためスパイク電流は流
れずスイッチング損失、ノイズとも低減される。
As a countermeasure against this, there is a method of adding a bottom turn-on control circuit (a circuit for turning on the main switching element at the valley point of the ringing of Vds) shown in the circuit example of FIG. 6 (4). In this case, as shown in FIG. 7A, the voltage νds of the main switching element Q is an example voltage, the primary coil voltage of the transformer is Vi, the voltage of Cak is Vins / np, and the main switching element Q is turned on. Therefore, spike current does not flow and switching loss and noise are reduced.

【0007】しかしながらリンギングはVdsで考えた
場合、isが零となる時点のυdsをυds′とするな
らばυds′−ViすなわちV0・np/ns−Viを
初期値としViを中心とする共振波形の一部分でありリ
ンギングの谷点はVi−Vds′すなわちVi−V0・
np/nsまでしか下らない。V0・np/ns>Vi
の場合は図7(b)のようになり主スイッチ素子Qのタ
−ンオン時のスパイク電流は流れないがV0・np/n
s<Viの場合には図8(b)に示すようにスパイク電
流が流れ損失とノイズの低減は望めない。
However, when the ringing is considered as Vds, if νds is νds' at the time when is becomes zero, νds'-Vi, that is, V0.np/ns-Vi is the initial value and the resonance waveform is centered on Vi. And the valley point of ringing is Vi-Vds', that is, Vi-V0.
It only goes down to np / ns. V0 ・ np / ns> Vi
7B, the spike current at the time of turning on the main switching element Q does not flow, but V0.np/n
When s <Vi, spike current flows as shown in FIG. 8B, and reduction of loss and noise cannot be expected.

【0008】したがってこの対策案ではトランス1次2
次の巻数比の設計に制限が与えられると、V0・np/
ns>Viとなる為図7(a)に示すように主スイッチ
素子の印加電圧が高くなる等の欠点がある。
Therefore, in this measure, the transformer primary 2
If there is a limit to the design of the next turns ratio, V0 · np /
Since ns> Vi, there is a drawback that the applied voltage to the main switch element becomes high as shown in FIG.

【0009】[0009]

【発明の目的】本発明はトランスの1次コイル又は主ス
イッチ素子に、第2のスイッチ素子及び逆方向のダイオ
−ド及び第2のコンデンサの並列回路と第1のコンデン
サからなる直列回路とを並列接続し、第2のスイッチ素
子を前記トランスの巻線電圧が負極性の期間オンさせる
事によりV0・np/ns<Viの条件でもスパイク電
流が発生しないようにし、低損失、低ノイズ化を計るも
のである。
An object of the present invention is to provide a primary coil of a transformer or a main switching element with a parallel circuit of a second switching element, a diode in the reverse direction and a second capacitor, and a series circuit composed of a first capacitor. By connecting in parallel and turning on the second switch element while the winding voltage of the transformer is negative, spike current does not occur even under the condition of V0 · np / ns <Vi, and low loss and low noise are achieved. It measures.

【0010】[0010]

【実施例】本発明の基本回路を図1(a)、(b)にそ
の動作説明図を図2に示す。 (5) 図1に於いてS1は主スイッチ素子で、これにより入力
電圧ViをオンオフしてトランスT1の1次コイルnp
に脈動電圧を印加する。トランスTの2次コイルnsに
接続されているDoは整流ダイオ−ドでトランスに貯え
られたエネルギ−を平滑用コンデンサC0を介して負荷
に直流出力を供給する。トランスの1次コイルnpには
第2のコンデンサC3、第2のスイッチ素子S2、ダイオ
−ドD2の並列回路と第1のコンデンサC2からなる直列
回路が並列に接続されている。第2のスイッチ素子S2
はトランスTの電圧が負の極性の期間(図2(a)のVs
1がViより高い期間)オンする様制御される。コンデン
サC1、CP、Cakはそれぞれ第1のスイッチ素子S1、
トランスT、ダイオ−ドD0の寄生容量である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The basic circuit of the present invention is shown in FIGS. 1 (a) and 1 (b), and its operation explanatory diagram is shown in FIG. (5) In FIG. 1, S1 is a main switching element, which turns on / off the input voltage Vi to turn on and off the primary coil np of the transformer T1.
Apply a pulsating voltage to. The Do connected to the secondary coil ns of the transformer T supplies a DC output to the load via the smoothing capacitor C0 for the energy stored in the transformer by the rectifying diode. A primary coil np of the transformer is connected in parallel with a series circuit composed of a second capacitor C3, a second switch element S2, a parallel circuit of a diode D2 and a first capacitor C2. Second switch element S2
Is a period in which the voltage of the transformer T has a negative polarity (Vs in FIG. 2A).
It is controlled so that it is turned on for a period in which 1 is higher than Vi. The capacitors C1, CP and Cak are respectively the first switch element S1 and
It is the parasitic capacitance of the transformer T and the diode D0.

【0011】次に図1の動作を図2により説明する。図
2に於いて、時間t1で第1のスイッチ素子S1がオンす
るとトランスTの1次コイルnpには「・」印が正極性
となるように入力電圧Viが印加される。トランスTの
2次コイルの電圧は整流ダイオ−ドD0が逆バイアス極
性であるのでトランスTの励磁電流ip(図2(b))
のみ流れる。時間t2で第1のスイッチ素子S1がオフす
るとトランスTの1次電流ipはnp→C2→D2→npの
ル−トに流れ第1のコンデンサC2が充電され、トラン
スTの1次コイルnpの電圧は零の方向に下っていくと
共に第1のスイッチ素子S1の電圧υs1は上昇する。
Next, the operation of FIG. 1 will be described with reference to FIG. In FIG. 2, when the first switch element S1 is turned on at time t1, the input voltage Vi is applied to the primary coil np of the transformer T so that the "." Mark has a positive polarity. The voltage of the secondary coil of the transformer T is the exciting current ip of the transformer T because the rectifying diode D0 has the reverse bias polarity (FIG. 2 (b)).
Only flowing. When the first switch element S1 is turned off at time t2, the primary current ip of the transformer T flows to the route of np → C2 → D2 → np, the first capacitor C2 is charged, and the primary coil np of the transformer T is charged. The voltage decreases toward zero and the voltage υs1 of the first switch element S1 increases.

【0012】トランスTの1次コイルnpの電圧が零を
越え負極性になると整流ダイオ−ドD0がオンしトラン
スTに貯えられたエネルギ−は出力に放出される。同時
に第2のスイッチ素子S2がオンしnp→C2→S2→np
のル−トで第1のコンデンサC2はV0・ns/npまで
充電される。
When the voltage of the primary coil np of the transformer T exceeds zero and becomes negative, the rectifying diode D0 is turned on and the energy stored in the transformer T is discharged to the output. At the same time, the second switch element S2 is turned on and np → C2 → S2 → np
, The first capacitor C2 is charged to V0.ns / np.

【0013】出力へのエネルギ−の放出が時間t5で終
わりダイオ−ドD0がオフすると、トランスTの励磁イ
ンダクタンスと第1のコンデンサC2及び各部の寄生容 (6) 量C1、Cp、Cak等の間でリンギングが発生し、トラン
スTの1次コイルnpの電圧は零の方向に向い、第1の
スイッチ素子S1の電圧υs1も低下を始める。時間tbで
トランスTの1次コイルnpの電圧が零を越え正の電圧
になると、第2のスイッチ素子S2がオフとなり等価的
に第1のコンデンサC2に第2のコンデンサC3が直列に
接続される。この為リンギングに寄与するコンデンサの
キャパシタンスが減少する為リンギングの電圧変化が大
きくなるとともにトランスTの電圧は正極性側にV0・
np/nsより大きく振動しVo・np/ns<Viで
あっても第1のスイッチ素子S1の電圧υs1は時間t7で
零ボルトとなりその後破線で示すように振動することが
可能となる。破線で示すVs1の逆電圧はダイオ−ドD1
でクランプされる。
When the release of energy to the output ends at time t5 and the diode D0 is turned off, the exciting inductance of the transformer T and the parasitic capacitance of the first capacitor C2 and each part (6) The quantities C1, Cp, Cak, etc. Ringing occurs between them, the voltage of the primary coil np of the transformer T turns toward zero, and the voltage υs1 of the first switch element S1 also starts to decrease. When the voltage of the primary coil np of the transformer T exceeds zero and becomes a positive voltage at time tb, the second switch element S2 is turned off and the second capacitor C3 is equivalently connected to the second capacitor C3 in series. It For this reason, the capacitance of the capacitor that contributes to ringing decreases and the voltage change of ringing increases, and the voltage of the transformer T increases to V0.
Even if it oscillates more than np / ns and Vo · np / ns <Vi, the voltage υs1 of the first switch element S1 becomes zero volt at time t7, and it becomes possible to oscillate as shown by the broken line thereafter. The reverse voltage of Vs1 shown by the broken line is the diode D1.
Is clamped at.

【0014】時間t7〜t8の期間で第1のスイッチ素子
S1をタ−ンオンさせる事でスパイク電流は流れなくな
る。
By turning on the first switch element S1 during the period of time t7 to t8, the spike current stops flowing.

【0015】以上のように第1のスイッチ素子S1はい
わゆるソフトスイッチングとなる。又第2のスイッチ素
子S2についてもタ−ンオン時はダイオ−ドD2が導通し
ており、タ−ンオフ時は端子間電圧が零ボルトである為
零電圧スイッチングとなる。
As described above, the first switch element S1 is so-called soft switching. In the second switch element S2 as well, the diode D2 is conducting when the turn-on is performed, and the voltage between the terminals is zero volt when the turn-off is performed, so that the zero-voltage switching is performed.

【0016】時間t5〜t8のリンギングについて図9〜
11を用いて詳しく説明する。図9は時間t5に於る図
1の等価回路を示すものである。ここでLpはトランス
Tの励磁インダクタンス、np及びnsはトランスの1次
及び2次の巻数である。各コンデンサの初期値を考慮し
さらに直流電圧源を削除すると交流等価回路は図10で
示される。
Regarding ringing at time t5 to t8, FIG.
This will be described in detail with reference to 11. FIG. 9 shows the equivalent circuit of FIG. 1 at time t5. Here, Lp is the exciting inductance of the transformer T, and np and ns are the primary and secondary turns of the transformer. An AC equivalent circuit is shown in FIG. 10 by considering the initial value of each capacitor and further eliminating the DC voltage source.

【0017】図11は図10のスイッチSWを時間t5
でオンした時のコンデンサCの電圧と電流を示すもので
ある。t6の前後でコンデンサCのキャパシタンスは (7) CからC′へ変化するが回路全体のエネルギ−は変化し
たい為電流iが零の点で次式が成り立つ。
FIG. 11 shows the switch SW of FIG.
It shows the voltage and current of the capacitor C when turned on. Before and after t6, the capacitance of the capacitor C changes from (7) C to C ', but the energy of the entire circuit wants to change, and the following equation holds at the point where the current i is zero.

【0018】 1/2・CVco2=1/2C′VP・・・・・・・・(2) ∴VP=√・(C/C′)・VCO・・・・・・・・・(3) 但しVCO=V0・nP/ns VP:負荷のピ−ク電圧 C=C2+CP+C1+Cak(ns/np)2 C′=C2・C3/C2+C3+CP+C1+Cak(ns/np)2 VP>Viが図2に於けるVS1がt7で零クロスとなる条
件であるから(3)式より C/C′>(Vi/Vco)2 ∴C/C′>(Vi/(V0・np/ns))2・・・・・・・(4) が必要条件となる。
1/2 · CVco2 = 1 / 2C′VP ··· (2) ∴VP = √ · (C / C ′) · VCO ··· (3) However, VCO = V0.nP / ns VP: Peak voltage of load C = C2 + CP + C1 + Cak (ns / np) 2 C '= C2.C3 / C2 + C3 + CP + C1 + Cak (ns / np) 2 VP> Vi is VS1 in FIG. Since the condition is zero crossing at t7, C / C '> (Vi / Vco) 2 ∴C / C'> (Vi / (V0.np/ns)) 2 ...・ (4) is a necessary condition.

【0019】図1(b)は本発明の他の基本回路図を示
す。動作原理は図1(a)と同様であり説明は省略す
る。
FIG. 1B shows another basic circuit diagram of the present invention. The principle of operation is the same as that of FIG.

【0020】図3は本発明1の実施例で図1と同一符号
は同一機能を示す。第1のスイッチ素子S1にはNチャ
ンネルのMOSFET、第2のスイッチ素子S2にはP
チャンネルのMOSFETを使用している。R1は起動
抵抗である。第1のスイッチ素子S1がオンするとトラ
ンスTの1次コイルnpに「・」印が正極性の電圧が印
加され帰還巻線nf、帰還抵抗R2を介して第1のスイ
ッチ素子S1はオンを持続する。
FIG. 3 shows an embodiment of the present invention 1, and the same reference numerals as those in FIG. 1 indicate the same functions. The first switch element S1 is an N-channel MOSFET, and the second switch element S2 is P
The channel MOSFET is used. R1 is a starting resistor. When the first switch element S1 is turned on, a voltage having a positive polarity is applied to the primary coil np of the transformer T, and the first switch element S1 is kept on via the feedback winding nf and the feedback resistor R2. To do.

【0021】第1のスイッチ素子S1がオフするとトラ
ンスTに貯えられたエネルギ−が整流ダイオ−ドD0、
平滑用コンデンサC0を介して負荷に供給される。出力
電圧は増幅器Aにて基準電圧Vrと比較され、その誤差
がホトカプラPCに (8) 伝達され第1のスイッチ素子S1のゲ−ト電圧をコント
ロ−ルする。第1のスイッチ素子S1オン時の電流は図
2に示すように三角波であるので第1のスイッチ素子S
1のゲ−ト電圧と第1のスイッチ素子S1の特性で決まる
電流値まで第1のスイッチ素子S1の電流が増加する
と、第1のスイッチ素子S1がオフとなるように正帰還
がかかり第1のスイッチ素子S1はタ−ンオフする。よ
って三角波のピ−ク電流が制御され、トランスTに貯え
られるエネルギ−が制御されることにより出力電圧が一
定値となる。第2のスイッチ素子S2はトランスの巻線
ncによりトランス巻線の電圧が「・」印が負の時オン
するようになっているので図1(a)の動作説明で示し
たようにリンギング時に第1のスイッチ素子S1の電圧
は容易に零まで下がる。
When the first switch element S1 is turned off, the energy stored in the transformer T is rectified by the rectifying diode D0,
It is supplied to the load via the smoothing capacitor C0. The output voltage is compared with the reference voltage Vr by the amplifier A, and the error is transmitted to the photocoupler PC (8) to control the gate voltage of the first switch element S1. Since the current when the first switch element S1 is on is a triangular wave as shown in FIG. 2, the first switch element S1
When the current of the first switch element S1 increases to a current value determined by the gate voltage of 1 and the characteristics of the first switch element S1, positive feedback is applied so that the first switch element S1 is turned off. Switch element S1 turns off. Therefore, the peak current of the triangular wave is controlled and the energy stored in the transformer T is controlled, so that the output voltage becomes a constant value. The second switch element S2 is turned on by the transformer winding nc when the voltage of the transformer winding is negative, so that the ringing occurs during ringing as shown in the operation description of FIG. 1 (a). The voltage of the first switch element S1 easily drops to zero.

【0022】コンデンサC4はタ−ンオンのタイミング
を遅らせるために接続されている。これにより第1のス
イッチ素子S1の電圧がリンギングにより確実に零ボル
トに下った時点で第1のスイッチ素子S1はタ−ンオン
する。
The capacitor C4 is connected to delay the turn-on timing. As a result, the first switch element S1 turns on when the voltage of the first switch element S1 surely drops to zero volt due to ringing.

【0023】[0023]

【効果の説明】以上説明したように本発明によればV0
・(np/ns)<Viなる条件でもスパイク電流を発
生することなくまた全てのスイッチ素子のスイッチング
時に於る電圧をソフトに変化させることができ低スイッ
チング損失、低ノイズのフライバックコンバ−タが得ら
れる。発熱が小さくまたノイズフィルタも小型に出来る
のでテレビ用から通信機用にいたるまで安価で小型な電
源装置を供給することができる。
[Explanation of Effect] As described above, according to the present invention, V0
・ Even under the condition of (np / ns) <Vi, the voltage at the time of switching of all switch elements can be changed softly without generating spike current, and a flyback converter with low switching loss and low noise can be obtained. can get. Since the heat generation is small and the noise filter can be miniaturized, it is possible to supply an inexpensive and compact power supply device for televisions and communication devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)本発明の基本回路図FIG. 1 (a) is a basic circuit diagram of the present invention.

【図1】(b)本発明の他の基本回路図FIG. 1 (b) is another basic circuit diagram of the present invention.

【図2】 (9) 本発明の基本回路の動作説明図FIG. 2 (9) Operation explanatory diagram of the basic circuit of the present invention

【図3】本発明FIG. 3 The present invention

【図1】(a)の実施例FIG. 1 (a) embodiment

【図4】従来のフライバック形DC−DCコンバ−タFIG. 4 is a conventional flyback DC-DC converter.

【図5】従来回路の動作説明図FIG. 5 is an operation explanatory diagram of a conventional circuit.

【図6】従来の他の回路図FIG. 6 is another conventional circuit diagram.

【図7】従来の他の回路の各部波形例(その1)FIG. 7 is a waveform example of each part of another conventional circuit (part 1)

【図8】従来の他の回路の各部の波形例(その2)FIG. 8 is a waveform example of each part of another conventional circuit (part 2).

【図9】(図2)の動作波形の時間t5に於ける、本発
明の基本回路
9 is a basic circuit of the present invention at time t5 of the operation waveform of FIG. 2;

【図1】(a)の等価回路。FIG. 1 is an equivalent circuit of FIG.

【図10】[Figure 10]

【図9】に於ける直流電圧源を削除した等価回路。FIG. 9 is an equivalent circuit in which the DC voltage source in FIG.

【図11】FIG. 11

【図10】の等価回路でスイッチSWを時間t5でON
した時のコンデンサCの電圧、電流波形。
FIG. 10 is an equivalent circuit of switch SW turned on at time t5.
The voltage and current waveforms of the capacitor C when you do.

【符号の説明】[Explanation of symbols]

T トランス np 1次巻線 ns 2次巻線 nf 帰還巻線 S1 第1のスイッチ素子例えばNチャンネルMO
SFET S2 第2のスイッチ素子例えばPチャンネルMO
SFET (10) C1 第1のスイッチ素子の寄生容量 C2 第1のコンデンサ C3 第2のコンデンサ Cp トランス巻線の寄生容量 Cak ダイオ−ドの寄生容量 Cds 主スイッチ素子の寄生容量 C0 平滑コンデンサ D0 整流ダイオ−ド D1、D2 ダイオ−ド Vi 入力電圧 Vo 出力電圧 Q 主スイッチ素子 Lp トランスの励磁インダクタンス R1、R2、R3 抵抗 PC ホトカプラ A 増巾器 υas、υs1 主スイッチ素子の電圧 ip トランスの励磁電流 is 2次電流
T transformer np primary winding ns secondary winding nf feedback winding S1 first switch element eg N channel MO
SFET S2 second switch element, eg P channel MO
SFET (10) C1 Parasitic capacitance of first switching element C2 First capacitor C3 Second capacitor Cp Parasitic capacitance of transformer winding Cak Parasitic capacitance of diode Cds Parasitic capacitance of main switching element C0 Smoothing capacitor D0 Rectification diode -D D, D2 Diode Vi Input voltage Vo Output voltage Q Main switching element Lp Transformer exciting inductance R1, R2, R3 Resistance PC Photo coupler A Amplifier νas, υs1 Main switching element voltage ip Transformer exciting current is2 Next current

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成7年2月9日[Submission date] February 9, 1995

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)本発明の基本回路図 (b)本発明の他の基本回路図FIG. 1A is a basic circuit diagram of the present invention. FIG. 1B is another basic circuit diagram of the present invention.

【図2】本発明の基本回路図の動作説明図FIG. 2 is an operation explanatory diagram of a basic circuit diagram of the present invention.

【図3】本発明FIG. 3 The present invention

【図1】(a)の実施例FIG. 1 (a) embodiment

【図4】従来のフライバック形DC−DCコンバータFIG. 4 is a conventional flyback DC-DC converter.

【図5】従来回路の動作説明図FIG. 5 is an operation explanatory diagram of a conventional circuit.

【図6】従来の他の回路図FIG. 6 is another conventional circuit diagram.

【図7】従来の他の回路の各部波形例(その1)FIG. 7 is a waveform example of each part of another conventional circuit (part 1)

【図8】従来の他の回路の各部の波形例(その2)FIG. 8 is a waveform example of each part of another conventional circuit (part 2).

【図9】(図2)の動作波形の時間t5に於ける、本発
明の基本回路
9 is a basic circuit of the present invention at time t5 of the operation waveform of FIG. 2;

【図1】(a)の等価回路。FIG. 1 is an equivalent circuit of FIG.

【図10】[Figure 10]

【図9】に於ける直流電圧源を削除した等価回路。FIG. 9 is an equivalent circuit in which the DC voltage source in FIG.

【図11】FIG. 11

【図10】の等価回路でスイッチSWを時間t5でON
した時のコンデンサCの電圧、電流波形。
FIG. 10 is an equivalent circuit of switch SW turned on at time t5.
The voltage and current waveforms of the capacitor C when you do.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図9】 [Figure 9]

【図1】 [Figure 1]

【図4】 [Figure 4]

【図2】 [Fig. 2]

【図3】 [Figure 3]

【図5】 [Figure 5]

【図8】 [Figure 8]

【図11】 FIG. 11

【図6】 [Figure 6]

【図7】 [Figure 7]

【図10】 [Figure 10]

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 1次巻線(n)と1つ以上の2次巻線
(ns)を有するトランス(T)と前記トランス(T)
の1次巻線(np)に入力電圧をオンオフして繰返し印
加する第1のスイッチ素子(S1)と、前記第1のスイ
ッチ素子(S1)がオフの時前記トランス(T)に貯え
られたエネルギ−を前記2次巻線(ns)と整流ダイオ
−ド(D0)及び平滑用コンデンサ(C0)を介して直流
出力に変換し、前記第1のスイッチ素子(S1)のオン
期間又はオフ期間を変化させて前記直流出力電圧を制御
するフライバック形DC−DCコンバ−タに於いて、前
記トランス(T)の1次巻線(np)に、第2のスイッ
チ素子(S2)及び第2のスイッチ素子(S2)と逆並列
のダイオ−ド(D2)及び第2のコンデンサ(C3)の並
列回路と第1のコンデンサ(C2)からなる直列回路を
並列に接続し、前記第2のスイッチ素子(S2)は前記
トランス(T)の巻線電圧が負極性の期間オンとするこ
とを特徴とするフライバック形DC−DCコンバ−タ。
1. A transformer (T) having a primary winding (n) and one or more secondary windings (ns), and the transformer (T).
A first switch element (S1) that repeatedly turns on and off an input voltage to the primary winding (np) of the same, and is stored in the transformer (T) when the first switch element (S1) is off. Energy is converted into a DC output through the secondary winding (ns), the rectifying diode (D0) and the smoothing capacitor (C0), and the ON period or OFF period of the first switch element (S1) is converted. In a flyback type DC-DC converter that controls the DC output voltage by changing the second switching element (S2) and the second switching element (S2) in the primary winding (np) of the transformer (T). A parallel circuit of a diode (D2) and a second capacitor (C3) in antiparallel with the switching element (S2) of FIG. Element (S2) is the winding voltage of the transformer (T) Flyback DC-DC converter, characterized in that the negative polarity period on the - data.
【請求項2】 1次巻線(np)と1つ以上の2次巻線
(ns)を有するトランス(T)と前記トランス(T)
の1次巻線(np)に入力電圧をオンオフして繰返し印
加する第1のスイッチ素子(S1)と前記第1のスイッ
チ素子(S1)がオフの時前記トランス(T)に貯えら
れたエネルギ−を前記2次巻線(ns)と整流ダイオ−
ド(D0)及び平滑用コンデンサ(C0)を介して直流出
力に変換し、前記第1のスイッチ素子(S1)のオン期
間又はオフ期間を変化させて前記直流出力電圧を制御す
るフライバック形DC−DCコンバ−タに於いて、前記
第1のスイッチ素子(S1)に、第2のコンデンサ(C
3)と第2のスイッチ素子(S2)及び第2のスイッチ素
子(S2)と逆並列のダイオ−ド(D2)の並列回路と第
1のコンデンサ(C2)からなる直列回路を並列に接続
し、前記第2のスイッチ素子(S2)は前記トランス
(T)の巻線電圧が負極性の期間オンとすることを特徴
とするフライバック (2) 形DC−DCコンバ−タ。
2. A transformer (T) having a primary winding (np) and one or more secondary windings (ns), and the transformer (T).
First switch element (S1) for repeatedly applying the input voltage to the primary winding (np) by repeatedly turning it on and off, and the energy stored in the transformer (T) when the first switch element (S1) is off. -Is the secondary winding (ns) and rectifying diode-
Flyback DC for converting the DC output voltage through a switch (D0) and a smoothing capacitor (C0) and changing the ON period or OFF period of the first switch element (S1) to control the DC output voltage. -In the DC converter, the second capacitor (C) is connected to the first switch element (S1).
3) and the second switch element (S2) and the second switch element (S2) and the parallel circuit of the diode (D2) anti-parallel to the second switch element (S2) and the series circuit composed of the first capacitor (C2) The flyback (2) type DC-DC converter, wherein the second switch element (S2) is turned on while the winding voltage of the transformer (T) is negative.
【請求項3】 第2のコンデンサ(C2)は第2のスイ
ッチ素子(S2)及び第2のスイッチ素子(S2)の逆並
列ダイオ−ド(D2)の寄生容量であるところの特許請
求の範囲第1項及び第2項記載のフライバック形DC−
DCコンバ−タ。
3. A claim in which the second capacitor (C2) is the parasitic capacitance of the second switch element (S2) and the anti-parallel diode (D2) of the second switch element (S2). Flyback type DC-according to the first and second aspects
DC converter.
【請求項4】 前記第1のスイッチ素子(S1)のタ−
ンオンのタイミングは前記第1のスイッチ素子(S1)
の端子電圧が零ボルト又は零ボルトに最も近い時点でス
イッチングすることを特徴とする特許請求の範囲第1項
及び第2項記載のフライバック形DC−DCコンバ−
タ。
4. The target of the first switch element (S1).
The turn-on timing is the first switch element (S1).
The flyback type DC-DC converter according to claim 1 or 2, wherein the terminal voltage of the switch is switched to zero volt or at a time closest to zero volt.
Ta.
【請求項5】 前記トランス(T)の電流は不連続であ
ることを特徴とする特許請求の範囲第1項及び第2項記
載のフライバック形DC−DCコンバ−タ。
5. The flyback type DC-DC converter according to claim 1 or 2, wherein the current of the transformer (T) is discontinuous.
JP4031594A 1992-01-22 1992-01-22 Flyback type DC-DC converter Expired - Fee Related JP2984452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4031594A JP2984452B2 (en) 1992-01-22 1992-01-22 Flyback type DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4031594A JP2984452B2 (en) 1992-01-22 1992-01-22 Flyback type DC-DC converter

Publications (2)

Publication Number Publication Date
JPH07170734A true JPH07170734A (en) 1995-07-04
JP2984452B2 JP2984452B2 (en) 1999-11-29

Family

ID=12335524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4031594A Expired - Fee Related JP2984452B2 (en) 1992-01-22 1992-01-22 Flyback type DC-DC converter

Country Status (1)

Country Link
JP (1) JP2984452B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361840B1 (en) * 2000-07-25 2002-11-23 삼성전기주식회사 Converter circuit for zero voltage switching
US6542387B2 (en) 2001-06-08 2003-04-01 Sanken Electric Co., Ltd. Switching power supply device
CN100431252C (en) * 2004-03-17 2008-11-05 天网电子股份有限公司 Flyback power converter capable of switching zero potential in critical mode
JP2016005364A (en) * 2014-06-17 2016-01-12 株式会社デンソー Electric circuit device
US10581318B2 (en) 2015-12-04 2020-03-03 Murata Manufacturing Co., Ltd. Resonant converter including capacitance addition circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361840B1 (en) * 2000-07-25 2002-11-23 삼성전기주식회사 Converter circuit for zero voltage switching
US6542387B2 (en) 2001-06-08 2003-04-01 Sanken Electric Co., Ltd. Switching power supply device
CN100431252C (en) * 2004-03-17 2008-11-05 天网电子股份有限公司 Flyback power converter capable of switching zero potential in critical mode
JP2016005364A (en) * 2014-06-17 2016-01-12 株式会社デンソー Electric circuit device
US10581318B2 (en) 2015-12-04 2020-03-03 Murata Manufacturing Co., Ltd. Resonant converter including capacitance addition circuits

Also Published As

Publication number Publication date
JP2984452B2 (en) 1999-11-29

Similar Documents

Publication Publication Date Title
KR100297340B1 (en) Asymmetry flyback converter
US6366476B1 (en) Switching power supply apparatus with active clamp circuit
US6061252A (en) Switching power supply device
USRE44228E1 (en) Switching mode power supply and driving method
JP3475887B2 (en) Switching power supply
US6587358B1 (en) Switching power supply circuit
US5459650A (en) Power supply circuit
US5412555A (en) Self-oscillating DC-DC Converter with zero voltage switching
JPH10164837A (en) Power supply
JP2001238444A (en) Switching power supply unit
US20070047267A1 (en) Electric power converter
US6917528B2 (en) Switching power transmission device
JP2513381B2 (en) Power supply circuit
JP4683364B2 (en) Composite resonant switching power supply
JPH07170734A (en) Flyback dc-dc converter
US4401902A (en) High frequency switching circuit
JP2002119053A (en) Switching regulator
JPH10136647A (en) Power circuit
JP4430188B2 (en) Resonant power supply
JP2000287442A (en) Power supply
JPH01218352A (en) Switching power source circuit
JP3022620B2 (en) DC-DC converter
JP2604302Y2 (en) Resonant DC-DC converter
JP2993635B2 (en) Transformer connection type DC-DC converter
JP2001218456A (en) Resonant power supply unit using synchronous rectifying system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070924

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080924

LAPS Cancellation because of no payment of annual fees