JPH07170130A - 増幅回路及びこれを用いた半導体集積回路 - Google Patents
増幅回路及びこれを用いた半導体集積回路Info
- Publication number
- JPH07170130A JPH07170130A JP31507493A JP31507493A JPH07170130A JP H07170130 A JPH07170130 A JP H07170130A JP 31507493 A JP31507493 A JP 31507493A JP 31507493 A JP31507493 A JP 31507493A JP H07170130 A JPH07170130 A JP H07170130A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- resistor
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 微小電流（ｉin）を入力とし、増幅した電圧
（ｖo）を出力とする増幅回路において、トランスイン
ピ−ダンス（Ｚt＝ｖo／ｉin）を小さくすることなく、
最大線形入力電流を大きくできる増幅回路を得る。 【構成】 トランジスタＱ1のコレクタは、トランジス
タＱ2のベースに接続すると共に抵抗ＲLを介して電源Ｖ
CCに接続する。トランジスタＱ1のエミッタは、接地す
る。トランジスタＱ2のコレクタは電源ＶCCに接続し、
エミッタは出力端子ＯＵＴに接続すると共に抵抗Ｒf2と
Ｒeを介して接地する。抵抗Ｒf2とＲeとの接続点は、抵
抗Ｒf1を介してトランジスタＱ1のベースに接続する。
（ｖo）を出力とする増幅回路において、トランスイン
ピ−ダンス（Ｚt＝ｖo／ｉin）を小さくすることなく、
最大線形入力電流を大きくできる増幅回路を得る。 【構成】 トランジスタＱ1のコレクタは、トランジス
タＱ2のベースに接続すると共に抵抗ＲLを介して電源Ｖ
CCに接続する。トランジスタＱ1のエミッタは、接地す
る。トランジスタＱ2のコレクタは電源ＶCCに接続し、
エミッタは出力端子ＯＵＴに接続すると共に抵抗Ｒf2と
Ｒeを介して接地する。抵抗Ｒf2とＲeとの接続点は、抵
抗Ｒf1を介してトランジスタＱ1のベースに接続する。
Description
【０００１】
【産業上の利用分野】本発明は、微小電流入力から増幅
した出力電圧を取り出す増幅回路に係り、特に光インタ
コネクションに使用される受信ＩＣ用に好適な最大線形
入力電流範囲の大きい前置増幅回路およびこれを用いた
半導体集積回路に関する。
した出力電圧を取り出す増幅回路に係り、特に光インタ
コネクションに使用される受信ＩＣ用に好適な最大線形
入力電流範囲の大きい前置増幅回路およびこれを用いた
半導体集積回路に関する。
【０００２】
【従来の技術】近年、大型計算機や交換機において、装
置間や装置内のボード間の接続に光ファイバを利用した
光インタコネクションが使用されるようになってきた。
これは、多数の同軸ケーブルを用いた従来の接続では、
ケーブル重量が重たくなること、周囲の電磁界ノイズの
影響を受けやすいこと、信号の相互干渉や寄生容量の影
響に弱いこと等の理由によって光コネクションに置き換
えている。特に、同軸ケーブルを用いた従来の接続では
数ｍに制限される装置間やボード間の接続距離を、光フ
ァイバに置き換えることにより数十ｍ以上と長くするこ
とができる利点がある。このような光インタコネクショ
ンには、アレイ状に配置した光ファイバが用いられる。
置間や装置内のボード間の接続に光ファイバを利用した
光インタコネクションが使用されるようになってきた。
これは、多数の同軸ケーブルを用いた従来の接続では、
ケーブル重量が重たくなること、周囲の電磁界ノイズの
影響を受けやすいこと、信号の相互干渉や寄生容量の影
響に弱いこと等の理由によって光コネクションに置き換
えている。特に、同軸ケーブルを用いた従来の接続では
数ｍに制限される装置間やボード間の接続距離を、光フ
ァイバに置き換えることにより数十ｍ以上と長くするこ
とができる利点がある。このような光インタコネクショ
ンには、アレイ状に配置した光ファイバが用いられる。
【０００３】従来、この種の光インタコネクションとし
ては、図４に示す構成が知られている。図４において、
参照符号１０は大型計算機や交換機の各装置または各ボ
ード（不図示）毎に設けられる送信ＩＣを示し、この送
信ＩＣ１０には数チャネルから数十チャネル（図４では
８チャネルとして示されている）のＥＣＬレベルの信号
が並列に入力される。この送信ＩＣ１０の各出力信号
は、レーザダイオードアレイ２０へ入力されてそれぞれ
光信号に変換された後、光ファイバアレイ２２を介して
フォトダイオードアレイ２４へ送られる。フォトダイオ
ードアレイ２４で受光された各光信号はそれぞれ電気信
号に変換され、各装置または各ボード（不図示）毎に設
けられた受信ＩＣ３０へ並列に入力される。受信ＩＣ３
０は、各入力信号に対応したＥＣＬレベルの「ハイ」，
「ロー」信号を並列出力する。
ては、図４に示す構成が知られている。図４において、
参照符号１０は大型計算機や交換機の各装置または各ボ
ード（不図示）毎に設けられる送信ＩＣを示し、この送
信ＩＣ１０には数チャネルから数十チャネル（図４では
８チャネルとして示されている）のＥＣＬレベルの信号
が並列に入力される。この送信ＩＣ１０の各出力信号
は、レーザダイオードアレイ２０へ入力されてそれぞれ
光信号に変換された後、光ファイバアレイ２２を介して
フォトダイオードアレイ２４へ送られる。フォトダイオ
ードアレイ２４で受光された各光信号はそれぞれ電気信
号に変換され、各装置または各ボード（不図示）毎に設
けられた受信ＩＣ３０へ並列に入力される。受信ＩＣ３
０は、各入力信号に対応したＥＣＬレベルの「ハイ」，
「ロー」信号を並列出力する。
【０００４】ここで、送信ＩＣ１０は、電力を供給する
バイアス回路１２、チャネル数分のＥＣＬ入力バッファ
１４，１４…、およびチャネル数分の電流スイッチ回路
１６，１６…から構成される。各ＥＣＬ入力バッファ１
４，１４…は、ＥＣＬレベルの入力信号の「ハイ」，
「ロー」を判定し、次段の各電流スイッチ回路１６，１
６…を動作させる信号を発生する。各電流スイッチ回路
１６，１６…は、レーザダイオードを駆動するための１
０ｍＡ〜２０ｍＡの電流を発生する。また、受信ＩＣ３
０は、電力を供給するバイアス回路３１、およびそれぞ
れ帰還抵抗を備えたチャネル数分の前置増幅回路（以
下、プリアンプと称する。）３２，３２…、増幅回路
（以下、ポストアンプと称する。）３４，３４…、コン
パレータ３６，３６…、ＥＣＬバッファ３８，３８…か
ら構成される。プリアンプ３２，３２…は、フォトダイ
オードに発生する５０μＡ〜数１００μＡの微小電流を
増幅し、電圧信号に変換する。ポストアンプ３４，３４
…は、それぞれに入力されるプリアンプ３２，３２…の
出力信号を次段のコンパレータ３６，３６…で充分に
「ハイ」，「ロー」判定可能な信号レベルまで増幅す
る。コンパレータ３６，３６…は、入力信号を一定の基
準電圧をもとに「ハイ」，「ロー」を判定して信号を出
力し、ＥＣＬバッファ３８，３８…はＥＣＬレベルの
「ハイ」または「ロー」を出力する。
バイアス回路１２、チャネル数分のＥＣＬ入力バッファ
１４，１４…、およびチャネル数分の電流スイッチ回路
１６，１６…から構成される。各ＥＣＬ入力バッファ１
４，１４…は、ＥＣＬレベルの入力信号の「ハイ」，
「ロー」を判定し、次段の各電流スイッチ回路１６，１
６…を動作させる信号を発生する。各電流スイッチ回路
１６，１６…は、レーザダイオードを駆動するための１
０ｍＡ〜２０ｍＡの電流を発生する。また、受信ＩＣ３
０は、電力を供給するバイアス回路３１、およびそれぞ
れ帰還抵抗を備えたチャネル数分の前置増幅回路（以
下、プリアンプと称する。）３２，３２…、増幅回路
（以下、ポストアンプと称する。）３４，３４…、コン
パレータ３６，３６…、ＥＣＬバッファ３８，３８…か
ら構成される。プリアンプ３２，３２…は、フォトダイ
オードに発生する５０μＡ〜数１００μＡの微小電流を
増幅し、電圧信号に変換する。ポストアンプ３４，３４
…は、それぞれに入力されるプリアンプ３２，３２…の
出力信号を次段のコンパレータ３６，３６…で充分に
「ハイ」，「ロー」判定可能な信号レベルまで増幅す
る。コンパレータ３６，３６…は、入力信号を一定の基
準電圧をもとに「ハイ」，「ロー」を判定して信号を出
力し、ＥＣＬバッファ３８，３８…はＥＣＬレベルの
「ハイ」または「ロー」を出力する。
【０００５】このように並列にリンクされて数チャネル
から数十チャネルの信号を伝送する図４に示した光イン
タコネクションでは、各チャネル間の信号遅延時間のズ
レ、すなわちスキューが充分小さいことが要求される。
このスキューは、送信ＩＣ１０、レーザダイオードアレ
イ２０、光ファイバアレイ２２、フォトダイオードアレ
イ２４、受信ＩＣ３０のそれぞれにおいて発生するけれ
ども、受信ＩＣ３０のプリアンプに起因するスキューが
最も大きな割合を占める。この受信ＩＣ３０でのスキュ
ーは、プリアンプ３２の入力部トランジスタが飽和動作
領域に入ると大幅に増大するため、プリアンプ３２とし
ては最大非飽和入力電流（以下、最大線形入力電流と称
する。）の大きいことが要求される。同時に、プリアン
プ３２には電源電圧変動や温度変化に対して、トランス
インピ−ダンスが安定であることも要求される。このた
め、この種のプリアンプには、広帯域化が可能な負帰還
増幅回路が用いられている。例えば、セミコンダクタ
デバイス フォ− オプティカル コミュニケ−ション
（Ｒ．Ｇ．スミス，Ｓ．Ｄ．パ−ソニック著，１９８０
年）第１３０頁（Semiconductor Devices for optical
communication （D.G.Smith,S.D.Personick 1980）p.1
30)に示されたような、エミッタ接地並列帰還増幅回路
が用いられる。
から数十チャネルの信号を伝送する図４に示した光イン
タコネクションでは、各チャネル間の信号遅延時間のズ
レ、すなわちスキューが充分小さいことが要求される。
このスキューは、送信ＩＣ１０、レーザダイオードアレ
イ２０、光ファイバアレイ２２、フォトダイオードアレ
イ２４、受信ＩＣ３０のそれぞれにおいて発生するけれ
ども、受信ＩＣ３０のプリアンプに起因するスキューが
最も大きな割合を占める。この受信ＩＣ３０でのスキュ
ーは、プリアンプ３２の入力部トランジスタが飽和動作
領域に入ると大幅に増大するため、プリアンプ３２とし
ては最大非飽和入力電流（以下、最大線形入力電流と称
する。）の大きいことが要求される。同時に、プリアン
プ３２には電源電圧変動や温度変化に対して、トランス
インピ−ダンスが安定であることも要求される。このた
め、この種のプリアンプには、広帯域化が可能な負帰還
増幅回路が用いられている。例えば、セミコンダクタ
デバイス フォ− オプティカル コミュニケ−ション
（Ｒ．Ｇ．スミス，Ｓ．Ｄ．パ−ソニック著，１９８０
年）第１３０頁（Semiconductor Devices for optical
communication （D.G.Smith,S.D.Personick 1980）p.1
30)に示されたような、エミッタ接地並列帰還増幅回路
が用いられる。
【０００６】図２は、このエミッタ接地並列帰還増幅回
路を用いた従来のプリアンプの構成を示す回路図であ
る。図２において、参照符号４０はプリアンプを示し、
このプリアンプ４０は、２つのトランジスタＱ1，Ｑ2と
３本の抵抗ＲL，Ｒf，Ｒeとから構成される。トランジ
スタＱ1のエミッタは接地され、ベースは入力端子ＩＮ
に接続される。トランジスタＱ1のコレクタは、トラン
ジスタＱ2のベースに接続されると同時に抵抗ＲLを介し
て高電位側の電源ＶCCおよびトランジスタＱ2のコレク
タに接続される。トランジスタＱ2のエミッタは、出力
端子ＯＵＴに接続されると共に、帰還抵抗Ｒfを介して
トランジスタＱ1のベースに、および抵抗Ｒeを介してグ
ラウンドにそれぞれ接続される。
路を用いた従来のプリアンプの構成を示す回路図であ
る。図２において、参照符号４０はプリアンプを示し、
このプリアンプ４０は、２つのトランジスタＱ1，Ｑ2と
３本の抵抗ＲL，Ｒf，Ｒeとから構成される。トランジ
スタＱ1のエミッタは接地され、ベースは入力端子ＩＮ
に接続される。トランジスタＱ1のコレクタは、トラン
ジスタＱ2のベースに接続されると同時に抵抗ＲLを介し
て高電位側の電源ＶCCおよびトランジスタＱ2のコレク
タに接続される。トランジスタＱ2のエミッタは、出力
端子ＯＵＴに接続されると共に、帰還抵抗Ｒfを介して
トランジスタＱ1のベースに、および抵抗Ｒeを介してグ
ラウンドにそれぞれ接続される。
【０００７】このように構成される従来のプリアンプ４
０の最大線形入力電流に関して、以下説明する。図２に
おいて、トランジスタＱ1のエミッタ接地増幅率が充分
でトランジスタＱ1へのベース電流の流入が無視できる
ものとすると、入力電流ｉinは全て帰還抵抗Ｒfを流れ
ることになる。帰還抵抗Ｒfを流れる電流ｉfは、入力部
電圧ｖinとエミッタ出力端の出力電圧ｖoとの電位差と
帰還抵抗Ｒfの大きさで決まる。入力電流ｉinが小さい
ときはトランジスタＱ1は非飽和動作状態であり、入力
電流ｉinに対し出力電圧ｖoは線形な出力となる。しか
し、入力電流ｉinが所定以上に大きくなりトランジスタ
Ｑ1へのベース電流の流入が無視できなくなると、トラ
ンジスタＱ1が飽和動作状態となって、入力電流ｉinに
対し出力電圧ｖoは線形な出力ではなくなる。このよう
にトランジスタＱ1が飽和動作状態となり、出力電圧ｖo
が入力電流ｉinに対して線形な出力ではなくなるとき
の、帰還抵抗Ｒfを流れる電流が最大線形入力電流であ
る。
０の最大線形入力電流に関して、以下説明する。図２に
おいて、トランジスタＱ1のエミッタ接地増幅率が充分
でトランジスタＱ1へのベース電流の流入が無視できる
ものとすると、入力電流ｉinは全て帰還抵抗Ｒfを流れ
ることになる。帰還抵抗Ｒfを流れる電流ｉfは、入力部
電圧ｖinとエミッタ出力端の出力電圧ｖoとの電位差と
帰還抵抗Ｒfの大きさで決まる。入力電流ｉinが小さい
ときはトランジスタＱ1は非飽和動作状態であり、入力
電流ｉinに対し出力電圧ｖoは線形な出力となる。しか
し、入力電流ｉinが所定以上に大きくなりトランジスタ
Ｑ1へのベース電流の流入が無視できなくなると、トラ
ンジスタＱ1が飽和動作状態となって、入力電流ｉinに
対し出力電圧ｖoは線形な出力ではなくなる。このよう
にトランジスタＱ1が飽和動作状態となり、出力電圧ｖo
が入力電流ｉinに対して線形な出力ではなくなるとき
の、帰還抵抗Ｒfを流れる電流が最大線形入力電流であ
る。
【０００８】一方、トランスインピーダンスに関して
は、回路のオ−プンル−プ利得≫１であればトランスイ
ンピ−ダンスは帰還抵抗Ｒfにほぼ等しいことが一般に
知られている。図２に示す従来回路構成のプリアンプ４
０では、上記最大線形入力電流は帰還抵抗Ｒfが小さい
ほど大きく、トランスインピ−ダンスは帰還抵抗Ｒfが
小さいほど小さい。このため、最大線形入力電流が大き
くなるように帰還抵抗Ｒfを小さくすると、トランスイ
ンピ−ダンスも小さくなってしまう。従って、図２の従
来回路構成のプリアンプ４０では、トランスインピーダ
ンスを低下させずに、最大線形入力電流を大きくする必
要がある光インタコネクションの受信ＩＣ用の条件を満
足するのは困難であった。
は、回路のオ−プンル−プ利得≫１であればトランスイ
ンピ−ダンスは帰還抵抗Ｒfにほぼ等しいことが一般に
知られている。図２に示す従来回路構成のプリアンプ４
０では、上記最大線形入力電流は帰還抵抗Ｒfが小さい
ほど大きく、トランスインピ−ダンスは帰還抵抗Ｒfが
小さいほど小さい。このため、最大線形入力電流が大き
くなるように帰還抵抗Ｒfを小さくすると、トランスイ
ンピ−ダンスも小さくなってしまう。従って、図２の従
来回路構成のプリアンプ４０では、トランスインピーダ
ンスを低下させずに、最大線形入力電流を大きくする必
要がある光インタコネクションの受信ＩＣ用の条件を満
足するのは困難であった。
【０００９】
【発明が解決しようとする課題】本発明の目的は、トラ
ンスインピ−ダンスを小さくすることなく、最大線形入
力電流を大きくできる光インタコネクションの受信用に
好適な増幅回路及びこれを用いた半導体集積回路を提供
することにある。
ンスインピ−ダンスを小さくすることなく、最大線形入
力電流を大きくできる光インタコネクションの受信用に
好適な増幅回路及びこれを用いた半導体集積回路を提供
することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る増幅回路は、第１のトランジスタ増幅
回路と、この第１のトランジスタ増幅回路の出力を増幅
すると共に出力電圧の一部を第１のトランジスタ増幅回
路の入力に帰還する帰還抵抗を出力端に備えた第２のト
ランジスタ増幅回路とから構成される増幅回路におい
て、帰還抵抗と第２のトランジスタ増幅回路の出力端と
の間に新たに抵抗を付加したことを特徴とする。これに
より、光インタコネクションにおいて受信ＩＣのプリア
ンプ部に要求される広帯域化が可能で、電源電圧変動や
温度変化に対してトランスインピーダンスが安定し、し
かもこのトランスインピーダンスを低下させることなく
最大線形入力電流を大きくすることができる。
に、本発明に係る増幅回路は、第１のトランジスタ増幅
回路と、この第１のトランジスタ増幅回路の出力を増幅
すると共に出力電圧の一部を第１のトランジスタ増幅回
路の入力に帰還する帰還抵抗を出力端に備えた第２のト
ランジスタ増幅回路とから構成される増幅回路におい
て、帰還抵抗と第２のトランジスタ増幅回路の出力端と
の間に新たに抵抗を付加したことを特徴とする。これに
より、光インタコネクションにおいて受信ＩＣのプリア
ンプ部に要求される広帯域化が可能で、電源電圧変動や
温度変化に対してトランスインピーダンスが安定し、し
かもこのトランスインピーダンスを低下させることなく
最大線形入力電流を大きくすることができる。
【００１１】この場合、第１のトランジスタ増幅回路は
エミッタ接地、第２のトランジスタ増幅回路はエミッタ
フォロワ構成とすれば好適である。
エミッタ接地、第２のトランジスタ増幅回路はエミッタ
フォロワ構成とすれば好適である。
【００１２】また、上記回路において、第１のトランジ
スタ増幅回路のエミッタをダイオードを介して接地すれ
ば、トランスインピーダンスを低下させずに更に最大線
形入力電流を大きくすることができる。
スタ増幅回路のエミッタをダイオードを介して接地すれ
ば、トランスインピーダンスを低下させずに更に最大線
形入力電流を大きくすることができる。
【００１３】更に、前記エミッタフォロワ構成の第２の
トランジスタ増幅回路の出力端と付加した前記抵抗との
間にダイオードを接続配置すれば、本発明に係る増幅回
路の出力端子ＯＵＴに接続される次段の回路との入力レ
ベルを合わせる場合に好適である。
トランジスタ増幅回路の出力端と付加した前記抵抗との
間にダイオードを接続配置すれば、本発明に係る増幅回
路の出力端子ＯＵＴに接続される次段の回路との入力レ
ベルを合わせる場合に好適である。
【００１４】
【実施例】＜実施例１＞以下、本発明に係る増幅回路に
ついて、図１を用いて詳細に説明する。図１は、本発明
に係る増幅回路の一実施例を示す帰還抵抗を備えたプリ
アンプの回路図である。なお、図２に示した従来例と同
一の構成部分については、説明の便宜上、同一参照符号
を付してその詳細な説明は省略する。すなわち、図１に
示すプリアンプ５０おいて、図２の帰還抵抗Ｒfとして
抵抗Ｒf1を接続すると共に、Ｑ2のエミッタ出力端と抵
抗Ｒeとの間に新たに抵抗Ｒf2を接続している点が、図
２のプリアンプ４０と相違する。
ついて、図１を用いて詳細に説明する。図１は、本発明
に係る増幅回路の一実施例を示す帰還抵抗を備えたプリ
アンプの回路図である。なお、図２に示した従来例と同
一の構成部分については、説明の便宜上、同一参照符号
を付してその詳細な説明は省略する。すなわち、図１に
示すプリアンプ５０おいて、図２の帰還抵抗Ｒfとして
抵抗Ｒf1を接続すると共に、Ｑ2のエミッタ出力端と抵
抗Ｒeとの間に新たに抵抗Ｒf2を接続している点が、図
２のプリアンプ４０と相違する。
【００１５】このように構成されるプリアンプ５０の最
大線形入力電流について、以下説明する。図１におい
て、抵抗Ｒeと抵抗Ｒf2との接続点の電位をｖeと置く
と、電位ｖeは次式で表される。
大線形入力電流について、以下説明する。図１におい
て、抵抗Ｒeと抵抗Ｒf2との接続点の電位をｖeと置く
と、電位ｖeは次式で表される。
【００１６】
【数１】
【００１７】ここで、ｖinはトランジスタＱ1のベース
入力電圧であり、ｖBEはトランジスタＱ1のベース・エ
ミッタ間電圧である。抵抗Ｒeを流れる電流ｉeは、次の
（２）式で表される。
入力電圧であり、ｖBEはトランジスタＱ1のベース・エ
ミッタ間電圧である。抵抗Ｒeを流れる電流ｉeは、次の
（２）式で表される。
【００１８】
【数２】
【００１９】従って、各電流の関係より抵抗Ｒf2を流れ
る電流ｉf2は次式となる。なお、トランジスタＱ1は非
飽和動作をしておりベースへ流入する電流は無視できる
ものとする。
る電流ｉf2は次式となる。なお、トランジスタＱ1は非
飽和動作をしておりベースへ流入する電流は無視できる
ものとする。
【００２０】
【数３】
【００２１】従って、（３）式に（１）式と（２）式を
代入すると、抵抗Ｒf2を流れる電流ｉf2は次の（４）式
で表される。
代入すると、抵抗Ｒf2を流れる電流ｉf2は次の（４）式
で表される。
【００２２】
【数４】
【００２３】ここで、図１に示す回路が非飽和動作をす
るときはＩf2≧０であるので、（４）式より、（５）式
で表される入力電流ｉinの関係式が得られる。
るときはＩf2≧０であるので、（４）式より、（５）式
で表される入力電流ｉinの関係式が得られる。
【００２４】
【数５】
【００２５】従って、（５）式より、図１のプリアンプ
５０における最大線形入力電流は、Ｒf1とＲeの和が小
さいほど大きく、Ｒf2には依存しないことが分かる。
５０における最大線形入力電流は、Ｒf1とＲeの和が小
さいほど大きく、Ｒf2には依存しないことが分かる。
【００２６】一方、トランスインピ−ダンスは次のよう
に算出される。図１においてトランジスタＱ1への電流
の流入はないものとし、回路のオ−プンル−プ利得を
Ａ、トランスインピ−ダンスをＺtとすると、入力電圧
ｖinと出力電圧ｖoの関係は（６）式で表される。
に算出される。図１においてトランジスタＱ1への電流
の流入はないものとし、回路のオ−プンル−プ利得を
Ａ、トランスインピ−ダンスをＺtとすると、入力電圧
ｖinと出力電圧ｖoの関係は（６）式で表される。
【００２７】
【数６】
【００２８】また、帰還抵抗Ｒf1の両端の電位関係より
（７）式が得られ、抵抗Ｒeを流れる電流は（８）式で
表される。また、トランスインピ−ダンスＺtは、トラ
ンスインピ−ダンスの定義より（９）式で表される。
（７）式が得られ、抵抗Ｒeを流れる電流は（８）式で
表される。また、トランスインピ−ダンスＺtは、トラ
ンスインピ−ダンスの定義より（９）式で表される。
【００２９】
【数７】
【００３０】従って、（９）式のトランスインピーダン
スＺtは（６）式〜（８）式を用いてｖin，ｖo，ｖe，
ｉinを消去した形の式として求めると（１０）式が得ら
れ、このとき、オ−プンル−プ利得Ａ≫１であれば、
（１０）式は簡略化されて、（１１）式となる。
スＺtは（６）式〜（８）式を用いてｖin，ｖo，ｖe，
ｉinを消去した形の式として求めると（１０）式が得ら
れ、このとき、オ−プンル−プ利得Ａ≫１であれば、
（１０）式は簡略化されて、（１１）式となる。
【００３１】
【数８】
【００３２】（１１）式から、Ｒf1＋Ｒf2の値を、図２
の従来回路構成のプリアンプ４０の帰還抵抗Ｒfの値と
同じ大きさとした場合、トランスインピ−ダンスＺtは
従来回路より（Ｒf1・Ｒf2）／Ｒeだけ大きくなること
が分かる。従って、（５）式より最大線形入力電流は抵
抗Ｒf2には依存しないことが分かっているから、最大線
形入力電流を増加させるためにＲf1＋Ｒeの値を小さく
しても、本発明に係るプリアンプ５０は新たに付加した
抵抗Ｒf2を大きくすることによって、トランスインピ−
ダンスＺtの低下を抑えることができる。
の従来回路構成のプリアンプ４０の帰還抵抗Ｒfの値と
同じ大きさとした場合、トランスインピ−ダンスＺtは
従来回路より（Ｒf1・Ｒf2）／Ｒeだけ大きくなること
が分かる。従って、（５）式より最大線形入力電流は抵
抗Ｒf2には依存しないことが分かっているから、最大線
形入力電流を増加させるためにＲf1＋Ｒeの値を小さく
しても、本発明に係るプリアンプ５０は新たに付加した
抵抗Ｒf2を大きくすることによって、トランスインピ−
ダンスＺtの低下を抑えることができる。
【００３３】ここで、本発明に係るプリアンプ５０を図
４に示した装置間光インタコネクションの受信ＩＣ３０
用プリアンプ３２に適用した場合について、図２に示し
た従来のプリアンプ４０と入出力特性を比較する。フォ
トダイオードアレイ２４で発生する最小電流を５０μＡ
とした場合、コンパレータ３６で判定可能な入力信号の
大きさ及びポストアンプ３６のゲインを考慮して、プリ
アンプのトランスインピーダンスＺtは少なくとも２０
００Ω以上を必要とする。更に、フォトダイオードアレ
イ２４の最大電流を４００μＡとした場合、この電流値
により受信ＩＣのスキューが増大しないためには、前述
したように入力部トランジスタを非飽和動作領域で使用
しなければならないから、最大線形入力電流が少なくと
も４００μＡ以上であることを必要とする。従って、具
体的な数値としては、それぞれ抵抗ＲL＝２０００Ω、
抵抗Ｒf＝２０００Ω、抵抗Ｒf1＝Ｒf2＝１０００Ω、
および抵抗Ｒe＝１０００Ωとした。なお、電源関係は
後段の装置側のＥＣＬ入力レベルの回路（不図示）に合
わせて、高電位側はグラウンド、低電位側は−５Ｖとし
た。図３は、両プリアンプの入出力特性の比較結果であ
リ、（Ａ）は本発明に係るプリアンプ５０の入出力特
性、（Ｂ）は従来のプリアンプ４０の入出力特性であ
る。
４に示した装置間光インタコネクションの受信ＩＣ３０
用プリアンプ３２に適用した場合について、図２に示し
た従来のプリアンプ４０と入出力特性を比較する。フォ
トダイオードアレイ２４で発生する最小電流を５０μＡ
とした場合、コンパレータ３６で判定可能な入力信号の
大きさ及びポストアンプ３６のゲインを考慮して、プリ
アンプのトランスインピーダンスＺtは少なくとも２０
００Ω以上を必要とする。更に、フォトダイオードアレ
イ２４の最大電流を４００μＡとした場合、この電流値
により受信ＩＣのスキューが増大しないためには、前述
したように入力部トランジスタを非飽和動作領域で使用
しなければならないから、最大線形入力電流が少なくと
も４００μＡ以上であることを必要とする。従って、具
体的な数値としては、それぞれ抵抗ＲL＝２０００Ω、
抵抗Ｒf＝２０００Ω、抵抗Ｒf1＝Ｒf2＝１０００Ω、
および抵抗Ｒe＝１０００Ωとした。なお、電源関係は
後段の装置側のＥＣＬ入力レベルの回路（不図示）に合
わせて、高電位側はグラウンド、低電位側は−５Ｖとし
た。図３は、両プリアンプの入出力特性の比較結果であ
リ、（Ａ）は本発明に係るプリアンプ５０の入出力特
性、（Ｂ）は従来のプリアンプ４０の入出力特性であ
る。
【００３４】図３によれば、従来回路（Ｂ）では最大線
形入力電流は約０．３５ｍＡであり、これに対して本発
明の回路（Ａ）では最大線形入力電流は約０．４９ｍＡ
となり受信ＩＣの要求を満足し、従来に比べて０．１４
ｍＡの増加を確認できた。一方、トランスインピーダン
スＺtは、図３の入出力特性線図の線形出力部分の傾き
で示されるが、従来例（Ｂ）と本発明の実施例（Ａ）と
は傾きがほとんど同じであり、トランスインピーダンス
Ｚtは低下していないことが分かる。これにより、フォ
トダイオードアレイ２４から入力される最大電流まで、
スキューの小さい良好な受信ＩＣを得ることができた。
なお、集積回路として抵抗Ｒf1及び抵抗Ｒf2をトランジ
スタＱ1，Ｑ2と同一チップ上に形成する場合は、従来の
プリアンプ４０の帰還抵抗部分の抵抗パターンの変更
と、コンタクト及び配線の接続変更を行うだけで容易に
実施することができる。
形入力電流は約０．３５ｍＡであり、これに対して本発
明の回路（Ａ）では最大線形入力電流は約０．４９ｍＡ
となり受信ＩＣの要求を満足し、従来に比べて０．１４
ｍＡの増加を確認できた。一方、トランスインピーダン
スＺtは、図３の入出力特性線図の線形出力部分の傾き
で示されるが、従来例（Ｂ）と本発明の実施例（Ａ）と
は傾きがほとんど同じであり、トランスインピーダンス
Ｚtは低下していないことが分かる。これにより、フォ
トダイオードアレイ２４から入力される最大電流まで、
スキューの小さい良好な受信ＩＣを得ることができた。
なお、集積回路として抵抗Ｒf1及び抵抗Ｒf2をトランジ
スタＱ1，Ｑ2と同一チップ上に形成する場合は、従来の
プリアンプ４０の帰還抵抗部分の抵抗パターンの変更
と、コンタクト及び配線の接続変更を行うだけで容易に
実施することができる。
【００３５】図３では、抵抗Ｒf2／Ｒf1＝１の場合につ
いてに示したが、図１の回路を光インタコネクションの
受信ＩＣ３０用に適用して、例えば、トランスインピー
ダンＺtとして最低２０００Ωと最大線形入力電流４０
０μＡ以上とが要求される場合、これを満足する範囲
は、Ｒf2／Ｒf1≧０．３であることが図５より分かる。
ここで、図５はトランスインピーダンスＺtを２０００
Ωとした場合の、Ｒf2／Ｒf1と最大線形入力電流の関係
を示した特性線図であり、Ｒeは１０００Ωを用いてい
る。
いてに示したが、図１の回路を光インタコネクションの
受信ＩＣ３０用に適用して、例えば、トランスインピー
ダンＺtとして最低２０００Ωと最大線形入力電流４０
０μＡ以上とが要求される場合、これを満足する範囲
は、Ｒf2／Ｒf1≧０．３であることが図５より分かる。
ここで、図５はトランスインピーダンスＺtを２０００
Ωとした場合の、Ｒf2／Ｒf1と最大線形入力電流の関係
を示した特性線図であり、Ｒeは１０００Ωを用いてい
る。
【００３６】＜実施例２＞本発明に係る増幅回路の別の
実施例について、図６を用いて説明する。なお、図６に
おいて、図１に示した増幅回路の構成部分と同一部分に
ついては、説明の便宜上、同一の参照符号を付してその
詳細な説明は省略する。すなわち、本実施例では、入力
側のトランジスタＱ1で構成するエミッタ接地増幅回路
の構成が異なる点を除いて図１に示した構成と同様であ
る。図６に示す増幅回路６０では、エミッタ接地のトラ
ンジスタＱ1のエミッタと低電位側電源との間にダイオ
ードＱ3を設けている。このように構成することによ
り、前述した（５）式で表される分数式の分子がＶBEか
ら２ＶBEと２倍に増加することに相当するので、本実施
例ではトランスインピーダンスＺtを小さくすることな
く、最大線形入力電流をさらに大きくすることができ
る。
実施例について、図６を用いて説明する。なお、図６に
おいて、図１に示した増幅回路の構成部分と同一部分に
ついては、説明の便宜上、同一の参照符号を付してその
詳細な説明は省略する。すなわち、本実施例では、入力
側のトランジスタＱ1で構成するエミッタ接地増幅回路
の構成が異なる点を除いて図１に示した構成と同様であ
る。図６に示す増幅回路６０では、エミッタ接地のトラ
ンジスタＱ1のエミッタと低電位側電源との間にダイオ
ードＱ3を設けている。このように構成することによ
り、前述した（５）式で表される分数式の分子がＶBEか
ら２ＶBEと２倍に増加することに相当するので、本実施
例ではトランスインピーダンスＺtを小さくすることな
く、最大線形入力電流をさらに大きくすることができ
る。
【００３７】＜実施例３＞また、本発明に係る増幅回路
の更に別の実施例について、図７を用いて説明する。な
お、図７においても、図１に示した増幅回路の構成部分
と同一部分については、説明の便宜上、同一の参照符号
を付してその詳細な説明は省略する。すなわち、本回路
では、トランジスタＱ２のエミッタフォロワ出力端子Ｏ
ＵＴと抵抗Ｒf2との間に、ダイオードＱ4を接続配置し
た点が図１の構成と相違する。このように構成すること
により、増幅回路７０の出力電圧ｖoはダイオードＱ4の
順方向電圧ＶBEだけシフトさせることができ、次段のポ
ストアンプとの入力レベルを合わせる場合に好適であ
る。本実施例でも、図１と同様にトランスインピーダン
スＺtを低下させずに最大線形入力電流を増加させるこ
とがでる。勿論、前記実施例２のように入力側トランジ
スタＱ1のエミッタにダイオードＱ3を更に追加しても、
同様の効果を得ることができる。
の更に別の実施例について、図７を用いて説明する。な
お、図７においても、図１に示した増幅回路の構成部分
と同一部分については、説明の便宜上、同一の参照符号
を付してその詳細な説明は省略する。すなわち、本回路
では、トランジスタＱ２のエミッタフォロワ出力端子Ｏ
ＵＴと抵抗Ｒf2との間に、ダイオードＱ4を接続配置し
た点が図１の構成と相違する。このように構成すること
により、増幅回路７０の出力電圧ｖoはダイオードＱ4の
順方向電圧ＶBEだけシフトさせることができ、次段のポ
ストアンプとの入力レベルを合わせる場合に好適であ
る。本実施例でも、図１と同様にトランスインピーダン
スＺtを低下させずに最大線形入力電流を増加させるこ
とがでる。勿論、前記実施例２のように入力側トランジ
スタＱ1のエミッタにダイオードＱ3を更に追加しても、
同様の効果を得ることができる。
【００３８】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論であり、例えば、上記実施例で抵
抗を可変抵抗としたり、バイポ−ラトランジスタに換え
て電界効果トランジスタを用いても良い。
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論であり、例えば、上記実施例で抵
抗を可変抵抗としたり、バイポ−ラトランジスタに換え
て電界効果トランジスタを用いても良い。
【００３９】
【発明の効果】本発明によれば、簡単な回路構成で、ト
ランスインピ−ダンスを小さくすること無く最大線形入
力電流を大きくした増幅回路を得ることができ、光イン
タコネクションにおける受信ＩＣ用に最適なプリアンプ
を実現することができる。
ランスインピ−ダンスを小さくすること無く最大線形入
力電流を大きくした増幅回路を得ることができ、光イン
タコネクションにおける受信ＩＣ用に最適なプリアンプ
を実現することができる。
【図１】本発明に係る増幅回路の一実施例を示す回路図
である。
である。
【図２】従来回路の構成を示す回路図である。
【図３】図１に示した本発明に係る増幅回路と従来回路
との入出力特性線図である。
との入出力特性線図である。
【図４】光インタコネクションのブロック図である。
【図５】図１に示した本発明に係る増幅回路を、光イン
タコネクションの受信ＩＣ用に適用した場合の最大線形
入力電流と抵抗比Ｒf2／Ｒf1との関係を示す特性線図で
ある。
タコネクションの受信ＩＣ用に適用した場合の最大線形
入力電流と抵抗比Ｒf2／Ｒf1との関係を示す特性線図で
ある。
【図６】本発明に係る増幅回路の別の実施例を示す回路
図である。
図である。
【図７】本発明に係る増幅回路の更に別の実施例を示す
回路図である。
回路図である。
１０…送信ＩＣ ２０…レーザダイオードアレイ ２２…光ファイバアレイ ２４…フォトダイオードアレイ ３０…受信ＩＣ ３１…バイアス回路 ３２…前置増幅回路（プリアンプ） ３４…増幅回路（ポストアンプ） ３６…コンパレータ ３８…ＥＣＬバッファ ４０，５０，６０，７０…プリアンプ ＲL，Ｒe，Ｒf，Ｒf1，Ｒf2…抵抗 ｉin…入力電流 ｖo …出力電圧
Claims (5)
- 【請求項１】第１のトランジスタ増幅回路と、この第１
のトランジスタ増幅回路の出力を増幅すると共に出力電
圧の一部を第１のトランジスタ増幅回路の入力に帰還す
る帰還抵抗を出力端に備えた第２のトランジスタ増幅回
路とから構成される増幅回路において、帰還抵抗と第２
のトランジスタ増幅回路の出力端との間に新たに抵抗を
付加したことを特徴とする増幅回路。 - 【請求項２】前記第１のトランジスタ増幅回路はエミッ
タ接地構成の増幅回路であり、前記第２のトランジスタ
増幅回路はエミッタフォロワ構成の増幅回路である請求
項１に記載の増幅回路。 - 【請求項３】前記第１のトランジスタ増幅回路のエミッ
タをダイオードを介して接地したことを特徴とする請求
項２に記載の増幅回路。 - 【請求項４】前記第２のトランジスタ増幅回路の出力端
と付加した前記抵抗との間にダイオードを接続配置した
ことを特徴とする請求項２に記載の増幅回路。 - 【請求項５】微小信号電流を入力として電圧出力を得る
前置増幅回路と、この前置増幅回路の出力信号を次段の
コンパレータで判定可能なレベルまで増幅する増幅回路
と、この増幅回路からの入力信号を所定の基準電圧と比
較判定して「ハイ」，「ロー」信号を出力するコンパレ
ータと、このコンパレータ出力をＥＣＬの「ハイ」，
「ロー」レベルにするＥＣＬバッファとから構成される
直列接続回路が複数アレイ状に配置された半導体集積回
路において、前置増幅回路に請求項１乃至請求項４のい
ずれか一に記載の増幅回路を用いたことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31507493A JPH07170130A (ja) | 1993-12-15 | 1993-12-15 | 増幅回路及びこれを用いた半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31507493A JPH07170130A (ja) | 1993-12-15 | 1993-12-15 | 増幅回路及びこれを用いた半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170130A true JPH07170130A (ja) | 1995-07-04 |
Family
ID=18061108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31507493A Pending JPH07170130A (ja) | 1993-12-15 | 1993-12-15 | 増幅回路及びこれを用いた半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07170130A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19645821A1 (de) * | 1996-11-07 | 1998-05-28 | Bosch Gmbh Robert | Schaltungsanordnung mit wenigen Transistoren |
| JP2007150380A (ja) * | 2005-11-24 | 2007-06-14 | Hitachi High-Technologies Corp | 演算増幅器及びそれを用いた走査電子顕微鏡 |
| JP2011182230A (ja) * | 2010-03-02 | 2011-09-15 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンス増幅器 |
-
1993
- 1993-12-15 JP JP31507493A patent/JPH07170130A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19645821A1 (de) * | 1996-11-07 | 1998-05-28 | Bosch Gmbh Robert | Schaltungsanordnung mit wenigen Transistoren |
| JP2007150380A (ja) * | 2005-11-24 | 2007-06-14 | Hitachi High-Technologies Corp | 演算増幅器及びそれを用いた走査電子顕微鏡 |
| JP2011182230A (ja) * | 2010-03-02 | 2011-09-15 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンス増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010081014A (ko) | 검출 회로 | |
| US4075576A (en) | Sensitive high speed solid state preamp | |
| US6323734B1 (en) | Trans-impedance amplifier | |
| US20120249241A1 (en) | Light receiving circuit with differential output | |
| US9509259B2 (en) | Amplifier | |
| US20050052248A1 (en) | Elevated front-end transimpedance amplifier | |
| US6801084B2 (en) | Transimpedance amplifier and circuit including the same | |
| US5039952A (en) | Electronic gain cell | |
| US5113151A (en) | Equalizing and amplifying circuit in an optical signal receiving apparatus | |
| US20060244526A1 (en) | High bandwidth resistor | |
| JPH07170130A (ja) | 増幅回路及びこれを用いた半導体集積回路 | |
| US5055799A (en) | Amplifier circuit with non-linear load resistance which increases amplifier forward gain at high frequency | |
| EP0525807B1 (en) | Opto-electronic integrated circuit | |
| US20130181771A1 (en) | Light receiving circuit and photo-coupling type insulated circuit | |
| US6750712B1 (en) | Method and apparatus for voltage clamping in feedback amplifiers using resistors | |
| US11038467B2 (en) | Power detector with all transistors being bipolar junction transistors | |
| US6768384B1 (en) | High-speed differential preamplifier | |
| JP3415986B2 (ja) | 光受信用増幅器 | |
| US6545544B1 (en) | Efficient high overdrive transimpedance amplifiers | |
| PL89521B1 (ja) | ||
| JP3217806B2 (ja) | 光検出回路 | |
| JP3106437B2 (ja) | 光電子集積回路素子 | |
| JP5571732B2 (ja) | 差動増幅器 | |
| JP2013157806A (ja) | 信号増幅回路 | |
| US20060244541A1 (en) | Methods and apparatus for precision limiting in transimpedance amplifiers |