JPH07169874A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07169874A JPH07169874A JP5342886A JP34288693A JPH07169874A JP H07169874 A JPH07169874 A JP H07169874A JP 5342886 A JP5342886 A JP 5342886A JP 34288693 A JP34288693 A JP 34288693A JP H07169874 A JPH07169874 A JP H07169874A
- Authority
- JP
- Japan
- Prior art keywords
- conductor film
- main surface
- insulating member
- semiconductor element
- radiator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 外部リードを有する半導体装置のコストの低
減を図る。 【構成】 放熱板１１にトランジスタチップ１３を固着
する。チップ１３を囲む環状部分１２ａとここから帯状
に導出されたリード部分１２ｂ、１２ｃとを有する絶縁
部材１２に導体膜１６ａ、１６ｂ、１６ｃ、１７ａ、１
７ｂ、１７ｃを設けたものを放熱板１１に固着する。チ
ップ１３を内部リード細線２１、２２で導体膜１６ａ、
１７ａに接続する。絶縁部材１２の本体部分１２ａの孔
１８に保護樹脂２５を充填する。絶縁部材１２のリード
部分１２ｂ、１２ｃに可撓性を持たせる。
減を図る。 【構成】 放熱板１１にトランジスタチップ１３を固着
する。チップ１３を囲む環状部分１２ａとここから帯状
に導出されたリード部分１２ｂ、１２ｃとを有する絶縁
部材１２に導体膜１６ａ、１６ｂ、１６ｃ、１７ａ、１
７ｂ、１７ｃを設けたものを放熱板１１に固着する。チ
ップ１３を内部リード細線２１、２２で導体膜１６ａ、
１７ａに接続する。絶縁部材１２の本体部分１２ａの孔
１８に保護樹脂２５を充填する。絶縁部材１２のリード
部分１２ｂ、１２ｃに可撓性を持たせる。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタ等
の半導体装置に関する。
の半導体装置に関する。
【０００２】
【従来の技術】図５に示すように、金属放熱板１の上に
電界効果トランジスタチップ２を固着すると共に、セラ
ミック製の絶縁体枠３を固着し、この絶縁体枠３に金属
片から成る外部リード４を固着し、チップ２と外部リー
ド４とを内部リード線５で接続し、チップ２を保護樹脂
（図示せず）で被覆して電界効果トランジスタを構成す
ることが知られている。なお、図５には図示はされてい
ないが、セラミック絶縁体枠３の上面に金属膜を設け、
ここに外部リード４を固着することがある。
電界効果トランジスタチップ２を固着すると共に、セラ
ミック製の絶縁体枠３を固着し、この絶縁体枠３に金属
片から成る外部リード４を固着し、チップ２と外部リー
ド４とを内部リード線５で接続し、チップ２を保護樹脂
（図示せず）で被覆して電界効果トランジスタを構成す
ることが知られている。なお、図５には図示はされてい
ないが、セラミック絶縁体枠３の上面に金属膜を設け、
ここに外部リード４を固着することがある。
【０００３】
【発明が解決しようとする課題】ところで、図５では絶
縁体枠３がセラミックであるので高価になるばかりでな
く、金属片から成る外部リード４を絶縁体枠３に固着す
るので、組立作業が煩雑になり、必然的に半導体装置が
コスト高になった。
縁体枠３がセラミックであるので高価になるばかりでな
く、金属片から成る外部リード４を絶縁体枠３に固着す
るので、組立作業が煩雑になり、必然的に半導体装置が
コスト高になった。
【０００４】そこで、本発明の目的はコストの低減を図
ることができる半導体装置を提供することにある。
ることができる半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体素子と放熱体と外部接続体と内部接
続体とから成り、前記半導体素子は前記放熱体の一方の
主面に固着され、前記外部接続体は絶縁部材とこの表面
に形成された導体膜とから成り、前記絶縁部材は前記放
熱体の一方の主面に直接又は導体膜を介して固着された
第１の部分と前記放熱体の一方の主面の延長方向に前記
放熱体の一方の主面から張り出した第２の部分とを有
し、前記絶縁部材の前記第１の部分の主面の少なくとも
一部及び前記第２の部分の主面の少なくとも一部に導体
膜が設けられ、前記第１の部分の導体膜と前記第２の部
分の導体膜とは互いに接続され、前記半導体素子と前記
第１の部分の前記導体膜とが前記内部接続体によって電
気的に接続され、前記絶縁部材の前記第２の部分が可撓
性を有している半導体装置に係わるものである。なお、
請求項２に示すように、絶縁部材のリード部分の両主面
及び側面の少なくとも一部に互いに接続された導体膜を
設けること、及び絶縁部材に環状部分を設けることが望
ましい。また、請求項３に示すようにリード部分を帯状
に形成することが望ましい。また、請求項４に示すよう
に保護樹脂を設けることが望ましい。
の本発明は、半導体素子と放熱体と外部接続体と内部接
続体とから成り、前記半導体素子は前記放熱体の一方の
主面に固着され、前記外部接続体は絶縁部材とこの表面
に形成された導体膜とから成り、前記絶縁部材は前記放
熱体の一方の主面に直接又は導体膜を介して固着された
第１の部分と前記放熱体の一方の主面の延長方向に前記
放熱体の一方の主面から張り出した第２の部分とを有
し、前記絶縁部材の前記第１の部分の主面の少なくとも
一部及び前記第２の部分の主面の少なくとも一部に導体
膜が設けられ、前記第１の部分の導体膜と前記第２の部
分の導体膜とは互いに接続され、前記半導体素子と前記
第１の部分の前記導体膜とが前記内部接続体によって電
気的に接続され、前記絶縁部材の前記第２の部分が可撓
性を有している半導体装置に係わるものである。なお、
請求項２に示すように、絶縁部材のリード部分の両主面
及び側面の少なくとも一部に互いに接続された導体膜を
設けること、及び絶縁部材に環状部分を設けることが望
ましい。また、請求項３に示すようにリード部分を帯状
に形成することが望ましい。また、請求項４に示すよう
に保護樹脂を設けることが望ましい。
【０００６】
【発明の作用及び効果】各請求項の発明によれば、外部
リードを金属片によって独立に形成しないで絶縁部材に
導体膜を形成することによって得るので、組立作業が容
易になり、コストの低減を図ることができる。また、請
求項１及び３の発明によれば、絶縁部材の第２の部分又
はリード部分が可撓性を有するので、外部回路装置に対
する接続を容易に達成することができる。また、請求項
４の発明によれば半導体素子の保護を良好に達成するこ
とができる。
リードを金属片によって独立に形成しないで絶縁部材に
導体膜を形成することによって得るので、組立作業が容
易になり、コストの低減を図ることができる。また、請
求項１及び３の発明によれば、絶縁部材の第２の部分又
はリード部分が可撓性を有するので、外部回路装置に対
する接続を容易に達成することができる。また、請求項
４の発明によれば半導体素子の保護を良好に達成するこ
とができる。
【０００７】
【実施例】次に、図１〜図４を参照して本発明の実施例
に係わる電界効果トランジスタについて説明する。図１
の電界効果トランジスタ１０は、銅片にニッケルと金の
メッキを順次施した厚さ約０．６ｍｍの放熱体即ち放熱
板１１と、ポリイミド樹脂板から成り可撓性を有する厚
さ約０．１ｍｍの絶縁部材１２と、半導体素子としての
電界効果トランジスタチップ１３とを有する。
に係わる電界効果トランジスタについて説明する。図１
の電界効果トランジスタ１０は、銅片にニッケルと金の
メッキを順次施した厚さ約０．６ｍｍの放熱体即ち放熱
板１１と、ポリイミド樹脂板から成り可撓性を有する厚
さ約０．１ｍｍの絶縁部材１２と、半導体素子としての
電界効果トランジスタチップ１３とを有する。
【０００８】放熱板１１は一方の主面に突起状の台座部
１１ａを有しており、電界効果トランジスタチップ１３
はこの台座部１１ａに半田１４によって固着されてい
る。なお、台座部１１ａの一方の側に形成された突起部
１１ｂはチップ１３の位置決め部として機能する。本実
施例の放熱板１１の平面形状は略正方形となっている
が、円形等にしてもよい。
１１ａを有しており、電界効果トランジスタチップ１３
はこの台座部１１ａに半田１４によって固着されてい
る。なお、台座部１１ａの一方の側に形成された突起部
１１ｂはチップ１３の位置決め部として機能する。本実
施例の放熱板１１の平面形状は略正方形となっている
が、円形等にしてもよい。
【０００９】絶縁部材１２は多数装置分の絶縁部材を製
作できる大面積のポリイミド樹脂板を打ち抜き加工して
形成されたものであり、図２及び３に示すように環状
（枠状）の第１の部分１２ａとこの第１の部分１２ａの
両側に帯状に張り出した第２及び第３の部分１２ｂ、１
２ｃとを備えている。外部リードとして機能する第２及
び第３の部分１２ｂ、１２ｃは略四角形の第１の部分１
２ａよりも幅狭の帯状部分であるが、第１の部分１２ａ
との境界領域の強度を高めるために境界領域が先端より
も幅広に形成されている。
作できる大面積のポリイミド樹脂板を打ち抜き加工して
形成されたものであり、図２及び３に示すように環状
（枠状）の第１の部分１２ａとこの第１の部分１２ａの
両側に帯状に張り出した第２及び第３の部分１２ｂ、１
２ｃとを備えている。外部リードとして機能する第２及
び第３の部分１２ｂ、１２ｃは略四角形の第１の部分１
２ａよりも幅狭の帯状部分であるが、第１の部分１２ａ
との境界領域の強度を高めるために境界領域が先端より
も幅広に形成されている。
【００１０】本体部又はチップ収容部又は素子保護部又
は環状部分と呼ぶことができる第１の部分１２ａはこの
一方の主面（上面）から他方の主面（下面）に貫通して
いる四角形のチップ収容孔１８を有する。第１の部分１
２ａの上面には一対のソース接続用導体膜１５ａ、１５
ｂが配設され、また下面にもソース接続用導体膜１５ｃ
が配設され、これ等が第１の部分１２ａの一対の側面に
それぞれ形成された半円状溝１２ｄにおける導体膜によ
って接続されている。
は環状部分と呼ぶことができる第１の部分１２ａはこの
一方の主面（上面）から他方の主面（下面）に貫通して
いる四角形のチップ収容孔１８を有する。第１の部分１
２ａの上面には一対のソース接続用導体膜１５ａ、１５
ｂが配設され、また下面にもソース接続用導体膜１５ｃ
が配設され、これ等が第１の部分１２ａの一対の側面に
それぞれ形成された半円状溝１２ｄにおける導体膜によ
って接続されている。
【００１１】第１の部分１２ａから帯状に延びている第
２及び第３の部分１２ｂ、１２ｃは少なくともこの主面
に対して垂直な方向に可撓性を有し、弾性変形可能であ
る。この弾性変形量は第２及び第３の部分１２ｂ、１２
ｃの先端部がこの第２及び第３の部分１２ｂ、１２ｃの
長さの２％以上（好ましくは５％以上）垂直方向に変位
できる量であることが望ましい。各図において第１の部
分１２ａの左側と第２の部分１２ｂの上面にドレイン接
続用導体膜１６ａが帯状に配設され、左側の第２の部分
１２ｂの下面にも図１及び図３に示すようにドレイン接
続用導体膜１６ｂが配設され、これ等が第２の部分１２
ｂの先端の側面の溝１２ｅの導体膜１６ｃによって相互
に接続されている。同様に第１の部分１２ａの右側と第
３の部分１２ｃの上面にゲート接続用導体膜１７ａが帯
状に配設され、右側の第３の部分１２ｃの下面にもゲー
ト接続用導体膜１７ｂが配設され、これ等が第３の部分
１２ｃの先端の側面の溝１２ｆの導体膜１７ｃによって
相互に接続されている。各導体膜１５ａ、１５ｂ、１５
ｃ、１６ａ、１６ｂ、１６ｃ、１７ａ、１７ｂ、１７ｃ
は絶縁部材１２上の銅箔を所定パターンにエッチングす
ることによって形成された下地層の上に銅メッキ層とニ
ッケルメッキ層と金メッキ層とを順次に形成したもので
ある。なお、この各導体層を銅箔を使用しないで金属メ
ッキ層又は金属蒸着層で形成することもできる。また、
溝１２ｄ、１２ｅ、１２ｆの導体膜を絶縁部材１２の上
面及び下面の導体膜と別に形成してもよい。
２及び第３の部分１２ｂ、１２ｃは少なくともこの主面
に対して垂直な方向に可撓性を有し、弾性変形可能であ
る。この弾性変形量は第２及び第３の部分１２ｂ、１２
ｃの先端部がこの第２及び第３の部分１２ｂ、１２ｃの
長さの２％以上（好ましくは５％以上）垂直方向に変位
できる量であることが望ましい。各図において第１の部
分１２ａの左側と第２の部分１２ｂの上面にドレイン接
続用導体膜１６ａが帯状に配設され、左側の第２の部分
１２ｂの下面にも図１及び図３に示すようにドレイン接
続用導体膜１６ｂが配設され、これ等が第２の部分１２
ｂの先端の側面の溝１２ｅの導体膜１６ｃによって相互
に接続されている。同様に第１の部分１２ａの右側と第
３の部分１２ｃの上面にゲート接続用導体膜１７ａが帯
状に配設され、右側の第３の部分１２ｃの下面にもゲー
ト接続用導体膜１７ｂが配設され、これ等が第３の部分
１２ｃの先端の側面の溝１２ｆの導体膜１７ｃによって
相互に接続されている。各導体膜１５ａ、１５ｂ、１５
ｃ、１６ａ、１６ｂ、１６ｃ、１７ａ、１７ｂ、１７ｃ
は絶縁部材１２上の銅箔を所定パターンにエッチングす
ることによって形成された下地層の上に銅メッキ層とニ
ッケルメッキ層と金メッキ層とを順次に形成したもので
ある。なお、この各導体層を銅箔を使用しないで金属メ
ッキ層又は金属蒸着層で形成することもできる。また、
溝１２ｄ、１２ｅ、１２ｆの導体膜を絶縁部材１２の上
面及び下面の導体膜と別に形成してもよい。
【００１２】合成樹脂から成る絶縁部材１２に導体膜１
５ａ、１５ｂ、１５ｃ、１６ａ、１６ｂ、１６ｃ、１７
ａ、１７ｂ、１７ｃを設けることによって構成された素
子保護及び外部接続体１９は放熱体としての放熱板１１
の上面に固着されている。即ち、絶縁部材１２の孔１８
の中にチップ１３が収容されるように素子保護及び外部
接続体１９が配置され、第１の部分１２ａの下面のソー
ス接続用導体膜１５ｃが半田２０によって、金属放熱板
１１に固着されている。電界効果トランジスタチップ１
３は周知のように上面にドレイン電極、ゲート電極及び
ソース電極を有し、ドレイン電極は内部接続体としての
リード細線２１によって上面のドレイン接続用導体膜１
６ａに接続され、ゲート電極はリード細線２２によって
上面のゲート接続用導体膜１７ａに接続され、ソース電
極は２本のリード細線２３、２４によって上面のソース
接続用導体膜１５ａ、１５ｂに接続されている。
５ａ、１５ｂ、１５ｃ、１６ａ、１６ｂ、１６ｃ、１７
ａ、１７ｂ、１７ｃを設けることによって構成された素
子保護及び外部接続体１９は放熱体としての放熱板１１
の上面に固着されている。即ち、絶縁部材１２の孔１８
の中にチップ１３が収容されるように素子保護及び外部
接続体１９が配置され、第１の部分１２ａの下面のソー
ス接続用導体膜１５ｃが半田２０によって、金属放熱板
１１に固着されている。電界効果トランジスタチップ１
３は周知のように上面にドレイン電極、ゲート電極及び
ソース電極を有し、ドレイン電極は内部接続体としての
リード細線２１によって上面のドレイン接続用導体膜１
６ａに接続され、ゲート電極はリード細線２２によって
上面のゲート接続用導体膜１７ａに接続され、ソース電
極は２本のリード細線２３、２４によって上面のソース
接続用導体膜１５ａ、１５ｂに接続されている。
【００１３】保護樹脂２５は図１に示すようにチップ１
３を被覆するようにチップ収容孔１８に充填され且つリ
ード細線２１〜２４を被覆するように第１の部分１２ａ
の上に配設されている。この保護樹脂２５は周知のポッ
ティング法又はトランスファモールド法で形成される。
３を被覆するようにチップ収容孔１８に充填され且つリ
ード細線２１〜２４を被覆するように第１の部分１２ａ
の上に配設されている。この保護樹脂２５は周知のポッ
ティング法又はトランスファモールド法で形成される。
【００１４】電界効果トランジスタ１０は例えば図４に
示すように使用される。即ち、外部放熱体２６に開口２
７を有する回路基板２８が半田２９で固着されたものを
用意し、回路基板２８の開口２７に電界効果トランジス
タ１０の放熱板１１を挿入し、この底面を半田によって
外部放熱体２６に固着する。また絶縁部材１２のリード
として機能する第２の部分１２ｂのドレイン接続用導体
膜１６ｂ、１６ｃを回路基板２８の上面の第１の配線導
体３１に半田３２で固着し、同様に第３の部分１２ｃの
ゲート接続用導体膜１７ｂ、１７ｃを回路基板２８の上
面の第２の配線導体３３に半田３４で固着する。この
時、リードとして機能する第２及び第３の部分１２ｂ、
１２ｃは可撓性を有するので、従来の金属リードと同様
に回路基板２８の配線導体３１、３３との高さの差を吸
収するように弾性変形して良好に半田接続される。ま
た、半田３２、３４が第２及び第３の部分１２ｂ、１２
ｃの先端の溝１２ｅ、１２ｆに挿入されて強固な結合が
達成される。
示すように使用される。即ち、外部放熱体２６に開口２
７を有する回路基板２８が半田２９で固着されたものを
用意し、回路基板２８の開口２７に電界効果トランジス
タ１０の放熱板１１を挿入し、この底面を半田によって
外部放熱体２６に固着する。また絶縁部材１２のリード
として機能する第２の部分１２ｂのドレイン接続用導体
膜１６ｂ、１６ｃを回路基板２８の上面の第１の配線導
体３１に半田３２で固着し、同様に第３の部分１２ｃの
ゲート接続用導体膜１７ｂ、１７ｃを回路基板２８の上
面の第２の配線導体３３に半田３４で固着する。この
時、リードとして機能する第２及び第３の部分１２ｂ、
１２ｃは可撓性を有するので、従来の金属リードと同様
に回路基板２８の配線導体３１、３３との高さの差を吸
収するように弾性変形して良好に半田接続される。ま
た、半田３２、３４が第２及び第３の部分１２ｂ、１２
ｃの先端の溝１２ｅ、１２ｆに挿入されて強固な結合が
達成される。
【００１５】また、本実施例ではポリイミド樹脂板の打
ち抜き加工で絶縁部材１２を量産することができ、且つ
独立した金属リード片が不要になるので、図５に示す従
来のセラミック製の絶縁体枠３と外部リード４を使用す
るものに比べて大幅なコストの低減が可能になる。
ち抜き加工で絶縁部材１２を量産することができ、且つ
独立した金属リード片が不要になるので、図５に示す従
来のセラミック製の絶縁体枠３と外部リード４を使用す
るものに比べて大幅なコストの低減が可能になる。
【００１６】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 溝１２ｄ、１２ｅ、１２ｆの代りに貫通孔を設
け、ここに導体を充填して上下の導体層を接続すること
ができる。 （２） 第２及び第３の部分１２ｂ、１２ｃの可撓性を
この長さの増大を伴わないで得るために、図６に示すよ
うに第１の部分１２ａと第２及び第３の部分１２ｂ、１
２ｃとの境界領域のみを幅狭にし、これ等の先端を幅広
にし、幅広の先端部で電気的接続を確実に達成してもよ
い。 （３） 図７に示すように、第１の部分１２ａを第２及
び第３の部分１２ｂ、１２ｃよりも厚く形成し、第２及
び第３の部分１２ｂ、１２ｃの可撓性を高めてもよい。 （４） 電界効果トランジスタ以外のバイポ−ラトラン
ジスタ、ダイオ−ド等の半導体素子にも適用可能であ
る。また、１６ａをゲ−ト接続用導体膜、１７ａをドレ
イン接続用導体膜とすることができる。
く、例えば次の変形が可能なものである。 （１） 溝１２ｄ、１２ｅ、１２ｆの代りに貫通孔を設
け、ここに導体を充填して上下の導体層を接続すること
ができる。 （２） 第２及び第３の部分１２ｂ、１２ｃの可撓性を
この長さの増大を伴わないで得るために、図６に示すよ
うに第１の部分１２ａと第２及び第３の部分１２ｂ、１
２ｃとの境界領域のみを幅狭にし、これ等の先端を幅広
にし、幅広の先端部で電気的接続を確実に達成してもよ
い。 （３） 図７に示すように、第１の部分１２ａを第２及
び第３の部分１２ｂ、１２ｃよりも厚く形成し、第２及
び第３の部分１２ｂ、１２ｃの可撓性を高めてもよい。 （４） 電界効果トランジスタ以外のバイポ−ラトラン
ジスタ、ダイオ−ド等の半導体素子にも適用可能であ
る。また、１６ａをゲ−ト接続用導体膜、１７ａをドレ
イン接続用導体膜とすることができる。
【図１】本発明の実施例の電界効果トランジスタを図２
のＡ−Ａ線を拡大して示す断面図である。
のＡ−Ａ線を拡大して示す断面図である。
【図２】図１の電界効果トランジスタの平面図である。
【図３】図２の素子保護及び外部接続体の底面図であ
る。
る。
【図４】図１の電界効果トランジスタを回路基板に取り
付けた状態を示す断面図である。
付けた状態を示す断面図である。
【図５】従来の電界効果トランジスタの断面図である。
【図６】変形例の素子保護及び外部接続体の平面図であ
る。
る。
【図７】別の変形例の素子保護及び外部接続体の断面図
である。
である。
１１ 放熱板 １２ 絶縁部材 １３ チップ １６ａ、１６ｂ、１６ｃ、１７ａ、１７ｂ、１７ｃ 導
体膜
体膜
Claims (4)
- 【請求項１】 半導体素子と放熱体と外部接続体と内部
接続体とから成り、 前記半導体素子は前記放熱体の一方の主面に固着され、 前記外部接続体は絶縁部材とこの表面に形成された導体
膜とから成り、 前記絶縁部材は前記放熱体の一方の主面に直接又は導体
膜を介して固着された第１の部分と前記放熱体の一方の
主面の延長方向に前記放熱体の一方の主面から張り出し
た第２の部分とを有し、 前記絶縁部材の前記第１の部分の主面の少なくとも一部
及び前記第２の部分の主面の少なくとも一部に導体膜が
設けられ、 前記第１の部分の導体膜と前記第２の部分の導体膜とは
互いに接続され、 前記半導体素子と前記第１の部分の前記導体膜とが前記
内部接続体によって電気的に接続され、 前記絶縁部材の前記第２の部分が可撓性を有しているこ
とを特徴とする半導体装置。 - 【請求項２】 半導体素子と放熱体と素子保護及び外部
接続体と内部接続体とから成り、 前記半導体素子は前記放熱体の一方の主面に固着され、 前記素子保護及び外部接続体は絶縁部材とこの表面に形
成された導体膜とから成り、 前記絶縁部材は前記半導体素子を囲むように環状に形成
され且つ前記放熱体の一方の主面に直接又は導体膜を介
して固着された環状部分と前記放熱体の一方の主面の延
長方向に前記放熱体の一方の主面から張り出したリード
部分とを有し、 前記絶縁部材の前記環状部分の主面の少なくとも一部及
び前記リード部分の両主面及び側面の少なくとも一部に
導体膜が設けられ、 前記環状部分の導体膜と前記リード部分の導体膜とが接
続され、 前記半導体素子と前記環状部分の前記導体膜とが前記内
部接続体によって電気的に接続されていることを特徴と
する半導体装置。 - 【請求項３】 前記リード部分は前記環状部分よりも幅
狭に形成された帯状部分であり、且つその主面に対して
垂直な方向に可撓性を有するように形成されていること
を特徴とする請求項２記載の半導体装置。 - 【請求項４】 更に、前記半導体素子を被覆する保護樹
脂が前記環状部分の内側に充填されていることを特徴と
する請求項３又は４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342886A JP2913500B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342886A JP2913500B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169874A true JPH07169874A (ja) | 1995-07-04 |
| JP2913500B2 JP2913500B2 (ja) | 1999-06-28 |
Family
ID=18357277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5342886A Expired - Fee Related JP2913500B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2913500B2 (ja) |
-
1993
- 1993-12-14 JP JP5342886A patent/JP2913500B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2913500B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| KR960004562B1 (ko) | 반도체 장치 패키지 | |
| US10720373B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
| KR100229858B1 (ko) | 반도체 장치 | |
| US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
| US5309322A (en) | Leadframe strip for semiconductor packages and method | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JP4570092B2 (ja) | 半導体モジュール | |
| JP2020506551A (ja) | パワー半導体モジュール | |
| JP6065839B2 (ja) | 半導体装置及びその製造方法 | |
| US20170194296A1 (en) | Semiconductor module | |
| KR100287243B1 (ko) | Loc구조를갖는반도체장치및그제조방법 | |
| KR20160057152A (ko) | 반도체 패키지 | |
| US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
| US9373566B2 (en) | High power electronic component with multiple leadframes | |
| TW202005004A (zh) | 半導體模組 | |
| US3560808A (en) | Plastic encapsulated semiconductor assemblies | |
| KR101626534B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH07169874A (ja) | 半導体装置 | |
| US20060226531A1 (en) | Power semiconductor module | |
| JP3036256B2 (ja) | 半導体装置 | |
| JPH06302734A (ja) | 電力用半導体モジュール | |
| KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
| JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
| KR101463074B1 (ko) | 리드리스 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |