JPH07168555A - Special effect circuit - Google Patents

Special effect circuit

Info

Publication number
JPH07168555A
JPH07168555A JP5316356A JP31635693A JPH07168555A JP H07168555 A JPH07168555 A JP H07168555A JP 5316356 A JP5316356 A JP 5316356A JP 31635693 A JP31635693 A JP 31635693A JP H07168555 A JPH07168555 A JP H07168555A
Authority
JP
Japan
Prior art keywords
image data
data
memory
line
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5316356A
Other languages
Japanese (ja)
Inventor
Nobuhiro Kikuchi
展弘 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5316356A priority Critical patent/JPH07168555A/en
Publication of JPH07168555A publication Critical patent/JPH07168555A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a special effect circuit by which the deterioration of image quality is not generated in a non-interlaced output and a screen effect is realized an interlace system compatibly with a non-interlace system with respect to the screen effect at the time of displaying image data on a monitor, etc. CONSTITUTION:This circuit has frame momories 1, 2 constituted of odd number memories 3, 5 and even number memories 4, 6 and a double speed conversion part 12 in the screen effect using image data whose numbers of effective scanning lines are odd numbers, and is constituted so that when a vertical directional rolling is performed by using image data A, B stored in frame memories 1, 2, the scanning line data of the line being L=1 of the image data B or A are stored in even number memories 4 or 6 prior to the rolling.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、モニタ等に画像表示を
する際、画面効果を実現する特殊効果回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a special effect circuit for realizing a screen effect when displaying an image on a monitor or the like.

【0002】[0002]

【従来の技術】従来例のインタレース特殊効果回路は図
11に示すようなものがあった。図11において、5
1、52はフレームメモリ、53はアドレス制御部、5
4はフレームメモリ51、52出力の一方の走査線デー
タを選択可能な論理回路である。以下、この従来例につ
いて、例えばフレームメモリ51、52に画像データ
A、Bが記憶されている場合、まず画像データAを出力
する際の動作について説明する。
2. Description of the Related Art A conventional interlace special effect circuit is shown in FIG. In FIG. 11, 5
1, 52 are frame memories, 53 is an address controller, 5
Reference numeral 4 is a logic circuit capable of selecting one scanning line data output from the frame memories 51 and 52. Hereinafter, in this conventional example, when the image data A and B are stored in the frame memories 51 and 52, for example, the operation when the image data A is first output will be described.

【0003】まず、フレームメモリ51、52は、それ
ぞれインタレースの奇数フィールドと偶数フィールドに
おいて、奇数フィールドでは画像データA、Bの奇数走
査線データAO、BOを出力し、偶数フィールドでは画
像データA、Bの偶数走査線データAE、BEを出力す
る。論理回路54は、フレームメモリ51出力の走査線
データAO、AEを選択し、1フィールドごとに奇数走
査線データAOと偶数走査線データAEを交互に出力す
る。よって論理回路54の出力をモニター等に送れば、
インタレースで画像データAを表示できる。
First, the frame memories 51 and 52 output the odd scan line data AO and BO of the image data A and B in the odd field and the even field of the interlace respectively, and the image data A and B in the even field. The even scan line data AE and BE of B are output. The logic circuit 54 selects the scanning line data AO and AE output from the frame memory 51, and alternately outputs the odd scanning line data AO and the even scanning line data AE for each field. Therefore, if the output of the logic circuit 54 is sent to a monitor,
The image data A can be displayed by interlacing.

【0004】次に画面効果を実現する際の動作について
説明する。例えばワイプ効果であれば、フレームメモリ
51、52の動作は上記画像データAを表示する際と同
様であり、このとき論理回路54での画像データA、B
の選択を、例えばフィールドごとにライン単位または画
素単位でずらしていくことで実現する。
Next, the operation for realizing the screen effect will be described. For example, in the case of the wipe effect, the operations of the frame memories 51 and 52 are the same as when the image data A is displayed, and at this time, the image data A and B in the logic circuit 54 are displayed.
Selection is realized, for example, by shifting line by field or pixel by pixel for each field.

【0005】また、ロール効果であれば、アドレス制御
部53から供給するフレームメモリ51、52のリード
アドレスを、例えばフィールド毎にライン単位や画素単
位でずらしていき、それにあわせて論理回路54で画像
データA、Bの選択を切り替えていくことで実現する。
In the case of the roll effect, the read addresses of the frame memories 51 and 52 supplied from the address control section 53 are shifted, for example, in units of lines or pixels in units of fields, and the logic circuit 54 adjusts the image accordingly. It is realized by switching the selection of data A and B.

【0006】その他の効果についても、上記のように論
理回路54での画像データA、Bの選択や、アドレス制
御部53から供給するフレームメモリ51、52のリー
ドアドレスを、ライン単位や画素単位で切り替えたりず
らしていくことで、さまざまな画面効果を実現すること
ができる。
As to other effects, the selection of the image data A and B in the logic circuit 54 and the read addresses of the frame memories 51 and 52 supplied from the address control unit 53 as described above are performed in line units or pixel units. By switching or shifting, various screen effects can be realized.

【0007】ただしインタレース表示においては、フリ
ッカの問題があり、特に静止画像を表示する際はフリッ
カのないノンインタレース表示への要望が高まってきた
ことから、従来のインタレース特殊効果回路の出力デー
タを、走査変換装置に入力して走査変換を行い、ノンイ
ンタレース表示を実現することも少なくなかった。
However, in interlaced display, there is a problem of flicker, and especially when displaying a still image, there is an increasing demand for non-interlaced display without flicker. It was not uncommon for data to be input to a scan conversion device for scan conversion to realize non-interlaced display.

【0008】[0008]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、ノンインタレース表示をする際、静止画像
を用いた表示でも、ロール等の画面効果中は動画とみな
されるため、走査変換装置によってフィールド内補間が
行われる。このため画面効果中のノンインタレース表示
は、静止時の表示画像と比べ著しく画質が劣化するとい
う問題があった。
However, in the above-mentioned conventional structure, when performing non-interlaced display, even when a still image is displayed, it is regarded as a moving image during the screen effect such as a roll. Inner interpolation is performed. Therefore, the non-interlaced display during the screen effect has a problem that the image quality is significantly deteriorated as compared with the display image at the time of stillness.

【0009】本発明はかかる点に鑑み、画質を劣化させ
ることなくインタレース方式とノンインタレース方式と
を両立させながら、視覚上問題のない画面効果を実現す
る特殊効果回路を提供することを目的とする。
In view of the above points, the present invention has an object to provide a special effect circuit which realizes a screen effect without any visual problem while making the interlace system and the non-interlace system compatible without deteriorating the image quality. And

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、有効走査線数が奇数の画像データを用い
た画面効果において、画像データの奇数走査線であるL
=1、3、5、・・、2m+1のラインの走査線データ
を記憶する奇数メモリと、前記画像データの偶数走査線
であるL=2、4、6、・・、2mのラインの走査線デ
ータを記憶する偶数メモリと、前記奇数メモリと偶数メ
モリとから構成されるフレームメモリn個と、前記n個
のフレームメモリから出力される走査線データのうち1
組の奇数走査線データと偶数走査線データを1ライン交
互に2倍の速度で出力可能な倍速変換部とを有し、第1
のフレームメモリと第2にフレームメモリにそれぞれ記
憶している第1の画像データと第2の画像データを用い
て垂直方向ロールを行う際は、ロールに先立ち、前記第
1の画像データから前記第2の画像データへの上方向ロ
ールであれば、前記第1の画像データを記憶している前
記第1のフレームメモリの偶数メモリに、前記第2の画
像データのL=1のラインの走査線データを記憶させ、
また、前記第1の画像データから前記第2の画像データ
への下方向ロールであれば、前記第2の画像データを記
憶している前記第2のフレームメモリの偶数メモリに、
前記第1の画像データのL=1のラインの走査線データ
を記憶させる。
In order to achieve the above object, the present invention provides a screen effect using image data having an odd number of effective scanning lines, which is an odd scanning line of image data L.
= 1, 3, 5, ..., 2m + 1 lines of scanning line data, and L = 2, 4, 6, ..., 2m lines of scanning lines, which are even scanning lines of the image data. One of the even number memories for storing data, n frame memories composed of the odd number memory and the even number memories, and the scanning line data output from the n number of frame memories
A pair of double speed conversion units capable of alternately outputting one set of odd scan line data and even scan line data at a double speed;
When performing a vertical roll using the first image data and the second image data stored in the frame memory and the second image memory, respectively, prior to the roll, the first image data is replaced with the first image data. If it is an upward roll to the image data of 2, the scanning line of the line L = 1 of the second image data is stored in the even number memory of the first frame memory storing the first image data. Memorize the data,
Further, in the case of the downward roll from the first image data to the second image data, the even number memory of the second frame memory storing the second image data,
The scanning line data of the line L = 1 of the first image data is stored.

【0011】また垂直方向ロールを行う際、ロールに先
立ち、前記第1の画像データを記憶している第1のフレ
ームメモリの偶数メモリに、前記第2の画像データのL
=1のラインの走査線データを記憶させる代わりに、前
記第1の画像データを、あらかじめ前記第2の画像デー
タのL=1のラインの走査線データを加えた、有効走査
線数が2m+2ラインの画像データとして垂直方向ロー
ルに用い、また、前記第2の画像データを記憶している
第2のフレームメモリの偶数メモリに、前記第1の画像
データのL=1のラインの走査線データを記憶させる代
わりに、前記第2の画像データを、あらかじめ前記第1
の画像データのL=1のラインの走査線データを加え
た、有効走査線数が2m+2ラインの画像データとして
垂直方向ロールに用いる。
Further, when performing the vertical roll, prior to the roll, the L of the second image data is stored in the even-numbered memory of the first frame memory storing the first image data.
= 1 line scanning line data is stored instead of the first image data, L = 1 line scanning line data of the second image data is added in advance, the number of effective scanning lines is 2m + 2 lines. Used as a vertical direction roll as the image data of the first image data, and the scanning line data of the line L = 1 of the first image data is stored in the even-numbered memory of the second frame memory storing the second image data. Instead of storing it, the second image data is previously stored in the first image data.
The scanning line data of L = 1 line of the image data of 1 is added to the image data of the effective scanning line of 2 m + 2 lines and used for the vertical roll.

【0012】[0012]

【作用】上記手段において、フレームメモリを奇数メモ
リと偶数メモリとから構成することで、フレームメモリ
から画像データの奇数走査線データと偶数走査線データ
が並列に出力される。
In the above means, the frame memory is composed of the odd number memory and the even number memory, so that the odd number scanning line data and the even number scanning line data of the image data are output from the frame memory in parallel.

【0013】また垂直方向ロールに先立ち、前記第1ま
たは前記第2のフレームメモリの偶数メモリに、前記第
2または前記第1の画像データのL=1のラインの走査
線データを記憶させることで、ロール中、奇数メモリか
ら前記第1または第2の画像データの最下位走査線のL
=2m+1のラインの走査線データを出力するのと並列
に、偶数メモリから前記第2または前記第1の画像デー
タのL=1のラインの走査線データが出力可能となる。
By storing the scanning line data of the line L = 1 of the second or first image data in the even memory of the first or second frame memory prior to the vertical roll. , During the roll, from the odd memory to L of the least significant scan line of the first or second image data.
The scanning line data of L = 1 line of the second or first image data can be output in parallel from the scanning line data of = 2m + 1 line.

【0014】よって画面効果中でも、フィールドごとに
表示に必要な2m+1ラインの走査線データが倍速変換
部に全て入力されるので、画質の劣化のないノンインタ
レース出力が可能となる。
Therefore, even during the screen effect, since the scanning line data of 2m + 1 lines required for display for each field are all input to the double speed conversion unit, non-interlaced output without deterioration of image quality becomes possible.

【0015】また、有効走査線数が2m+2ラインの画
像データを垂直方向ロールに用いることで、ロールに先
立ち、前記第1または前記第2のフレームメモリの偶数
メモリに、前記第2または前記第1の画像データのL=
1のラインの走査線データを記憶させる動作が不要とな
り、ロール効果の制御を簡単化することができる。
Further, by using the image data having an effective scanning line number of 2 m + 2 lines for the vertical roll, the even or second memory of the first or second frame memory is stored in the even memory of the first or second frame memory prior to the roll. L of the image data of
The operation of storing the scanning line data of one line is unnecessary, and the control of the roll effect can be simplified.

【0016】[0016]

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に述べる。まず本実施例でいう画像データA
からBへの上方向ロールとは、まず、画像データAが画
面に表示中であり、次にロール開始とともに画像データ
Aが画面の上に移動していき、それにあわせて画像デー
タBが画面の下から移動してくる効果をいう。画像デー
タAからBへの上方向ロールの様子を図10に示す。ま
た、画像データAからBへの下方向ロールとは、上方向
ロールとは逆に、表示中の画像データAがロール開始と
ともに画面の下に移動していき、それにあわせて画像デ
ータBが上から移動してくる効果である。
Embodiments of the present invention will be described below in detail with reference to the drawings. First, the image data A referred to in this embodiment.
The upward roll from B to B means that the image data A is being displayed on the screen first, and then the image data A moves to the top of the screen when the roll starts, and the image data B is displayed on the screen accordingly. The effect of moving from below. The state of the upward roll from the image data A to B is shown in FIG. In contrast to the downward roll of the image data A to B, the image data A being displayed moves to the bottom of the screen when the roll starts, and the image data B rises accordingly. It is the effect of moving from.

【0017】図1は本発明の第1の実施例の特殊効果回
路のブロック図である。図1において、1、2はフレー
ムメモリ、3、4はフレームメモリ1を構成する奇数メ
モリと偶数メモリ、5、6はフレームメモリ2を構成す
る奇数メモリと偶数メモリ、7はフレームメモリ1、2
にアドレスを供給するアドレス制御部、8、9はセレク
タ、10はセレクタ8、9出力の一方を選択可能な論理
回路、11はフレームメモリ1、2出力の奇数走査線デ
ータと偶数走査線データから1組の奇数走査線データと
偶数走査線データを選択可能な論理回路、12は倍速変
換部、13、14、15、16、17、18、19はバ
ス線である。
FIG. 1 is a block diagram of a special effect circuit according to the first embodiment of the present invention. In FIG. 1, 1 and 2 are frame memories, 3 and 4 are odd-numbered memories and even-numbered memories constituting the frame memory 1, 5 and 6 are odd-numbered memories and even-numbered memories constituting the frame memory 2, and 7 is frame memories 1 and 2.
An address control unit for supplying an address to the selector, 8 and 9 are selectors, 10 is a logic circuit capable of selecting one of the outputs of the selectors 8 and 9, and 11 is an odd scan line data and an even scan line data of the frame memory 1 and 2 outputs. A set of logic circuits capable of selecting odd scan line data and even scan line data, 12 is a double speed converter, and 13, 14, 15, 16, 17, 18, and 19 are bus lines.

【0018】以上のように構成された本実施例の動作に
ついて説明すると、まず、図1に示す構成の特殊効果回
路において、例えば有効走査線数が1035ラインの画
像データA、Bをそれぞれフレームメモリ1、2に記憶
するときは、バス線13から画像データを入力し、画像
データA、Bの奇数走査線であるL=1、3、5、・・
・、1035のラインの奇数走査線データAO、BO
は、それぞれ奇数メモリ3、5に記憶させ、画像データ
A、Bの偶数走査線であるL=2、4、6、・・・、1
034のラインの偶数走査線データAE、BEは偶数メ
モリ4、6に記憶させる。このとき、メモリのアドレス
をライン単位で扱って、メモリの0アドレスから順番に
走査線データを記憶していくと、奇数メモリの0〜51
7アドレス、偶数メモリの0〜516アドレスまでに全
走査線データが記憶でき、メモリアドレスと走査線デー
タとの関係は図4のようになる。
The operation of the present embodiment having the above-described structure will be described. First, in the special effect circuit having the structure shown in FIG. 1, for example, image data A and B each having 1035 effective scanning lines are stored in the frame memory. When data is stored in Nos. 1 and 2, image data is input from the bus line 13 and L = 1, 3, 5, ... Which are odd scanning lines of the image data A and B.
..Odd scanning line data AO and BO of 1035 lines
Are stored in the odd-numbered memories 3 and 5, respectively, and L = 2, 4, 6, ..., 1 which are even scanning lines of the image data A and B.
The even scanning line data AE and BE of the 034 line are stored in the even memories 4 and 6. At this time, if the address of the memory is handled in line units and the scanning line data is stored in order from the 0 address of the memory, 0 to 51 of the odd memory are stored.
All scanning line data can be stored up to 7 addresses and addresses 0 to 516 of the even memory, and the relationship between the memory address and the scanning line data is as shown in FIG.

【0019】図4において、まず画像データAをインタ
レースで表示する場合の動作について説明する。まずア
ドレス制御部7は、毎フィールド、奇数メモリ3、5、
偶数メモリ4、6に0〜517アドレスを順番に供給す
る。そしてそれぞれのメモリからバス線14、16、1
5、17に走査線データAO、BO、AE、BEが並列
に出力される。
Referring to FIG. 4, the operation of displaying the image data A in interlace will be described first. First, the address control unit 7 determines that the odd memory 3, 5,
Addresses 0 to 517 are sequentially supplied to the even memories 4 and 6. And from each memory bus lines 14, 16, 1
The scanning line data AO, BO, AE, and BE are output to 5 and 17 in parallel.

【0020】このときセレクタ8、9は、奇数フィール
ドであれば、バス線14、16の奇数走査線データA
O、BOを選択し、偶数フィールドであれば、バス線1
5、17の偶数走査線データAE、BEを選択して出力
する。論理回路10は、セレクタ8出力の走査線データ
AO、AEを選択し、1フィールドごとに奇数走査線デ
ータAO、偶数走査線データAEを交互に出力する。よ
って論理回路10の出力をモニタ等に送れば、画像デー
タAをインタレースで表示できる。
At this time, if the selectors 8 and 9 are in the odd field, the odd scan line data A of the bus lines 14 and 16 are selected.
If O or BO is selected and if it is an even field, bus line 1
The even scan line data AE and BE of 5 and 17 are selected and output. The logic circuit 10 selects the scanning line data AO and AE output from the selector 8 and alternately outputs the odd scanning line data AO and the even scanning line data AE for each field. Therefore, if the output of the logic circuit 10 is sent to a monitor or the like, the image data A can be displayed in interlace.

【0021】次に画像データAをノンインタレースで表
示する場合の動作について以下に説明する。まず、アド
レス制御部7、奇数メモリ3、5、偶数メモリ4、6の
動作は、インタレースの場合と同一であり、このとき論
理回路11は、バス線14、15、16、17の走査線
データのうち、毎フィールド、バス線14、15の奇数
走査線データAO、偶数走査線データAEを選択してバ
ス線18、19に出力する。
Next, the operation of displaying the image data A in a non-interlaced manner will be described below. First, the operations of the address control unit 7, the odd-numbered memories 3 and 5, and the even-numbered memories 4 and 6 are the same as in the case of interlace. Of the data, the odd scanning line data AO and the even scanning line data AE of the bus lines 14 and 15 are selected for each field and output to the bus lines 18 and 19.

【0022】倍速変換部12は、バス線18、19の走
査線データAO、AEを、バス線18の奇数走査線デー
タAOから順番に1ライン交互に2倍の速度で出力し、
この場合であれば、AOの1のライン、AEの2のライ
ン、AOの3のライン、・・・、AEの1034のライ
ン、AOの1035のラインという順番で出力する。よ
って倍速変換部12の出力をモニタ等に送れば、画像デ
ータAをノンインターレースで表示できる。
The double speed conversion unit 12 outputs the scanning line data AO and AE of the bus lines 18 and 19 alternately from the odd scanning line data AO of the bus line 18 one line at a time at a double speed.
In this case, the AO 1 line, the AE 2 line, the AO 3 line, ..., The AE 1034 line, and the AO 1035 line are output in this order. Therefore, if the output of the double speed conversion unit 12 is sent to a monitor or the like, the image data A can be displayed in a non-interlaced manner.

【0023】次に垂直方向ロールの、まず画像データA
からBへの上方向ロールをインタレースで実現する場合
の動作について説明する。まず、ロールに先立ち、画像
データAを記憶しているフレームメモリ1の偶数メモリ
4に、画像データBのL=1のラインの走査線データを
記憶させる。この際バス線13で外部から上記走査線デ
ータを記憶させるか、フレームメモリ2から上記走査線
データを読みだして、バス線16からバス線13へデー
タを送り記憶させる。このとき記憶させる偶数メモリ4
のアドレスは517にする。
Next, the image data A of the vertical roll
The operation when the upward roll from B to B is realized by interlacing will be described. First, prior to the roll, the scanning line data of the line L = 1 of the image data B is stored in the even memory 4 of the frame memory 1 storing the image data A. At this time, the scanning line data is externally stored by the bus line 13, or the scanning line data is read from the frame memory 2 and the data is sent from the bus line 16 to the bus line 13 for storage. Even memory 4 to be stored at this time
Address is 517.

【0024】記憶後のメモリアドレスと走査線データと
の関係を図5に示す。例えば、1フィールド毎にインタ
レースの4ライン(ノンインタレースでいうと8ライ
ン)ずつ移動するロールで、奇数フィールドからロール
開始とすると、まずアドレス制御部7は、ロール開始と
なる奇数フィールドでは、まず奇数メモリ3、5、偶数
メモリ4、6に共通に4〜517アドレスを与え、次に
奇数メモリ3、5には1〜4アドレス、偶数メモリ4、
6には0〜3アドレスを与える。そして次の偶数フィー
ルドでは、まず奇数メモリ3、5、偶数メモリ4、6に
共通に8〜517アドレスを与え、次に奇数メモリ3、
5には1〜8アドレス、偶数メモリ4、6には0〜7ア
ドレスを与える。
FIG. 5 shows the relationship between the memory address after scanning and the scanning line data. For example, in a roll that moves 4 lines of interlace (8 lines in non-interlace) for each field, if the roll starts from an odd field, the address control unit 7 first First, 4 to 517 addresses are commonly given to the odd-numbered memories 3 and 5 and the even-numbered memories 4 and 6, and then, to the odd-numbered memories 3 and 5, 1 to 4 addresses, the even-numbered memory 4,
6 is given 0 to 3 addresses. Then, in the next even field, 8 to 517 addresses are commonly given to the odd-numbered memories 3 and 5 and the even-numbered memories 4 and 6, and then the odd-numbered memories 3 and 5,
5 to 1 to 8 addresses and even memories 4 and 6 to 0 to 7 addresses.

【0025】そして次の奇数フィールドでは、まず奇数
メモリ3、5、偶数メモリ4、6に共通に12〜517
アドレスを与え、次に奇数メモリ3、5には1〜12ア
ドレス、偶数メモリ4、6には0〜11アドレス与え
る、というように、リードの開始アドレスを順次4アド
レスずつずらしていき、最下位走査線である1035ラ
インを記憶している517アドレスまでは奇数メモリ
3、5、偶数メモリ4、6にともに共通のアドレスを与
え、次のアドレスから奇数メモリ3、5には1アドレス
から、偶数メモリ4、6には0アドレスから順番にアド
レスを与える。
In the next odd field, first, 12 to 517 are commonly used for the odd memories 3 and 5 and the even memories 4 and 6.
The address is given, then the odd-numbered memories 3 and 5 are given 1 to 12 addresses, the even-numbered memories 4 and 6 are given 0 to 11 addresses, and so on. Up to 517 addresses which store 1035 lines which are scanning lines, common addresses are given to the odd-numbered memories 3 and 5 and even-numbered memories 4 and 6, and from the next address to the odd-numbered memories 3 and 5, from 1 address to even number. Addresses are sequentially given to the memories 4 and 6 from 0 address.

【0026】このとき各メモリからバス線14、15、
16、17に出力されるメモリアドレス517前後の走
査線データを図6に示す。
At this time, the bus lines 14, 15,
FIG. 6 shows scanning line data before and after the memory address 517, which is output to 16 and 17.

【0027】次にセレクタ8、9は、奇数フィールドで
は、517アドレスのデータまではバス線14、16の
奇数走査線データAO、BOを選択し、次のアドレスの
データからバス線15、17の偶数走査線データAE、
BEを選択して出力する。また偶数フィールドでは、5
17アドレスのデータまではバス線15、17の偶数走
査線データAE、BEを選択し、次のアドレスのデータ
からバス線14、16の奇数走査線データAO、BOを
選択して出力する。
Next, in the odd field, the selectors 8 and 9 select the odd scanning line data AO and BO of the bus lines 14 and 16 up to the data of the address 517, and select the data of the next address from the bus lines 15 and 17. Even scan line data AE,
Select and output BE. In the even field, 5
Up to the 17th address data, the even scanning line data AE and BE of the bus lines 15 and 17 are selected, and the odd scanning line data AO and BO of the bus lines 14 and 16 are selected and output from the data of the next address.

【0028】論理回路10は、517アドレスのデータ
まではセレクタ8出力の画像データAの走査線データを
選択し、次のアドレスのデータからセレクタ9出力の画
像データBの走査線データを選択して出力する。よって
それぞれのフィールドで、画像データA、Bの切り替え
部分における論理回路10出力の走査線データは図7の
ようになり、画像データAからBへの上方向ロールを視
覚上問題なくインタレースで実現できる。
The logic circuit 10 selects the scanning line data of the image data A output from the selector 8 up to the data of 517 addresses, and selects the scanning line data of the image data B output from the selector 9 from the data of the next address. Output. Therefore, in each field, the scanning line data output from the logic circuit 10 at the switching portion of the image data A and B becomes as shown in FIG. 7, and the upward roll from the image data A to B is realized by interlacing without any visual problem. it can.

【0029】次にノンインタレースで実現する際の動作
について説明する。まずアドレス制御部7と、奇数メモ
リ3、5、偶数メモリ4、6の動作はインタレースの場
合と同一であり、このとき論理回路11は、517アド
レスのデータまではバス線14、15の走査線データA
O、AEを選択し、そして次のアドレスのデータからバ
ス線16、17の走査線データBO、BEを選択してバ
ス線18、19に出力する。
Next, the operation for realizing non-interlace will be described. First, the operations of the address control unit 7, the odd-numbered memories 3 and 5, and the even-numbered memories 4 and 6 are the same as in the case of interlace. Line data A
O and AE are selected, and scanning line data BO and BE of the bus lines 16 and 17 are selected from the data of the next address and output to the bus lines 18 and 19.

【0030】このときの画像データA、Bの切り替え部
分におけるバス線18、19の走査線データの構成は図
8のようになる。倍速変換部12は、ロール中は、図8
に示す走査線データを、517アドレスのデータまで
は、上記画像データAを表示する際と同様にバス線18
の奇数走査線データから1ライン交互に、・・、AOの
1033のライン、AEの1034のライン、AOの1
035のライン、BOの1のラインという順番で出力す
るが、次のアドレスのデータからは出力順序を入れ換え
て、バス線19の偶数走査線データから、BEの2のラ
イン、BOの3のライン、BEの4のライン、・・とい
う順番で出力する。
The configuration of the scanning line data of the bus lines 18 and 19 in the switching portion of the image data A and B at this time is as shown in FIG. During the roll, the double speed conversion unit 12 is shown in FIG.
Up to the data of address 517, the scanning line data shown in FIG.
Alternate one line from the odd scan line data of ..., AO 1033 lines, AE 1034 lines, AO 1
The output is made in the order of the line 035 and the BO 1 line, but the output order is changed from the data of the next address, and the even scan line data of the bus line 19 is changed to the BE 2 line and the BO 3 line. , BE 4 lines, and so on.

【0031】よって毎フィールド、画像データA、Bの
切り替え部分における倍速変換部12出力の走査線デー
タは図9のようになり、画像データAからBへの上方向
ロールを視覚上問題なくノンインタレースで実現でき
る。
Therefore, the scanning line data output from the double speed conversion unit 12 at the switching portion of the image data A and B for each field is as shown in FIG. 9, and the upward roll from the image data A to B is non-interactive with no visual problem. Can be realized in the race.

【0032】また画像データAからBへの下方向ロール
であれば、まずロールに先立ち、画像データBを記憶し
ているフレームメモリ2の偶数メモリ6に、画像データ
AのL=1のラインの走査線データを記憶させる。この
際バス線13を使って外部から上記走査線データを記憶
させるか、フレームメモリ1から上記走査線データを読
みだし、バス線14からバス線13へデータを送って記
憶させる。
Further, in the case of the downward roll from the image data A to B, first, prior to the roll, the even number memory 6 of the frame memory 2 storing the image data B stores the L = 1 line of the image data A. Store scan line data. At this time, the scanning line data is externally stored using the bus line 13 or the scanning line data is read from the frame memory 1 and the data is sent from the bus line 14 to the bus line 13 to be stored.

【0033】そしてアドレス制御部7からの供給アドレ
スを、上方向ロールとは逆にずらしていき、それにあせ
て、論理回路10、11及びセレクタ8、9をきりかえ
ていけば実現できる。
This can be realized by shifting the address supplied from the address control unit 7 in the opposite direction to the upward roll, and changing the logic circuits 10 and 11 and selectors 8 and 9 accordingly.

【0034】また、垂直方向ロール以外の画面効果につ
いては、論理回路10、11における画像データA、B
の選択や、アドレス制御部7からのリードアドレスを、
画素単位やライン単位でずらしたり切り替えていくこと
で、ワイプ等さまざまな画面効果をインタレース方式と
ノンインタレース方式とで両立して実現できる。
For screen effects other than the vertical roll, the image data A and B in the logic circuits 10 and 11 are used.
And the read address from the address control unit 7,
By shifting or switching in pixel units or line units, various screen effects such as wipe can be realized in both the interlaced system and the non-interlaced system.

【0035】以上のように第1の実施例によれば、画面
効果中でも、ノンインタレース出力は、毎フィールド表
示に必要な1035ラインの走査線データを用いて出力
されるため画質の劣化がなく、インタレース方式とノン
インタレース方式とで両立して視覚上問題のない画面効
果を実現できる。
As described above, according to the first embodiment, even during the screen effect, the non-interlaced output is output using the scanning line data of 1035 lines necessary for each field display, so that the image quality is not deteriorated. , The interlace method and the non-interlace method are compatible with each other, and a screen effect without any visual problem can be realized.

【0036】次に、本発明の第2の実施例について、図
面を参照しながら説明する。図2は本発明の第2の実施
例の特殊効果回路のブロック図で、図1に示す実施例と
同一部には同一番号を付している。図2において、20
は論理回路11出力の奇数走査線データと偶数走査線デ
ータの一方を選択可能なセレクタである。
Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a block diagram of a special effect circuit according to the second embodiment of the present invention. The same parts as those of the embodiment shown in FIG. In FIG. 2, 20
Is a selector that can select one of the odd scan line data and the even scan line data output from the logic circuit 11.

【0037】図2の構成において、セレクタ20に第1
の実施例のセレクタ8、9と同様の制御を行えば、セレ
クタ20から第1の実施例の論理回路10と同様のイン
タレース出力ができ、上記第1の実施例と同様の効果が
得られる。
In the configuration of FIG. 2, the selector 20 has the first
By performing the same control as the selectors 8 and 9 of the first embodiment, the selector 20 can perform the interlaced output similar to that of the logic circuit 10 of the first embodiment, and the same effect as that of the first embodiment can be obtained. .

【0038】次に、本発明の第3の実施例について、図
面を参照しながら説明する。図3は本発明の第3の実施
例の垂直方向ロールに用いる画像データ構成図である。
図3において、走査線1〜1035の走査線データは画
像データAのL=1〜1035のラインの走査線データ
であり、走査線1036の走査線データは画像データB
のL=1のラインの走査線データである。
Next, a third embodiment of the present invention will be described with reference to the drawings. FIG. 3 is an image data configuration diagram used for a vertical roll according to a third embodiment of the present invention.
In FIG. 3, the scanning line data of the scanning lines 1 to 1035 is the scanning line data of the line L = 1 to 1035 of the image data A, and the scanning line data of the scanning line 1036 is the image data B.
Is scanning line data of the line L = 1.

【0039】上記第1の実施例や第2の実施例の特殊効
果回路の構成において画面効果を行う際に、画面効果が
プログラムされている場合等、あらかじめ垂直方向ロー
ルに用いる画像データがわかっている場合がある。
When the screen effect is performed in the configuration of the special effect circuit of the first embodiment or the second embodiment, the image data used for the vertical roll is known in advance when the screen effect is programmed. There is a case.

【0040】例えば、それが画像データAからBへの上
方向ロールであったとすると、この際、あらかじめ画像
データAを、画像データBのL=1のラインの走査線デ
ータを加えた有効走査線数が1036ラインの画像デー
タとして、図3に示す構成で準備しておく。そして画像
データA、Bをフレームメモリ1、2に記憶させるとき
に図5に示すように記憶させる。この際の記憶は、メモ
リのアドレス0から奇数走査線データと偶数走査線デー
タを順番に記憶して行けばよい。そしてロールを行う際
は、上記第1の実施例で説明したように、アドレス制御
部7からアドレスを与え、各メモリから出力された走査
線データに同様の制御を行えば上方向ロールを実現でき
る。
For example, if it is an upward roll from image data A to B, at this time, the effective scanning line obtained by adding the image data A to the scanning line data of the line L = 1 of the image data B in advance. Image data of 1036 lines is prepared in the configuration shown in FIG. When the image data A and B are stored in the frame memories 1 and 2, they are stored as shown in FIG. In this case, the odd scanning line data and the even scanning line data may be sequentially stored from address 0 of the memory. When performing the roll, as described in the first embodiment, an address is given from the address controller 7 and the scan line data output from each memory is subjected to the same control to realize the upward roll. .

【0041】以上のように第3の実施例によれば、垂直
方向ロールの際、ロールに先立ち偶数メモリへの1ライ
ンの書き込み動作が不要となり、ロール効果の制御を簡
単化できる。
As described above, according to the third embodiment, during the vertical roll, the operation of writing one line to the even-numbered memory is not required prior to the roll, and the roll effect control can be simplified.

【0042】[0042]

【発明の効果】以上のように本発明の特殊効果回路は、
フレームメモリを奇数メモリと偶数メモリとに分け、垂
直方向ロールの際は、ロールに先立ち、ロールを行う画
像データの1ライン分の走査線データをあらたに偶数メ
モリに記憶させることにより、画面効果中でも、毎フィ
ールド、表示に必要な走査線数データを用いてノンイン
タレースの出力ができるため画質の劣化はなく、インタ
レース方式とノンインタレース方式とで両立して視覚上
問題のない画面効果を実現することができる。
As described above, the special effect circuit of the present invention is
The frame memory is divided into an odd number memory and an even number memory, and at the time of vertical roll, the scanning line data for one line of the image data to be rolled is newly stored in the even memory before the roll, so that the screen effect can be achieved. , No interlace output is possible by using the number of scanning lines required for display in each field, and there is no deterioration in image quality. Can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における特殊効果回路の
ブロック図
FIG. 1 is a block diagram of a special effect circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施例における特殊効果回路の
ブロック図
FIG. 2 is a block diagram of a special effect circuit according to a second embodiment of the present invention.

【図3】本発明の第3の実施例の画像データ構成図FIG. 3 is an image data configuration diagram of a third embodiment of the present invention.

【図4】本実施例のメモリアドレスと走査線データの関
係図
FIG. 4 is a relational diagram of memory addresses and scanning line data according to the present embodiment

【図5】本実施例の上方向ロール開始直前のメモリアド
レスと走査線データの関係図
FIG. 5 is a relational diagram of memory address and scanning line data immediately before the start of upward roll according to the present embodiment.

【図6】本実施例の上方向ロール中のメモリ出力走査線
データ構成図
FIG. 6 is a memory output scan line data configuration diagram during an upward roll of the present embodiment.

【図7】本実施例の上方向ロール中のインタレース出力
走査線データ構成図
FIG. 7 is a data structure diagram of interlaced output scanning line data during upward roll of the present embodiment.

【図8】本実施例の倍速変換部で倍速変換前の走査線デ
ータ構成図
FIG. 8 is a scanning line data configuration diagram before double speed conversion in the double speed conversion unit of the present embodiment.

【図9】本実施例の垂直方向ロール中のノンインタレー
ス出力走査線データ構成図
FIG. 9 is a data configuration diagram of non-interlaced output scanning lines during vertical roll according to the present embodiment.

【図10】上方向ロール効果を示す図FIG. 10 is a diagram showing an upward roll effect.

【図11】従来例のブロック図FIG. 11 is a block diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1、2 フレームメモリ 3、5 奇数メモリ 4、6 偶数メモリ 7 アドレス制御部 8、9 セレクタ 10、11 論理回路 12 倍速変換部 13、14、15、16、17、18、19 バス線 1, 2 Frame memory 3, 5 Odd memory 4, 6 Even memory 7 Address control unit 8, 9 Selector 10, 11 Logic circuit 12 Double speed conversion unit 13, 14, 15, 16, 17, 18, 19 Bus line

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】有効走査線数が奇数の画像データを用いた
画面効果の内で、画像データの奇数走査線であるL=
1、3、5、・・、2m+1のラインの走査線データを
記憶する奇数メモリと、前記画像データの偶数走査線で
あるL=2、4、6、・・、2mのラインの走査線デー
タを記憶する偶数メモリと、前記奇数メモリと前記偶数
メモリとから構成されるフレームメモリn個と、前記n
個のフレームメモリから出力される走査線データのうち
1組の奇数走査線データと偶数走査線データを1ライン
交互に2倍の速度で出力可能な倍速変換部とを有し、 第1のフレームメモリと第2にフレームメモリにそれぞ
れ記憶している第1の画像データと第2の画像データを
用いて垂直方向ロールを行う際は、ロールに先立ち、前
記第1の画像データから前記第2の画像データへの上方
向ロールであれば、前記第1の画像データを記憶してい
る前記第1のフレームメモリの偶数メモリに、前記第2
の画像データのL=1のラインの走査線データを記憶さ
せ、また、前記第1の画像データから前記第2の画像デ
ータへの下方向ロールであれば、前記第2の画像データ
を記憶している前記第2のフレームメモリの偶数メモリ
に、前記第1の画像データのL=1のラインの走査線デ
ータを記憶させることを特徴とする特殊効果回路。
1. Among the screen effects using image data having an odd number of effective scanning lines, L = which is an odd scanning line of image data.
An odd number memory for storing scanning line data of 1, 3, 5, ..., 2m + 1 lines, and scanning line data of L = 2, 4, 6, ..., 2m lines which are even scanning lines of the image data. An even-numbered memory for storing a frame memory, n frame memories composed of the odd-numbered memory and the even-numbered memory,
The scan frame data output from each of the frame memories has a double speed conversion unit capable of alternately outputting one set of odd scan line data and even scan line data at a double speed; When performing the vertical roll using the first image data and the second image data stored in the memory and the second frame memory, respectively, prior to the roll, the first image data and the second image data are stored. If it is an upward roll to the image data, the second frame is stored in the even-numbered memory of the first frame memory storing the first image data.
Scanning line data of the line L = 1 of the image data is stored, and if the downward roll from the first image data to the second image data is performed, the second image data is stored. The special effect circuit, wherein the scanning line data of the line L = 1 of the first image data is stored in the even-numbered memory of the second frame memory.
【請求項2】垂直方向ロールを行う際、ロールに先立
ち、第1の画像データを記憶している第1のフレームメ
モリの偶数メモリに、前記第2の画像データのL=1の
ラインの走査線データを記憶させる代わりに、前記第1
の画像データを、あらかじめ前記第2の画像データのL
=1のラインの走査線データを加えた、有効走査線数が
2m+2ラインの画像データとして垂直方向ロールに用
い、また、前記第2の画像データを記憶している第2の
フレームメモリの偶数メモリに、前記第1の画像データ
のL=1のラインの走査線データを記憶させる代わり
に、前記第2の画像データを、あらかじめ前記第1の画
像データのL=1のラインの走査線データを加えた、有
効走査線数が2m+2ラインの画像データとして垂直方
向ロールに用いる請求項1記載の特殊効果回路。
2. When performing a vertical roll, prior to the roll, an even number memory of the first frame memory storing the first image data is scanned for the line L = 1 of the second image data. Instead of storing line data, the first
Image data of the second image data L
= 1 line scan line data is used for vertical roll as image data with an effective scan line number of 2m + 2 lines, and an even number memory of the second frame memory that stores the second image data. Instead of storing the scanning line data of the L = 1 line of the first image data, the second image data is previously stored in the scanning line data of the L = 1 line of the first image data. The special effect circuit according to claim 1, wherein the special effect circuit is used as image data having an effective scanning line number of 2 m + 2 lines in a vertical roll.
JP5316356A 1993-12-16 1993-12-16 Special effect circuit Pending JPH07168555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5316356A JPH07168555A (en) 1993-12-16 1993-12-16 Special effect circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5316356A JPH07168555A (en) 1993-12-16 1993-12-16 Special effect circuit

Publications (1)

Publication Number Publication Date
JPH07168555A true JPH07168555A (en) 1995-07-04

Family

ID=18076194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5316356A Pending JPH07168555A (en) 1993-12-16 1993-12-16 Special effect circuit

Country Status (1)

Country Link
JP (1) JPH07168555A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417887B1 (en) 1998-11-13 2002-07-09 Nec Corporation Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417887B1 (en) 1998-11-13 2002-07-09 Nec Corporation Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system

Similar Documents

Publication Publication Date Title
EP0949602B1 (en) Image display device and driver circuit with resolution adjustment
US5663765A (en) Apparatus and method for processing image signals
KR100593493B1 (en) Data retention display device, driving method thereof, and television receiver
US20050248585A1 (en) Image signal processing circuit and image display apparatus
JPH057719B2 (en)
JPH07168555A (en) Special effect circuit
JPH1098692A (en) Image display
US5519413A (en) Method and apparatus for concurrently scanning and filling a memory
JP3262175B2 (en) LCD driving method
JPH096287A (en) Display device driving method
JPH0868984A (en) Liquid crystal driving method
JP2001013926A (en) Control circuit of display device
JP3244362B2 (en) Television receiver
JP2001005435A (en) Control circuit for display device
JPH04349492A (en) Multi-video display system
JP2022063674A (en) Display system
JP3897462B2 (en) Display device drive circuit and drive method thereof
JP2000314869A (en) Active matrix type liquid crystal display device and display method
JPH04286279A (en) Method for decreasing line flicker
JP2001067042A (en) Scan converter for interlace driving panel
JPH07306664A (en) Display control device
JPH1011049A (en) Method and device for overlay display
JPH07281626A (en) Interlace display device
JPH11143442A (en) Image signal processing method and image signal processing device
JP2002091402A (en) Liquid crystal display device and its driving method