JPH07168537A - Scanning format converting device - Google Patents

Scanning format converting device

Info

Publication number
JPH07168537A
JPH07168537A JP31303093A JP31303093A JPH07168537A JP H07168537 A JPH07168537 A JP H07168537A JP 31303093 A JP31303093 A JP 31303093A JP 31303093 A JP31303093 A JP 31303093A JP H07168537 A JPH07168537 A JP H07168537A
Authority
JP
Japan
Prior art keywords
register
value
adder
block
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31303093A
Other languages
Japanese (ja)
Other versions
JP3009088B2 (en
Inventor
Kazuo Tozaki
賀津雄 戸崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP5313030A priority Critical patent/JP3009088B2/en
Publication of JPH07168537A publication Critical patent/JPH07168537A/en
Application granted granted Critical
Publication of JP3009088B2 publication Critical patent/JP3009088B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Television Systems (AREA)

Abstract

PURPOSE:To obtain a scanning format converting device capable of coping with easily even when the number of horizontal and vertical pixels of block pixels are changed by comaring the output of an adder with the whole number of pixels inputted in a first register and by adding a value subtraced with the value of the first register from the value of a second register with an adder. CONSTITUTION:This device is provided with a memory 10 storing temporarily input picture data, a first register 12 storing the whole number of pixels and a second register 14 storing the number of horizontal pixels. Further, the device is provided with third and forth registers 18, 20 storing updated values of read- out addresses and a selection circuit selecting either the third or forth registers 18, 20 by the control of a first counter 16. Moreover, the device is provided with a comparing adder 28 comparing the output of an adder 26 with the value of the first register 12 and performing the addition of a value subtrating the value of the first register 12 from the value of a second register 14 when the output of the adder 26 exceeds the value of the first register 12 and a second counter 30 generating writing addresses.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画像データ走査におけ
るラスタスキャン方式とブロックスキャン方式との画像
データの変換を行うスキャンフォーマット変換装置に係
り、特に、ラスタスキャン方式画像データの1ライン分
の画素数が変更される場合や、ブロックスキャン画像デ
ータのブロックの大きさを表わす水平方向あるいは垂直
方向画素数が変更される場合にも比較的簡単に対応する
ことのできるスキャンフォーマット変換装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scan format conversion apparatus for converting image data between a raster scan system and a block scan system in image data scanning, and more particularly to pixels for one line of raster scan system image data. The present invention relates to a scan format conversion device that can relatively easily cope with a case where the number is changed or a case where the number of pixels in the horizontal direction or the vertical direction indicating the size of a block of block scan image data is changed.

【0002】[0002]

【従来の技術】テレビカメラやスキャナ等で扱われる二
次元画像は、一般的に水平走査を繰返しつつ垂直走査す
るラスタスキャン方式画像データとして扱われる。一
方、近年の画像処理技術では、ハードウエアの大きさや
処理時間等の関係上所定の大きさのブロック単位での画
像処理が行われている。即ち、水平方向画素数Bx 、及
び垂直方向画素数By の大きさのブロック単位での処理
を行うブロックスキャン方式画像データが用いられてい
る。
2. Description of the Related Art A two-dimensional image handled by a television camera, a scanner or the like is generally treated as raster scan type image data in which horizontal scanning is repeated and vertical scanning is performed. On the other hand, in recent image processing techniques, image processing is performed in units of blocks of a predetermined size due to the size of hardware and processing time. That is, block scan system image data is used which performs processing in block units of the horizontal pixel number Bx and the vertical pixel number By.

【0003】図1にラスタスキャン画像データの例を、
図2にブロック水平画素数Bx =M=8、ブロック垂直
走査数By =N=8のブロックスキャン画像データの例
を示す。
An example of raster scan image data is shown in FIG.
FIG. 2 shows an example of block scan image data in which the block horizontal pixel number Bx = M = 8 and the block vertical scanning number By = N = 8.

【0004】従来、ラスタスキャン画像データとブロッ
クスキャン画像データの走査変換として、メモリを用い
る方法が用いられている。即ち、ラスタスキャン画像デ
ータの書き込み動作をメモリに対しシーケンシャルに行
い、ブロックスキャン画像データの読み出しをブロック
スキャンの走査順に行っている。この場合、書き込みア
ドレス生成部、読み出しアドレス生成部はカウンタ等の
ハードウエアにより構成される。
Conventionally, a method using a memory has been used for scan conversion of raster scan image data and block scan image data. That is, the raster scan image data write operation is sequentially performed on the memory, and the block scan image data is read in the block scan scan order. In this case, the write address generation unit and the read address generation unit are configured by hardware such as a counter.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上に述
べたように、従来、読み出しアドレスをハードウエアで
構成する場合、符号化アルゴリズムの変更によりブロッ
クスキャン画像データのフォーマット(図2のMとN)
が変化した場合には、ハードウエアの増加を伴ってしま
うという問題点がある。即ち、従来の構成では、ブロッ
ク水平画素、ブロック垂直画素各々にカウンタを設定し
対処しているが、カウンタを2つ用意し、その各々につ
いて分周値を決定するためハードウエアが増加してしま
うという問題点がある。
However, as described above, when the read address is conventionally configured by hardware, the format of the block scan image data is changed by changing the encoding algorithm (M and N in FIG. 2).
However, there is a problem in that the hardware increases when the value changes. That is, in the conventional configuration, a counter is set for each of the block horizontal pixel and the block vertical pixel to deal with it, but two counters are prepared and the frequency division value is determined for each of them, so the hardware increases. There is a problem.

【0006】本発明は、前記従来の問題点を解決するべ
くなされたもので、ラスタスキャン画像データとブロッ
クスキャン画像データのフォーマット変換に対し、ブロ
ック画素の水平、垂直画素数が変更される場合にも簡単
に対応することのできるスキャンフォーマット変換装置
を提供することを目的とする。
The present invention has been made to solve the above-mentioned conventional problems, and when the number of horizontal and vertical pixels of a block pixel is changed in the format conversion of raster scan image data and block scan image data. It is another object of the present invention to provide a scan format conversion device that can easily handle the above.

【0007】[0007]

【課題を解決するための手段】本発明は、画像データ走
査におけるラスタスキャン方式とブロックスキャン方式
との画像データの変換を行うスキャンフォーマット変換
装置において、入力画像データを一時格納するメモリ
と、全体の画素数を記憶する第1のレジスタと、水平画
素数を記憶する第2のレジスタと、水平画素数をカウン
トする第1のカウンタと、前記メモリに対する読み出し
アドレスの更新値を格納する第3、第4のレジスタと、
前記第1のカウンタの制御により、第3、第4のレジス
タの一方を選択する選択回路と、前記メモリに対する読
み出しアドレスを格納する第5のレジスタと、前記選択
回路の出力と前記第5のレジスタの出力を加算する加算
器と、前記加算器の出力と前記第1のレジスタの値を比
較し、加算器の出力が第1のレジスタの値を超えていれ
ば、第2のレジスタの値から第1のレジスタの値を引い
た値を加える加算器と、前記メモリに対する書き込みア
ドレスを発生する第2のカウンタとを備えたことにより
前記目的を達成したものである。
SUMMARY OF THE INVENTION The present invention is a scan format conversion device for converting image data between a raster scan system and a block scan system in image data scanning, and a memory for temporarily storing input image data and A first register that stores the number of pixels, a second register that stores the number of horizontal pixels, a first counter that counts the number of horizontal pixels, and third and third that store the updated value of the read address for the memory. 4 registers,
A selection circuit that selects one of the third and fourth registers under the control of the first counter, a fifth register that stores a read address for the memory, an output of the selection circuit, and the fifth register. The output of the adder is compared with the value of the first register, and if the output of the adder exceeds the value of the first register, the value of the second register is The object is achieved by providing an adder for adding a value obtained by subtracting the value of the first register and a second counter for generating a write address for the memory.

【0008】[0008]

【作用】図1にラスタスキャン画像データ、図2にブロ
ックスキャン画像データの走査例を示す。
1 shows an example of scanning raster scan image data and FIG. 2 shows an example of scanning block scan image data.

【0009】図2に示すように、1ラインの画素数m
(例えば64)、1ブロックの水平画素数M(例えば
8)、垂直画素数N(例えば8)とする。
As shown in FIG. 2, the number of pixels m in one line is m.
(For example, 64) The number of horizontal pixels in one block is M (for example, 8), and the number of vertical pixels is N (for example, 8).

【0010】ブロックスキャンは、図2に示すように、
次の3つの動作の繰返しによって行われる。即ち、同一
ラインで右へ1つずつ進む第1の動作と、同一ブロック
内で同一ラインの最後に達したら次のラインの先頭へ移
る第2の動作と、同一ブロックの最終ラインの最後のデ
ータに達したら、次のブロックの先頭に移る第3の動作
である。
The block scan, as shown in FIG.
It is performed by repeating the following three operations. That is, the first operation to move to the right one by one on the same line, the second operation to move to the beginning of the next line when the end of the same line is reached in the same block, and the last data of the last line of the same block. Is reached, the third operation is to move to the beginning of the next block.

【0011】本発明によれば、以上の動作は次のように
実現される。
According to the present invention, the above operation is realized as follows.

【0012】まず、入力画像を一時、メモリへ格納して
おき、全体の画素数(m ×N)を第1のレジスタへ、1
ブロックの水平画素数(M)を第2のレジスタへ記憶さ
せる。又、第3のレジスタには、同一ブロックで次のラ
インの先頭へ移すための変化量(m −M+1)を記憶さ
せておく。次に、第4のレジスタの値を加算器によって
加え、1ブロック中の同一ラインで右へ1つずつ進むこ
とにより第1の動作が行われる。
First, the input image is temporarily stored in the memory, and the total number of pixels (m × N) is stored in the first register as 1
The horizontal pixel number (M) of the block is stored in the second register. The third register stores the amount of change (m-M + 1) for moving to the beginning of the next line in the same block. Next, the first operation is performed by adding the value of the fourth register by the adder and advancing to the right one by one on the same line in one block.

【0013】このとき、第1のカウンタで画素数をカウ
ントアップし、1ブロックの1ライン分(M)が終了し
たら、選択回路により第4のレジスタの代わりに第3の
レジスタの値を加算器で加えることにより次のラインへ
移り、第2の動作が行われる。
At this time, the number of pixels is counted up by the first counter, and when one line (M) of one block is completed, the selection circuit adds the value of the third register instead of the fourth register. Then, the line is moved to the next line and the second operation is performed.

【0014】以上の第1及び第2の動作を繰返し、前記
加算器の出力と第1のレジスタに入っている全体の画素
数(m ×N)を比較し、1ブロックの読み出し終了が判
定されたら、第2のレジスタの値から第1のレジスタの
値を引いた値(M−m ×N)を加算器で加えることによ
り、次のブロックの先頭へと移ることができ、第3の動
作が行われる。
The above first and second operations are repeated and the output of the adder is compared with the total number of pixels (m × N) stored in the first register to determine the end of reading of one block. Then, by adding a value (M−m × N) obtained by subtracting the value of the first register from the value of the second register, it is possible to move to the beginning of the next block, and the third operation Is done.

【0015】又、メモリへのアクセスのためのアドレス
は常に第5のレジスタに入るようになっている。又、メ
モリへのラスタスキャン画像データの書き込みアドレス
は第2のカウンタによって生成される。
The address for accessing the memory is always stored in the fifth register. Further, the write address of the raster scan image data to the memory is generated by the second counter.

【0016】以上のように、本発明によれば、従来のよ
うに水平方向、垂直方向という2つのカウンタを必要と
せず、水平方向のカウンタのみで比較的簡単に、ブロッ
クの大きさの変更にも対応することができる。
As described above, according to the present invention, it is not necessary to use two counters for horizontal and vertical directions as in the prior art, and it is relatively easy to change the size of a block using only the horizontal counter. Can also respond.

【0017】[0017]

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0018】図3は、本実施例によるスキャンフォーマ
ット変換装置の概略構成を示すブロック線図である。
FIG. 3 is a block diagram showing the schematic arrangement of the scan format conversion apparatus according to this embodiment.

【0019】図3において、10は、画像を記憶するメ
モリ、12は、全画素数(m ×N)を記憶する第1のレ
ジスタ、14は、ブロック水平画素数(M)を記憶する
第2のレジスタ、16は、ブロック水平画素数をカウン
トする第1のカウンタ、18は、同一ブロックで次のラ
インの先頭にアドレスを移すための変化量を記憶する第
3のレジスタ、20は、同一ラインでアドレスを右へ1
つ進めるための第4のレジスタ、22は、第1のカウン
タ16の値に応じてレジスタ18、20のいずれかを選
択する比較器、24は、ブロックスキャン画像データを
読み出すアドレスを記憶する第5のレジスタ、26は、
比較器22の出力と第5のレジスタ24の値を加える加
算器、28は、加算器26の出力が全画素数を超えてい
ればアドレスを次のブロックの先頭に移すための値(−
m ×N+M)を加算し、超えていなければ、そのままの
値を出力する比較加算器であり、30は、ラスタスキャ
ン画像データの書き込みアドレスを生成する第2のカウ
ンタである。
In FIG. 3, 10 is a memory for storing images, 12 is a first register for storing the total number of pixels (m × N), and 14 is a second register for storing the block horizontal pixel number (M). , 16 is a first counter for counting the number of horizontal pixels in a block, 18 is a third register for storing a change amount for moving an address to the beginning of the next line in the same block, and 20 is a same line. Address to the right 1
A fourth register 22 for moving forward, a comparator 22 for selecting one of the registers 18 and 20 according to the value of the first counter 16, and a fifth register 24 for storing an address for reading the block scan image data. Register of 26,
An adder 28 for adding the output of the comparator 22 and the value of the fifth register 24, a value 28 for moving the address to the beginning of the next block if the output of the adder 26 exceeds the total number of pixels (-
(m × N + M) is added, and if not exceeded, a comparison adder that outputs the value as it is, and 30 is a second counter that generates a write address of raster scan image data.

【0020】ここで、各レジスタ12、14、18、2
0、24は、ブロック水平画素数M、ブロック垂直画素
数N、及び1ラインの画素数m に応じ任意に値を設定す
ることができる。
Here, each of the registers 12, 14, 18, 2
Values 0 and 24 can be arbitrarily set according to the block horizontal pixel number M, the block vertical pixel number N, and the pixel number m of one line.

【0021】以下、図2に示すように、m =64、M=
8、N=8として、1ライン64画素のラスタスキャン
画像データを8×8のブロックスキャン画像フォーマッ
トに変換する場合について述べる。
Hereinafter, as shown in FIG. 2, m = 64 and M =
8 and N = 8, a case will be described in which raster scan image data of 64 pixels per line is converted into an 8 × 8 block scan image format.

【0022】図2において、第1のレジスタ12は、m
×N=64×8=512、第2のレジスタ14は、M=
8、第3のレジスタ18は、m −M+1=64−8+1
=57と設定する。ラスタスキャン画像データは、メモ
リ10内において、第2のカウンタ30の発生するアド
レスにより、シーケンシャルに書き込まれる。
In FIG. 2, the first register 12 has m
× N = 64 × 8 = 512, the second register 14 has M =
8, the third register 18 has m −M + 1 = 64−8 + 1
= 57. The raster scan image data is sequentially written in the memory 10 at the addresses generated by the second counter 30.

【0023】又、メモリ10の読み出しアドレスは、第
5のレジスタ24の出力によって与えられる。以下、該
第5のレジスタ24の更新動作について説明する。
The read address of the memory 10 is given by the output of the fifth register 24. The updating operation of the fifth register 24 will be described below.

【0024】初め第4のレジスタ20及び第5のレジス
タ24の値は0で1ライン目の先頭のアドレスを指して
いる。第1のカウンタ16は、8分周のカウンタであ
り、0から7までカウントを繰返し、その間、読み出し
アドレスは第4のレジスタ20で、1ずつ加算され、0
から7まで増加していく。この第4のレジスタ20によ
る1の加算が、同一ラインでアドレスを右へ1つ進める
という図2の第1の動作2を表わす。そして、カウンタ
16の値が7から0になるとき、比較器22により、第
3のレジスタ18が選択され、そのときのアドレスの値
7に第3のレジスタ18の値57が加算され、7+57
=64で、アドレスは64となり、2ライン目の先頭の
データが指定され、読み出される。この第3のレジスタ
18の値m−M+1(本実施例では57)を加える部分
が、アドレスを次のラインの先頭へ進める第2の動作4
を表わす。
Initially, the values of the fourth register 20 and the fifth register 24 are 0, indicating the start address of the first line. The first counter 16 is a counter with a frequency division of 8, and repeats counting from 0 to 7, during which the read address is incremented by 1 in the fourth register 20 to obtain 0.
It increases from 7 to 7. The addition of 1 by the fourth register 20 represents the first operation 2 in FIG. 2 in which the address is advanced right by 1 on the same line. Then, when the value of the counter 16 changes from 7 to 0, the third register 18 is selected by the comparator 22, and the value 57 of the third register 18 is added to the value 7 of the address at that time to obtain 7 + 57.
= 64, the address becomes 64, and the leading data of the second line is designated and read. The second operation 4 in which the portion for adding the value m-M + 1 (57 in this embodiment) of the third register 18 advances the address to the beginning of the next line
Represents

【0025】同様の動作を繰返し、8ライン目の最後の
データアドレス455に第3のレジスタ18の値57が
加算されると、455+57=512となる。しかし、
これは全データ数512以上となるので、第1のレジス
タ12及び第2のレジスタ14より加算器28を通じ−
m ×N+M=−512+8を加算して、512+(−5
12+8)=8でアドレス8となり、図2に示すよう
に、次のブロックの左上の最初のデータのアドレスを指
している。これが図2の第3の動作6を表わしている。
このようにして次のブロックの処理へ移り、以下同様の
処理を繰返していく。なお、ブロックスキャン画像デー
タを本実施例のように8×8ではなく、他の値M×Nと
した場合にも、各レジスタ12、14、18、20に所
定の値を設定することにより簡単に同様の処理が進めら
れることは明らかである。
By repeating the same operation and adding the value 57 of the third register 18 to the last data address 455 of the eighth line, 455 + 57 = 512. But,
Since the total number of data is 512 or more, the first register 12 and the second register 14 pass through the adder 28 to
m × N + M = −512 + 8 is added to obtain 512 + (− 5
12 + 8) = 8 results in address 8, which indicates the address of the first data in the upper left of the next block, as shown in FIG. This represents the third operation 6 in FIG.
In this way, the process proceeds to the next block, and the same process is repeated thereafter. Even when the block scan image data is not 8 × 8 as in the present embodiment but another value M × N, it is easy to set a predetermined value in each register 12, 14, 18, 20. It is clear that the same process is carried out.

【0026】[0026]

【発明の効果】以上説明した通り、本発明によれば、ブ
ロックスキャン画像データの読み出しアドレスの発生を
カウンタ、レジスタ、加算器、比較器で簡単に構成可能
であり、ブロック水平画像データのみのカウンタの分周
値を決定することで構成が可能であるという効果を有す
る。又、ブロックスキャンデータは画像の総数、ブロッ
ク水平画素数を決定することで任意に決定することが可
能であるという優れた効果をも有する。
As described above, according to the present invention, the generation of the read address of the block scan image data can be easily constituted by the counter, the register, the adder and the comparator, and the counter for the block horizontal image data only. This has the effect that the configuration is possible by determining the frequency division value of. The block scan data also has an excellent effect that it can be arbitrarily determined by determining the total number of images and the number of block horizontal pixels.

【図面の簡単な説明】[Brief description of drawings]

【図1】ラスタスキャン画像データの概念を示す説明図FIG. 1 is an explanatory diagram showing the concept of raster scan image data.

【図2】ブロックスキャン画像データの概念を示す説明
FIG. 2 is an explanatory diagram showing the concept of block scan image data.

【図3】本実施例によるスキャンフォーマット変換装置
の概略構成を示すブロック線図
FIG. 3 is a block diagram showing a schematic configuration of a scan format conversion apparatus according to this embodiment.

【符号の説明】[Explanation of symbols]

10…メモリ 12…第1のレジスタ 14…第2のレジスタ 16…第1のカウンタ 18…第3のレジスタ 20…第4のレジスタ 22…比較器 26…加算器 28…比較加算器 30…第2のカウンタ 10 ... Memory 12 ... 1st register 14 ... 2nd register 16 ... 1st counter 18 ... 3rd register 20 ... 4th register 22 ... Comparator 26 ... Adder 28 ... Comparison adder 30 ... 2nd Counter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】画像データ走査におけるラスタスキャン方
式とブロックスキャン方式との画像データの変換を行う
スキャンフォーマット変換装置において、 入力画像データを一時格納するメモリと、 全体の画素数を記憶する第1のレジスタと、 水平画素数を記憶する第2のレジスタと、 水平画素数をカウントする第1のカウンタと、 前記メモリに対する読み出しアドレスの更新値を格納す
る第3、第4のレジスタと、 前記第1のカウンタの制御により、第3、第4のレジス
タの一方を選択する選択回路と、 前記メモリに対する読み出しアドレスを格納する第5の
レジスタと、 前記選択回路の出力と前記第5のレジスタの出力を加算
する加算器と、 前記加算器の出力と前記第1のレジスタの値を比較し、
加算器の出力が第1のレジスタの値を超えていれば、第
2のレジスタの値から第1のレジスタの値を引いた値を
加える加算器と、 前記メモリに対する書き込みアドレスを発生する第2の
カウンタと、 を備えたことを特徴とするスキャンフォーマット変換装
置。
1. A scan format conversion device for converting image data between a raster scan system and a block scan system in image data scanning, a memory for temporarily storing input image data, and a first memory for storing the total number of pixels. A register; a second register for storing the number of horizontal pixels; a first counter for counting the number of horizontal pixels; third and fourth registers for storing an updated value of a read address for the memory; A counter circuit for selecting one of the third and fourth registers, a fifth register for storing a read address for the memory, an output of the selector circuit and an output of the fifth register. An adder for adding, comparing the output of the adder and the value of the first register,
If the output of the adder exceeds the value of the first register, an adder for adding a value obtained by subtracting the value of the first register from the value of the second register, and a second address generating a write address for the memory The scan format conversion device, which is equipped with a counter of.
JP5313030A 1993-12-14 1993-12-14 Scan format converter Expired - Lifetime JP3009088B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5313030A JP3009088B2 (en) 1993-12-14 1993-12-14 Scan format converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5313030A JP3009088B2 (en) 1993-12-14 1993-12-14 Scan format converter

Publications (2)

Publication Number Publication Date
JPH07168537A true JPH07168537A (en) 1995-07-04
JP3009088B2 JP3009088B2 (en) 2000-02-14

Family

ID=18036375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5313030A Expired - Lifetime JP3009088B2 (en) 1993-12-14 1993-12-14 Scan format converter

Country Status (1)

Country Link
JP (1) JP3009088B2 (en)

Also Published As

Publication number Publication date
JP3009088B2 (en) 2000-02-14

Similar Documents

Publication Publication Date Title
JP2776803B2 (en) Video signal processing device
JPS63121364A (en) Interpolator of television special effect apparatus
US4607340A (en) Line smoothing circuit for graphic display units
US5973707A (en) Scan converting method and apparatus for raster to block and block to raster using a shared block buffer and two input/output buffers, one being raster, the other scan
GB2228388A (en) Combining video signals
US5062142A (en) Data processor producing a medial axis representation of an extended region
JPH07168537A (en) Scanning format converting device
US5220428A (en) Digital video effects apparatus for image transposition
JP2502274B2 (en) Image converter
JPH08116545A (en) Image transmission method and system therefor
JPH05300497A (en) Image processor and digital signal processor
KR0167834B1 (en) Method & apparatus for multi-screen effect
JPH0737079A (en) Method and device for correcting picture distortion
JPH04354068A (en) Method and device for interpolating picture data
JP3644146B2 (en) Image two-dimensional space conversion method and apparatus
JP3011344B2 (en) Image processing device
JPS6329472B2 (en)
JPS58219663A (en) Picture rotation system
JP2002056385A (en) Image correcting method and image correcting device
JPS63102467A (en) Converting device for resolution of picture data
JP3028692B2 (en) Image rotation device
JP2537851B2 (en) Image scaling processor
JPH05183735A (en) Method and device for picture conversion
KR100246374B1 (en) 8 x 8 block transmission device of pixel data
KR100232490B1 (en) Apparatus for generating read address for zig-zag scanning

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20071203

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20081203

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20091203

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20101203

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20101203

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20111203

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20111203

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term