JPH0716593U - Chopper circuit - Google Patents
Chopper circuitInfo
- Publication number
- JPH0716593U JPH0716593U JP4452893U JP4452893U JPH0716593U JP H0716593 U JPH0716593 U JP H0716593U JP 4452893 U JP4452893 U JP 4452893U JP 4452893 U JP4452893 U JP 4452893U JP H0716593 U JPH0716593 U JP H0716593U
- Authority
- JP
- Japan
- Prior art keywords
- fet
- transistor
- push
- control signal
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 高効率で安定性に優れたスイッチング電源用
のチョッパ回路を提供する。
【構成】 ＰチャネルパワーＭＯＳ・ＦＥＴ（Ｑ１）
と、ＮＰＮトランジスタＱ２およびＰＮＰトランジスタ
Ｑ３からなるプッシュプルドライブ回路と、ＮＰＮトラ
ンジスタＱ４と、定電圧素子ＺＤ１から構成され、ＭＯ
Ｓ・ＦＥＴ（Ｑ１）のソースに直流電源Ｅ１、定電圧素
子ＺＤ１のカソードおよびトランジスタＱ２のコレクタ
が接続され、ゲートにプッシュプルドライブ回路の共通
エミッタが接続され、プッシュプルドライブ回路の共通
ベースに抵抗Ｒ２を介してトランジスタＱ４のコレクタ
が接続され、プッシュプルドライブ回路のトランジスタ
Ｑ３のコレクタに定電圧素子ＺＤ１のアノードが接続さ
れ、パルス幅制御回路２から出力される高周波のパルス
制御信号Ｅ２により駆動されるチョッパ回路１。
(57) [Summary] [Objective] To provide a chopper circuit for a switching power supply, which is highly efficient and excellent in stability. [Configuration] P-channel power MOS FET (Q1)
And a push-pull drive circuit including an NPN transistor Q2 and a PNP transistor Q3, an NPN transistor Q4, and a constant voltage element ZD1.
The source of the S-FET (Q1) is connected to the DC power supply E1, the cathode of the constant voltage element ZD1 and the collector of the transistor Q2, the gate is connected to the common emitter of the push-pull drive circuit, and the common base of the push-pull drive circuit is connected to the resistor. The collector of the transistor Q4 is connected via R2, the anode of the constant voltage element ZD1 is connected to the collector of the transistor Q3 of the push-pull drive circuit, and it is driven by the high frequency pulse control signal E2 output from the pulse width control circuit 2. Chopper circuit 1.
Description
【０００１】[0001]
この考案は直流電源を高周波でオン／オフして高周波パルス電源に変換するス イッチング電源（レギュレータ）のチョッパ回路に係り、特にスイッチングＦＥ Ｔを効率よく、安定に動作するチョッパ回路に関する。 The present invention relates to a chopper circuit of a switching power supply (regulator) that turns a DC power supply on / off at a high frequency to convert it to a high frequency pulse power supply, and more particularly to a chopper circuit that operates a switching FET efficiently and stably.
【０００２】[0002]
スイッチング電源は、スイッチング素子を含めた半導体素子、トランス、コイ ルおよびコンデンサ等の構成部品の高周波対応に伴って小形化が図られてきてお り、直流電源を高周波パルス電源に変換するチョッパ回路もますますスイッチン グ周波数が高くなる傾向にある。 Switching power supplies have been miniaturized in response to the high frequencies of components such as semiconductor elements including switching elements, transformers, coils, and capacitors, and chopper circuits for converting DC power supplies to high-frequency pulse power supplies have also been developed. The switching frequency tends to become higher and higher.
【０００３】 従来のチョッパ回路を図３〜図５に示す。 図３はスイッチング素子をトランジスタで構成した従来実施例、図４はスイッ チング素子をＰチャネルパワーＭＯＳ・ＦＥＴで構成した従来実施例、図５はス イッチング素子をＮチャネルパワーＭＯＳ・ＦＥＴで構成した従来実施例である 。A conventional chopper circuit is shown in FIGS. 3 is a conventional embodiment in which a switching element is composed of a transistor, FIG. 4 is a conventional embodiment in which a switching element is composed of a P-channel power MOS • FET, and FIG. 5 is a switching element is composed of an N-channel power MOS • FET. This is a conventional example.
【０００４】 図３において、チョッパ回路２０は、ＮＰＮトランジスタＱＡおよびＰＮＰト ランジスタＱＢで構成するスイッチ回路、スイッチ回路を高周波パルス制御信号 で駆動するＮＰＮトランジスタＱＣ、および抵抗Ｒ２１、Ｒ２２、Ｒ２３等を備 え、パルス幅制御回路２１から提供される高周波制御信号に対応してトランジス タＱＣがスイッチング動作を行い、スイッチング動作に伴い発生する高周波パル ス制御信号に基づいてスイッチ回路が直流電源Ｅをオン／オフして高周波電源に 変換するよう構成される。 なお、チョッパ回路２０は、スイッチング周波数が数１０ＫＨｚ以下のスイッ チング電源に採用される。In FIG. 3, a chopper circuit 20 includes a switch circuit including an NPN transistor QA and a PNP transistor QB, an NPN transistor QC that drives the switch circuit with a high frequency pulse control signal, and resistors R21, R22, R23 and the like. The transistor QC performs the switching operation in response to the high frequency control signal provided from the pulse width control circuit 21, and the switch circuit turns on the DC power supply E based on the high frequency pulse control signal generated by the switching operation. It is configured to turn off and convert to high frequency power. The chopper circuit 20 is used for a switching power supply whose switching frequency is several tens KHz or less.
【０００５】 図４において、チョッパ回路３０は、ＰチャネルＭＯＳ・ＦＥＴ（Ｔａ）、ツ ェナーダイオードＺＤａおよびツェナーダイオードＺＤｂ、抵抗Ｒａ、コンデン サＣａを備え、ＭＯＳ・ＦＥＴ（Ｔａ）のゲート―ソース間にツェナーダイオー ドＺＤａまたはツェナーダイオードＺＤｂのツェナー電圧Ｖｚｏとツェナーダイ オード（ＺＤａ、ＺＤｂ）の順方向電圧Ｖｄ（約０．６ボルト）の和（Ｖｚｏ＋ ０．６）ボルトのバイアスをかけておき、結合コンデンサＣａを介して高周波制 御信号ＥａでＭＯＳ・ＦＥＴ（Ｔａ）のゲートを制御し、ＭＯＳ・ＦＥＴ（Ｔａ ）のスイッチングにより直流電源Ｅをオン／オフして高周波制御信号Ｅａに対応 した高周波電源に変換するよう構成される。In FIG. 4, a chopper circuit 30 includes a P-channel MOS • FET (Ta), a Zener diode ZDa and a Zener diode ZDb, a resistor Ra, and a capacitor Ca, and a gate-source of the MOS • FET (Ta). A bias (Vzo + 0.6) V of the Zener voltage Vzo of the Zener diode ZDa or the Zener diode ZDb and the forward voltage Vd (approximately 0.6 V) of the Zener diode (ZDa, ZDb) (Vzo + 0.6) V is applied to A high-frequency power supply corresponding to the high-frequency control signal Ea by controlling the gate of the MOS • FET (Ta) with the high-frequency control signal Ea via the capacitor Ca and turning on / off the DC power supply E by switching the MOS • FET (Ta). Configured to convert to.
【０００６】 図５において、チョッパ回路４０は、３個のＮチャネルＭＯＳ・ＦＥＴ（Ｔ１ ）、（Ｔ２）、（Ｔ３）から構成されるブートストラップ回路が採用された実施 例を示す。 ＭＯＳ・ＦＥＴ（Ｔ１）およびＭＯＳ・ＦＥＴ（Ｔ３）のゲートに高周波制御 信号ＥＡが印加され、（Ｔ１）および（Ｔ３）がオン状態になると、ＭＯＳ・Ｆ ＥＴ（Ｔ２）はオフ状態となるとともにコンデンサＣＡはダイオードＤを介して 充電される。 次に、ＭＯＳ・ＦＥＴ（Ｔ１、Ｔ３）がオフ状態になると、コンデンサＣＡに 充電された電荷は抵抗ｒを介して放電し、ＭＯＳ・ＦＥＴ（Ｔ２）自体が備えて いる入力容量Ｃｓを充電してゲート電圧がバイアスされ、ＭＯＳ・ＦＥＴ（Ｔ２ ）がオン状態となる。In FIG. 5, a chopper circuit 40 shows an embodiment in which a bootstrap circuit composed of three N-channel MOS.FETs (T1), (T2) and (T3) is adopted. When the high frequency control signal EA is applied to the gates of the MOS • FET (T1) and the MOS • FET (T3) and the (T1) and (T3) are turned on, the MOS • FET (T2) is turned off and The capacitor CA is charged via the diode D. Next, when the MOS • FET (T1, T3) is turned off, the electric charge stored in the capacitor CA is discharged through the resistor r, and the input capacitance Cs included in the MOS • FET (T2) itself is charged. The gate voltage is biased, and the MOS.FET (T2) is turned on.
【０００７】 このように、高周波制御信号ＥＡに基づいてＭＯＳ・ＦＥＴ（Ｔ３）およびＭ ＯＳ・ＦＥＴ（Ｔ２）が交互にオン／オフを繰返すことにより、直流電源Ｅをオ ン／オフして高周波制御信号ＥＡに対応した高周波電源に変換するよう構成され る。As described above, the MOS • FET (T3) and the MOS • FET (T2) are alternately turned on / off based on the high-frequency control signal EA, so that the DC power supply E is turned on / off and the high-frequency control is performed. It is configured to convert to a high frequency power source corresponding to the control signal EA.
【０００８】 高周波制御信号ＥＡのパルス幅が短く（例えば高周波）、ＭＯＳ・ＦＥＴ（Ｔ ３）のオン時間が短い場合、コンデンサＣＡを充分に充電できなくなりＭＯＳ・ ＦＥＴ（Ｔ２）がオンにならない状態を避けるため、スイッチング条件（例えば 、スイッチング周波数等）に拘らず、ＭＯＳ・ＦＥＴ（Ｔ３）の最小オン時間で コンデンサＣＡに充電された電荷量でＭＯＳ・ＦＥＴ（Ｔ２）をオン駆動できる ようコンデンサＣＡの値が選定される。 なお、通常コンデンサＣＡと入力容量Ｃｓの関係は、ＣＡ≧１０×Ｃｓに設定 される。When the pulse width of the high frequency control signal EA is short (for example, high frequency) and the ON time of the MOS • FET (T 3) is short, the capacitor CA cannot be charged sufficiently and the MOS • FET (T 2) cannot be turned on. To avoid this, the capacitor CA so that the MOS • FET (T2) can be turned on by the amount of charge charged in the capacitor CA in the minimum on-time of the MOS • FET (T3) regardless of the switching condition (eg, switching frequency). The value of is selected. The relationship between the normal capacitor CA and the input capacitance Cs is set to CA ≧ 10 × Cs.
【０００９】[0009]
図３のチョッパ回路２０は、直流電源を断続するスイッチング素子がトランジ スタＱＡ、ＱＢで構成されるため、スイッチング時の電流降下時間に発生するカ ットオフ損失が大きくなったり、スイッチングオフ時にトランジスタに蓄積され る電荷による蓄積時間の影響を受けて高速スイッチングが妨げられたりする課題 があり、これらの影響はスイッチング周波数が高くなるにつれて増大する。 In the chopper circuit 20 of FIG. 3, since the switching element that connects and disconnects the DC power supply is composed of the transistors QA and QB, the cutoff loss that occurs during the current drop time during switching increases or the transistor accumulates during switching off. There is a problem that the high-speed switching is hindered by the influence of the storage time due to the generated electric charge, and these influences increase as the switching frequency becomes higher.
【００１０】 また、図４のチョッパ回路３０は、コンデンサＣａを介して高周波制御信号Ｅ ＡでスイッチングＦＥＴ（Ｔａ）が動されるため、ツェナーダイオード（ＺＤａ 、ＺＤｂ）によりＦＥＴ（Ｔａ）のゲート―ソース間電圧は一定に保たれるが、 コンデンサＣａが高周波制御信号ＥＡのパルス波形のデューティに影響を及ぼす ことにより、高周波制御信号ＥＡのデューティが制約を受ける課題がある。 特に、高周波制御信号ＥＡがパルス幅制御（ＰＷＭ）の場合の影響が大きくな る。Further, in the chopper circuit 30 of FIG. 4, since the switching FET (Ta) is driven by the high frequency control signal EA via the capacitor Ca, the gate of the FET (Ta) is turned on by the Zener diode (ZDa, ZDb). The source-to-source voltage is kept constant, but the duty of the high-frequency control signal EA is restricted because the capacitor Ca affects the duty of the pulse waveform of the high-frequency control signal EA. In particular, the influence becomes large when the high frequency control signal EA is pulse width controlled (PWM).
【００１１】 さらに、図５のチョッパ回路４０は、ＦＥＴ（Ｔ３）がオン状態にコンデンサ ＣＡの両端の電圧はダイオードＤの順方向電圧Ｖｄ（約０．６ボルト）を無視す ると、ほぼ直流電源Ｅとなるため、この電圧Ｅ（例えば１３０Ｖ）がＦＥＴ（Ｔ ２）のゲート―ソース間に印加され、ゲート―ソース電圧の絶対最大定格（通常 ２０Ｖ程度）を超えてＦＥＴ（Ｔ２）を破壊する場合がある。Further, in the chopper circuit 40 of FIG. 5, when the FET (T3) is in the ON state and the voltage across the capacitor CA is neglecting the forward voltage Vd (about 0.6 volt) of the diode D, the voltage is almost DC. Since it becomes the power supply E, this voltage E (for example, 130 V) is applied between the gate and source of the FET (T 2), and the FET (T 2) is destroyed by exceeding the absolute maximum rating of the gate-source voltage (usually about 20 V). There is a case.
【００１２】 この考案はこのような課題を解決するためなされたもので、その目的はスイッ チング損失や蓄積時間が少なく、高周波パルス制御信号のデューティに制約がな いとともにスイッチングＦＥＴのゲート―ソース間電圧を適切に保つことにより 、効率がよく、安定なスイッチング電源のチョッパ回路を提供することにある。The present invention has been made to solve such a problem, and its purpose is to reduce switching loss and accumulation time, not restrict the duty of the high-frequency pulse control signal, and to prevent the gate-source of the switching FET from being changed. It is to provide a chopper circuit for a switching power supply that is efficient and stable by maintaining an appropriate voltage.
【００１３】[0013]
前記課題を解決するためこの考案に係るチョッパ回路は、直流電源をオン／オ フするＰチャネルＦＥＴと、定電圧素子と、ＮＰＮトランジスタおよびＰＮＰト ランジスタで構成され、共通ベースおよび共通エミッタを有するプッシュプルド ライブ回路とを備え、このプッシュプルドライブ回路の両方のコレクタ間には定 電圧素子を、この定電圧素子のプラス側にはＰチャネルＦＥＴのソース端子を、 共通エミッタにはＰチャネルＦＥＴのゲート端子をそれぞれ接続するとともに、 共通ベースを高周波のパルス制御信号で駆動することによりＰチャネルＦＥＴの 制御電圧を定電圧素子の電位に設定することを特徴とする。 In order to solve the above problems, a chopper circuit according to the present invention comprises a P-channel FET for turning on / off a DC power source, a constant voltage element, an NPN transistor and a PNP transistor, and a push base having a common base and a common emitter. It has a pull-live circuit and a constant voltage element between both collectors of this push-pull drive circuit, the source terminal of the P-channel FET on the positive side of this constant-voltage element, and the common emitter of the P-channel FET. It is characterized in that the control voltage of the P-channel FET is set to the potential of the constant voltage element by connecting the respective gate terminals and driving the common base with a high frequency pulse control signal.
【００１４】[0014]
この考案に係るチョッパ回路は、スイッチングＰチャネルＦＥＴと、定電圧素 子と、ＮＰＮトランジスタおよびＰＮＰトランジスタで構成され、共通ベースお よび共通エミッタを有するプッシュプルドライブ回路とを備えたので、高周波の パルス制御信号に対応して直流電源を高周波のパルス電源に変換することができ る。 The chopper circuit according to the present invention comprises a switching P-channel FET, a constant voltage element, and a push-pull drive circuit composed of an NPN transistor and a PNP transistor and having a common base and a common emitter. The DC power supply can be converted into a high frequency pulse power supply according to the control signal.
【００１５】 また、プッシュプルドライブ回路の動作により、ＰチャネルＦＥＴのゲート― ソース間電圧を定電圧素子で決定される所定の電圧に設定するとともに高速スイ ッチングが可能となるので、パルス幅制御の高周波のパルス制御信号に追従した 精度のよいスイッチング動作を実現することができる。In addition, the operation of the push-pull drive circuit sets the gate-source voltage of the P-channel FET to a predetermined voltage determined by the constant voltage element and enables high-speed switching, which enables pulse width control. A highly accurate switching operation that follows a high-frequency pulse control signal can be realized.
【００１６】[0016]
以下この考案の実施例を添付図面に基づいて説明する。 図１はこの考案に係るチョッパ回路を適用したスイッチング電源の回路図であ る。 図１において、チョッパ回路１は、ＰチャネルパワーＭＯＳ・ＦＥＴ（Ｑ１） と、ＮＰＮトランジスタＱ２およびＰＮＰトランジスタＱ３からなるプッシュプ ルドライブ回路と、ＮＰＮトランジスタＱ４と、定電圧素子ＺＤ１と、抵抗Ｒ１ 〜抵抗Ｒ５と、コンデンサＣ１とから構成する。 An embodiment of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a circuit diagram of a switching power supply to which the chopper circuit according to the present invention is applied. In FIG. 1, a chopper circuit 1 includes a P-channel power MOS FET (Q1), a push-pull drive circuit including an NPN transistor Q2 and a PNP transistor Q3, an NPN transistor Q4, a constant voltage element ZD1, a resistor R1 to a resistor. It is composed of R5 and a capacitor C1.
【００１７】 なお、フライホイールダイオードＤ１、コイルＬ１および平滑コンデンサＣ２ は、直流電源Ｅ１をチョッパ回路１で変換（スイッチング）した高周波パルス電 源を平滑することにより、所定の直流電圧値Ｅｏを発生するスイッチング電源が 構成される。 また、抵抗Ｒ６および抵抗Ｒ７で分割される出力電圧Ｅｏの一部である直流電 圧情報をパルス幅制御回路２に提供し、パルス幅制御回路２は直流電圧情報に対 応し、パルス幅制御を施した高周波パルス制御信号をチョッパ回路１に提供して 安定な直流電圧出力Ｅｏが得られる。The flywheel diode D1, the coil L1, and the smoothing capacitor C2 generate a predetermined DC voltage value Eo by smoothing the high frequency pulse power source obtained by converting (switching) the DC power source E1 by the chopper circuit 1. A switching power supply is configured. Further, the DC voltage information which is a part of the output voltage Eo divided by the resistors R6 and R7 is provided to the pulse width control circuit 2, and the pulse width control circuit 2 responds to the DC voltage information and controls the pulse width. The applied high frequency pulse control signal is provided to the chopper circuit 1 to obtain a stable DC voltage output Eo.
【００１８】 ＭＯＳ・ＦＥＴ（Ｑ１）のソースは直流電源Ｅ１入力端子を構成し、定電圧素 子ＺＤ１（例えばツェナーダイオード）のカソード、トランジスタＱ２のコレク タ、抵抗Ｒ１および抵抗Ｒ５の一端がそれぞれ接続され、ゲートはスイッチング 制御端子を構成し、プッシュプルドライブ回路を構成するトタンジスタＱ２およ びトタンジスタＱ３の共通エミッタ、抵抗Ｒ５の他端がそれぞれ接続される。 またドレインは高周波パルス電源の出力端子を構成し、フライホイールダイオ ードＤ１、コイルＬ１が接続される。The source of the MOS • FET (Q1) constitutes the DC power source E1 input terminal, and the cathode of the constant voltage element ZD1 (eg Zener diode), the collector of the transistor Q2, and one ends of the resistors R1 and R5 are connected to each other. The gate constitutes a switching control terminal, and the common emitters of transistors Q2 and Q3 constituting the push-pull drive circuit are connected to the other end of resistor R5. The drain constitutes the output terminal of the high frequency pulse power supply, and is connected with the flywheel diode D1 and the coil L1.
【００１９】 プッシュプルドライブ回路の共通ベースは抵抗Ｒ１の他端が接続されるととも に、抵抗Ｒ２を介してトランジスタＱ４のコレクタに接続され、プッシュプルド ライブ回路のトランジスタＱ３のコレクタは定電圧素子ＺＤ１のアノードに接続 される。 また、トランジスタＱ４のベースはパルス幅制御回路２の出力に接続され、エ ミッタは抵抗Ｒ３を介して接地される。The common base of the push-pull drive circuit is connected to the other end of the resistor R1 and is also connected to the collector of the transistor Q4 via the resistor R2, and the collector of the transistor Q3 of the push-pull drive circuit is a constant voltage. It is connected to the anode of the element ZD1. The base of the transistor Q4 is connected to the output of the pulse width control circuit 2, and the emitter is grounded via the resistor R3.
【００２０】 プッシュプルドライブ回路は、パルス幅制御回路２から出力される高周波パル ス制御信号Ｅ２に基づいてトランジスタＱ４が高速スイッチング動作を行い、高 周波パルス制御信号Ｅ２に対応したパルス電圧が抵抗Ｒ２を介して共通ベースに 提供されると、プッシュプル動作を行ってＭＯＳ・ＦＥＴ（Ｑ１）のゲートを駆 動する。In the push-pull drive circuit, the transistor Q4 performs a high-speed switching operation based on the high frequency pulse control signal E2 output from the pulse width control circuit 2, and the pulse voltage corresponding to the high frequency pulse control signal E2 is applied to the resistor R2. When it is supplied to the common base via the gate, it performs a push-pull operation to drive the gate of the MOS • FET (Q1).
【００２１】 プッシュプルドライブ回路の共通ベースに提供されるパルス電圧がＨレベルの 場合、トランジスタＱ２がオン、トランジスタＱ３がオフ状態となり、ＭＯＳ・ ＦＥＴ（Ｑ１）のゲート電圧は、トランジスタＱ２の飽和電圧（Ｖｓａｔ）を無 視すれば、ほぼ直流電源Ｅ１と同じ値となり、ゲート―ソース電圧はほぼ０（ボ ルト）に設定されてＭＯＳ・ＦＥＴ（Ｑ１）はオフ駆動される。 一方、プッシュプルドライブ回路の共通ベースに提供されるパルス電圧がＬレ ベルの場合、トランジスタＱ２がオフ、トランジスタＱ３がオン状態となり、Ｍ ＯＳ・ＦＥＴ（Ｑ１）のゲート電圧は、トランジスタＱ３の飽和電圧（Ｖｓａｔ ）を無視すれば、ほぼ直流電源Ｅ１から定電圧素子ＺＤ１の電圧ＶＺを差し引い た値（Ｅ１−ＶＺ）に設定されてＭＯＳ・ＦＥＴ（Ｑ１）はオン駆動される。When the pulse voltage provided to the common base of the push-pull drive circuit is H level, the transistor Q2 is turned on and the transistor Q3 is turned off, and the gate voltage of the MOS • FET (Q1) is the saturation voltage of the transistor Q2. If (Vsat) is ignored, the value is almost the same as that of the DC power supply E1, the gate-source voltage is set to almost 0 (volt), and the MOS-FET (Q1) is driven off. On the other hand, when the pulse voltage provided to the common base of the push-pull drive circuit is L level, the transistor Q2 is turned off and the transistor Q3 is turned on, and the gate voltage of the MOS FET (Q1) is saturated by the transistor Q3. If the voltage (Vsat) is neglected, it is set to a value (E1-VZ) obtained by subtracting the voltage VZ of the constant voltage element ZD1 from the DC power supply E1 and the MOS-FET (Q1) is turned on.
【００２２】 図２に高周波パルス制御信号とゲート電圧の時間特性図を示す。 （ａ）図は高周波パルス制御信号（Ｑ４ベース電圧）のパルス波形、（ｂ）図 はＭＯＳ・ＦＥＴ（Ｑ１）のゲート電圧波形である。 高周波パルス制御信号がＨレベル（Ｅ２）に対応してゲート電圧は（Ｅ１−Ｖ Ｚ）でＭＯＳ・ＦＥＴ（Ｑ１）はオン状態となり、高周波パルス制御信号がＬレ ベル（０ボルト）に対応してゲート電圧はＥ１でＭＯＳ・ＦＥＴ（Ｑ１）はオフ 状態となる。 従って、直流電源Ｅ１は、ＭＯＳ・ＦＥＴ（Ｑ１）のオン／オフに対応してＭ ＯＳ・ＦＥＴ（Ｑ１）のドレインからＥ１／０（ボルト）の高周波パルス電源が 出力される。FIG. 2 shows a time characteristic diagram of the high frequency pulse control signal and the gate voltage. (A) is a pulse waveform of the high frequency pulse control signal (Q4 base voltage), and (b) is a gate voltage waveform of the MOS • FET (Q1). The high frequency pulse control signal corresponds to the H level (E2), the gate voltage is (E1-VZ), the MOS FET (Q1) is in the ON state, and the high frequency pulse control signal corresponds to the L level (0 volt). As a result, the gate voltage is E1 and the MOS • FET (Q1) is turned off. Therefore, the DC power source E1 outputs a high frequency pulse power source of E1 / 0 (volt) from the drain of the MOS FET (Q1) corresponding to ON / OFF of the MOS FET (Q1).
【００２３】 定電圧素子ＺＤ１はプッシュプルドライブ回路の両端に接続される構成なので 、プッシュプルドライブ回路をＭＯＳ・ＦＥＴ（Ｑ１）のオン／オフに拘らず定 電圧ＶＺに抑え、プッシュプルドライブ回路を高電圧から保護することができる ので、トランジスタＱ２およびトランジスタＱ３は低耐圧のものを採用すること ができる。Since the constant voltage element ZD1 is connected to both ends of the push-pull drive circuit, the push-pull drive circuit is suppressed to the constant voltage VZ regardless of whether the MOS FET (Q1) is on or off. Since the transistor Q2 and the transistor Q3 can be protected from a high voltage, low withstand voltage transistors can be used.
【００２４】 また、ＭＯＳ・ＦＥＴ（Ｑ１）のスイッチング制御をプッシュプルドライブ回 路で行うよう構成したので、トランジスタＱ２およびトランジスタＱ３の高速ス イッチング動作により、ＭＯＳ・ＦＥＴ（Ｑ１）のゲート―ソース間またはゲー ト―ドレイン間の入力容量または出力容量に蓄積される電荷を瞬時に放電させる ことができ、高周波パルス制御信号に対応したＭＯＳ・ＦＥＴ（Ｑ１）の高速ス イッチング動作を実現できる。Since the switching control of the MOS • FET (Q1) is performed by the push-pull drive circuit, the high-speed switching operation of the transistor Q2 and the transistor Q3 causes the gate-source of the MOS • FET (Q1). Alternatively, the electric charge accumulated in the input capacitance or the output capacitance between the gate and the drain can be instantaneously discharged, and the high-speed switching operation of the MOS • FET (Q1) corresponding to the high frequency pulse control signal can be realized.
【００２５】 さらに、直流電源Ｅ１の電圧（Ｅ１）が変動して最低の電圧（Ｅｏ１＜Ｅ１） の場合にもＭＯＳ・ＦＥＴ（Ｑ１）のスイッチング時のトランジスタＱ４がＡ級 動作が可能になるよう抵抗Ｒ１、抵抗Ｒ２および抵抗Ｒ３を設定する。 トランジスタＱ４の飽和電圧をＶｓａｔ、コレクタ電流をＩとすると、Ａ級動 作の条件は、Ｅｏ１−Ｉ×（Ｒ１＋Ｒ２＋Ｒ３）＞Ｖｓａｔが成立する。Further, even when the voltage (E1) of the DC power supply E1 fluctuates and the minimum voltage (Eo1 <E1) is reached, the transistor Q4 at the time of switching the MOS • FET (Q1) can perform class A operation. The resistors R1, R2 and R3 are set. Assuming that the saturation voltage of the transistor Q4 is Vsat and the collector current is I, the condition of the class A operation is Eo1−I × (R1 + R2 + R3)> Vsat.
【００２６】 このように、トランジスタＱ４をＡ級で動作することにより、直流電源Ｅ１が 変動してもコレクタ電流をＩは変化せず、高周波パルス制御信号のデューティが 変化してもＭＯＳ・ＦＥＴ（Ｑ１）は安定にスイッチング動作を行うことができ る。As described above, by operating the transistor Q4 in the class A, the collector current I does not change even if the DC power source E1 changes, and the MOS • FET (does not change even if the duty of the high frequency pulse control signal changes. Q1) can perform stable switching operation.
【００２７】[0027]
以上説明したようにこの考案に係るチョッパ回路は、ＰチャネルパワーＭＯＳ ・ＦＥＴ、定電圧素子およびプッシュプルドライブ回路を備えたので、Ｐチャネ ルパワーＭＯＳ・ＦＥＴのゲート―ソース間電圧を定電圧素子で決定される所定 の電圧に設定するとともに高速スイッチングが可能となり、パルス幅制御の高周 波のパルス制御信号に追従した精度のよいスイッチング動作を実現することがで きる。 As described above, the chopper circuit according to the present invention is provided with the P-channel power MOS.FET, the constant voltage element and the push-pull drive circuit. Therefore, the gate-source voltage of the P-channel power MOS.FET is controlled by the constant voltage element. It becomes possible to set the predetermined voltage to be determined and perform high-speed switching, and it is possible to realize a highly accurate switching operation that follows a pulse control signal of high frequency for pulse width control.
【００２８】 また、定電圧素子でＰチャネルパワーＭＯＳ・ＦＥＴのゲート―ソース間およ びプッシュプルドライブ回路を保護するよう構成したので、低耐圧の部品を採用 することができる。Further, since the constant voltage element is configured to protect the gate-source and the push-pull drive circuit of the P-channel power MOS • FET, it is possible to employ a low withstand voltage component.
【００２９】 よって、高効率で安定性に優れたスイッチング電源用のチョッパ回路を提供す ることができる。Therefore, it is possible to provide a chopper circuit for a switching power supply, which has high efficiency and excellent stability.
【００３０】 また、チョッパ回路を経済的に実現することができる。Further, the chopper circuit can be economically realized.
【図面の簡単な説明】[Brief description of drawings]
【図１】この考案に係るチョッパ回路を適用したスイッ
チング電源の回路図FIG. 1 is a circuit diagram of a switching power supply to which a chopper circuit according to the present invention is applied.
【図２】高周波パルス制御信号とゲート電圧の時間特性
図FIG. 2 is a time characteristic diagram of a high frequency pulse control signal and a gate voltage.
【図３】スイッチング素子をトランジスタで構成した従
来実施例FIG. 3 is a conventional example in which a switching element is composed of a transistor.
【図４】スイッチング素子をＰチャネルパワーＭＯＳ・
ＦＥＴで構成した従来実施例FIG. 4 is a P-channel power MOS switching element.
Conventional embodiment composed of FET
【図５】スイッチング素子をＮチャネルパワーＭＯＳ・
ＦＥＴで構成した従来実施例[FIG. 5] N-channel power MOS switching element
Conventional embodiment composed of FET
１…チョッパ回路、２…パルス幅制御回路、Ｃ１…コン
デンサ、Ｃ２…平滑コンデンサ、Ｄ１…フライホイール
ダイオード、Ｅ１…直流電源、Ｌ１…コイル、Ｑ１…Ｐ
チャネルパワーＭＯＳ・ＦＥＴ、Ｑ２，Ｑ４…ＮＰＮト
ランジスタ、Ｑ３…ＰＮＰトランジスタ、Ｒ１〜Ｒ７…
抵抗、ＺＤ１…定電圧素子。1 ... Chopper circuit, 2 ... Pulse width control circuit, C1 ... Capacitor, C2 ... Smoothing capacitor, D1 ... Flywheel diode, E1 ... DC power supply, L1 ... Coil, Q1 ... P
Channel power MOS FET, Q2, Q4 ... NPN transistor, Q3 ... PNP transistor, R1 to R7 ...
Resistor, ZD1 ... Constant voltage element.
Claims (1)
電源をオン／オフし、パルス制御信号に対応した高周波
パルス電源に変換するチョッパ回路において、 前記直流電源をオン／オフするＰチャネルＦＥＴ（電界
効果トランジスタ）と、定電圧素子と、ＮＰＮトランジ
スタおよびＰＮＰトランジスタで構成され、共通ベース
および共通エミッタを有するプッシュプルドライブ回路
とを備え、このプッシュプルドライブ回路の両方のコレ
クタ間には前記定電圧素子を、この定電圧素子のプラス
側には前記ＰチャネルＦＥＴのソース端子を、前記共通
エミッタには前記ＰチャネルＦＥＴのゲート端子をそれ
ぞれ接続するとともに、前記共通ベースを前記高周波の
パルス制御信号で駆動することにより前記ＰチャネルＦ
ＥＴの制御電圧を前記定電圧素子の電位に設定すること
を特徴とするチョッパ回路。1. A chopper circuit for turning on / off a direct-current power supply based on a high-frequency pulse control signal and converting it into a high-frequency pulse power supply corresponding to the pulse control signal, wherein a p-channel FET (electric field) for turning on / off the direct-current power supply Effect transistor), a constant voltage element, and a push-pull drive circuit including an NPN transistor and a PNP transistor and having a common base and a common emitter. The constant voltage element is provided between both collectors of the push-pull drive circuit. The source terminal of the P-channel FET is connected to the positive side of the constant voltage element, the gate terminal of the P-channel FET is connected to the common emitter, and the common base is driven by the high-frequency pulse control signal. The P channel F
A chopper circuit, wherein a control voltage of ET is set to the potential of the constant voltage element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993044528U JP2596163Y2 (en) | 1993-08-16 | 1993-08-16 | Chopper circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993044528U JP2596163Y2 (en) | 1993-08-16 | 1993-08-16 | Chopper circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0716593U true JPH0716593U (en) | 1995-03-17 |
| JP2596163Y2 JP2596163Y2 (en) | 1999-06-07 |
Family
ID=12694022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993044528U Expired - Lifetime JP2596163Y2 (en) | 1993-08-16 | 1993-08-16 | Chopper circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596163Y2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002078319A (en) * | 2000-08-23 | 2002-03-15 | Sumitomo Metal Ind Ltd | Switching circuit and power source |
| JP2011188732A (en) * | 2010-02-09 | 2011-09-22 | Canon Inc | Switching power supply, power supply system, and image-forming apparatus |
-
1993
- 1993-08-16 JP JP1993044528U patent/JP2596163Y2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002078319A (en) * | 2000-08-23 | 2002-03-15 | Sumitomo Metal Ind Ltd | Switching circuit and power source |
| JP2011188732A (en) * | 2010-02-09 | 2011-09-22 | Canon Inc | Switching power supply, power supply system, and image-forming apparatus |
| US8903263B2 (en) | 2010-02-09 | 2014-12-02 | Canon Kabushiki Kaisha | Switching power supply device using switching regulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596163Y2 (en) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835299B2 (en) | Self-excited DC-DC converter | |
| EP0605925B1 (en) | Power supply circuit | |
| JP5407618B2 (en) | Gate drive circuit and power conversion circuit | |
| US5304875A (en) | Efficient transistor drive circuit for electrical power converter circuits and the like | |
| JP3527636B2 (en) | Self-excited DC-DC converter | |
| CN1307778C (en) | Switch mode power source | |
| JP2596163Y2 (en) | Chopper circuit | |
| JP2001308688A (en) | Output device | |
| US4859927A (en) | Power supply with improved switching regulator | |
| JP4458353B2 (en) | High side drive circuit | |
| JP3118424B2 (en) | Self-excited switching power supply | |
| JPH05199093A (en) | P-channel field-effect transistor driver circuit | |
| JP2602752B2 (en) | Driver circuit for insulated gate power semiconductor device | |
| JP3174273B2 (en) | DC-DC converter | |
| JPH11220877A (en) | Switching power-supply apparatus | |
| JPH041586B2 (en) | ||
| JP4503431B2 (en) | Switching power supply | |
| JP3507779B2 (en) | Switching power supply | |
| JPS5843431Y2 (en) | Switching regulator circuit | |
| JP2976044B2 (en) | DC-DC converter | |
| JPH0619325Y2 (en) | Switching power supply circuit | |
| JPS596146B2 (en) | DC/DC conversion circuit | |
| WO1997032388A1 (en) | Power-supply circuit | |
| JPH04150765A (en) | Dc-dc converter | |
| KR910006308B1 (en) | Chopper linear dc power source |