JP3174273B2 - DC-DC converter - Google Patents
DC-DC converterInfo
- Publication number
- JP3174273B2 JP3174273B2 JP19195296A JP19195296A JP3174273B2 JP 3174273 B2 JP3174273 B2 JP 3174273B2 JP 19195296 A JP19195296 A JP 19195296A JP 19195296 A JP19195296 A JP 19195296A JP 3174273 B2 JP3174273 B2 JP 3174273B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- mos
- turned
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、各種電子機器（例
えば、パソコン）等の電源回路として利用されるＤＣ−
ＤＣコンバータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter used as a power supply circuit for various electronic devices (for example, personal computers).
It relates to a DC converter.
【０００２】[0002]
【従来の技術】以下、図面に基づいて従来例を説明す
る。 §１：従来例１の説明・・・図７参照 図７は従来例１のＤＣ−ＤＣコンバータを示した図であ
る。従来例１は、自励式降圧チョッパー型ＤＣ−ＤＣコ
ンバータ（以下、単に「ＤＣ−ＤＣコンバータ」と記
す）の例であり、以下、詳細に説明する。2. Description of the Related Art A conventional example will be described below with reference to the drawings. §1: Description of Conventional Example 1—See FIG. 7 FIG. 7 is a diagram showing a DC-DC converter of Conventional Example 1. Conventional example 1 is an example of a self-excited step-down chopper type DC-DC converter (hereinafter simply referred to as “DC-DC converter”), which will be described in detail below.
【０００３】(1) ：回路構成の説明 このＤＣ−ＤＣコンバータは、バイポーラ型のトランジ
スタＱ１〜Ｑ８と、抵抗Ｒ１〜Ｒ１１と、コンデンサＣ
１〜Ｃ４と、ダイオードＤ１〜Ｄ４と、ツェナーダイオ
ードＺＤ２と、チョークコイルＬ１等から構成されてい
る。トランジスタＱ１は、主スイッチング素子を構成す
るトランジスタであり、トランジスタＱ４はトランジス
タＱ１の駆動用トランジスタである。(1): Description of Circuit Configuration This DC-DC converter comprises bipolar transistors Q1 to Q8, resistors R1 to R11, and a capacitor C
1 to C4, diodes D1 to D4, a Zener diode ZD2, a choke coil L1, and the like. The transistor Q1 is a transistor constituting a main switching element, and the transistor Q4 is a driving transistor of the transistor Q1.
【０００４】コンデンサＣ１はトランジスタＱ１のオン
／オフ動作を高速化するためのスピードアップコンデン
サであり、抵抗Ｒ１はコンデンサＣ１の放電用抵抗であ
る。トランジスタＱ２は、トランジスタＱ１のエミッタ
−ベース間にコレクタ、エミッタを接続し、トランジス
タＱ１の蓄積キャリアを放出するための補助トランジス
タである。なお、前記トランジスタＱ１、Ｑ２、Ｑ４、
コンデンサＣ１、ダイオードＤ１からなる回路は、発振
部を構成している。The capacitor C1 is a speed-up capacitor for speeding up the on / off operation of the transistor Q1, and the resistor R1 is a discharging resistor for the capacitor C1. The transistor Q2 is an auxiliary transistor having a collector and an emitter connected between the emitter and the base of the transistor Q1, and for discharging accumulated carriers of the transistor Q1. The transistors Q1, Q2, Q4,
The circuit including the capacitor C1 and the diode D1 forms an oscillation unit.
【０００５】コンデンサＣ２、Ｃ３は平滑用のコンデン
サである。抵抗Ｒ４とトランジスタＱ８からなる回路は
過電流保護回路であり、トランジスタＱ１に流れる電流
が過電流になるとトランジスタＱ８がオンになり過電流
を検出する。トランジスタＱ６、Ｑ７、ツェナーダイオ
ードＺＤ２、抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０からなる回
路は出力電圧（コンデンサＣ３の端子電圧）を検出する
回路である。The capacitors C2 and C3 are smoothing capacitors. The circuit including the resistor R4 and the transistor Q8 is an overcurrent protection circuit. When the current flowing through the transistor Q1 becomes an overcurrent, the transistor Q8 is turned on to detect the overcurrent. The circuit including the transistors Q6 and Q7, the Zener diode ZD2, and the resistors R7, R8, R9 and R10 is a circuit for detecting an output voltage (terminal voltage of the capacitor C3).
【０００６】(2) ：動作の説明 前記ＤＣ−ＤＣコンバータの動作は次の通りである。直
流電圧Ｖinが入力するとコンデンサＣ２で平滑化し、該
コンデンサＣ２の端子間に平滑化した直流電圧を発生さ
せる。この直流電圧により抵抗Ｒ１１→トランジスタＱ
４のベース→エミッタの経路で電流が流れ、トランジス
タＱ４がオンになる。(2): Description of operation The operation of the DC-DC converter is as follows. When the DC voltage V in is input to smoothing by the capacitor C2, it generates a DC voltage obtained by smoothing between the terminals of the capacitor C2. With this DC voltage, the resistor R11 → transistor Q
A current flows through the path from the base to the emitter of No. 4 to turn on the transistor Q4.
【０００７】この時コンデンサＣ１は充電され、その後
抵抗Ｒ１にも電流が流れる。このため、抵抗Ｒ４→トラ
ンジスタＱ１のエミッタ→ベース→ダイオードＤ１→コ
ンデンサＣ１→トランジスタＱ４の経路で電流が流れ、
トランジスタＱ１もオンになる。At this time, the capacitor C1 is charged, and thereafter, a current also flows through the resistor R1. Therefore, a current flows through the path of the resistor R4 → the emitter of the transistor Q1 → the base → the diode D1 → the capacitor C1 → the transistor Q4,
The transistor Q1 is also turned on.
【０００８】前記のようにしてトランジスタＱ１がオン
になると、抵抗Ｒ４→トランジスタＱ１→チョークコイ
ルＬ１→コンデンサＣ３の経路で電流が流れ、負荷Ｌｏ
ａｄに供給する出力電圧が大きくなる。この時、トラン
ジスタＱ６、Ｑ７により出力電圧を検出して、検出出力
をトランジスタＱ５へ送る。この場合、抵抗Ｒ９と抵抗
Ｒ１０で分圧した電圧が、ツェナーダイオードＺＤ２の
ツェナー電圧（基準電圧）より大きくなると、トランジ
スタＱ６がオン、トランジスタＱ７がオフになる。When the transistor Q1 is turned on as described above, a current flows through the path of the resistor R4 → the transistor Q1 → the choke coil L1 → the capacitor C3 and the load Lo.
The output voltage supplied to ad increases. At this time, the output voltage is detected by the transistors Q6 and Q7, and the detected output is sent to the transistor Q5. In this case, when the voltage divided by the resistors R9 and R10 becomes larger than the Zener voltage (reference voltage) of the Zener diode ZD2, the transistor Q6 turns on and the transistor Q7 turns off.
【０００９】そのため、トランジスタＱ５がオンによ
り、トランジスタＱ４がオフになる。このようにしてト
ランジスタＱ４がオフになると、コンデンサＣ１の充電
電荷が、コンデンサＣ１→トランジスタＱ２のベース→
エミッタ→抵抗Ｒ１→コンデンサＣ１の経路で放電す
る。この動作により、トランジスタＱ２がオンになり、
トランジスタＱ１の蓄積電荷を放電させて該トランジス
タＱ１をオフにする。Therefore, when the transistor Q5 is turned on, the transistor Q4 is turned off. When the transistor Q4 is turned off in this manner, the charge of the capacitor C1 is changed from the capacitor C1 to the base of the transistor Q2.
Discharge occurs in the path from the emitter to the resistor R1 to the capacitor C1. This operation turns on the transistor Q2,
The charge stored in the transistor Q1 is discharged to turn off the transistor Q1.
【００１０】この時、チョークコイルＬ１に蓄積された
電磁エネルギーにより、チョークコイルＬ１→コンデン
サＣ３→ダイオードＤ４の経路で電流が流れ、コンデン
サＣ３を充電する。その後、抵抗Ｒ９と抵抗Ｒ１０で分
圧した電圧が、ツェナーダイオードＺＤ２のツェナー電
圧（基準電圧）より小さくなると、トランジスタＱ６が
オフ、トランジスタＱ７がオンになる。At this time, due to the electromagnetic energy stored in the choke coil L1, a current flows through the path of the choke coil L1, the capacitor C3, and the diode D4, and charges the capacitor C3. Thereafter, when the voltage divided by the resistors R9 and R10 becomes smaller than the Zener voltage (reference voltage) of the Zener diode ZD2, the transistor Q6 turns off and the transistor Q7 turns on.
【００１１】トランジスタＱ７がオンになると、チョー
クコイルＬ１の電磁エネルギーが放出され、ダイオード
Ｄ４に電流が流れなくなると、ダイオードＳ３もオフ
し、トランジスタＱ４がオンになる。このようにしてト
ランジスタＱ４がオンになると、トランジスタＱ１がオ
ンになり、前記動作を繰り返して行う。なお、トランジ
スタＱ１に流れる電流が過電流になるとトランジスタＱ
８がオンになり、トランジスタＱ５がオンになる。この
ためトランジスタＱ４がオフになり、トランジスタＱ１
もオフになる。このため、過電流は遮断される。When the transistor Q7 turns on, the electromagnetic energy of the choke coil L1 is released. When no current flows through the diode D4, the diode S3 also turns off and the transistor Q4 turns on. When the transistor Q4 is turned on in this way, the transistor Q1 is turned on, and the above operation is repeated. If the current flowing through the transistor Q1 becomes an overcurrent, the transistor Q1
8 is turned on, and the transistor Q5 is turned on. As a result, the transistor Q4 is turned off, and the transistor Q1 is turned off.
Also goes off. Therefore, the overcurrent is cut off.
【００１２】§２：従来例２の説明・・・図８参照 図８は従来例２のＤＣ−ＤＣコンバータを示した図であ
る。従来例１では、主スイッチング素子として、バイポ
ーラ型のトランジスタＱ１を使用していた。そして、前
記トランジスタＱ１は駆動用トランジスタＱ４によりオ
ン／オフ駆動され、発振動作を行うものである。§2: Description of Conventional Example 2—See FIG. 8 FIG. 8 is a diagram showing a DC-DC converter of Conventional Example 2. In Conventional Example 1, a bipolar transistor Q1 is used as a main switching element. The transistor Q1 is turned on / off by a driving transistor Q4 to perform an oscillating operation.
【００１３】このように主スイッチング素子として、バ
イポーラ型のトランジスタＱ１を使用しているので、ト
ランジスタＱ１のバイアス電流が多く、ＤＣ−ＤＣコン
バータとしての効率が悪い。また、トランジスタＱ１の
ターンオフ時間が長いため、損失も多くなる。このよう
な問題点を解決する手段として、以下に説明する従来例
２が考えられていた。Since the bipolar switching transistor Q1 is used as the main switching element, the bias current of the transistor Q1 is large and the efficiency of the DC-DC converter is low. Further, since the turn-off time of the transistor Q1 is long, the loss increases. As a means for solving such a problem, Conventional Example 2 described below has been considered.
【００１４】従来例２は、従来例１のＤＣ−ＤＣコンバ
ータにおいて、主スイッチング素子であるトランジスタ
Ｑ１をＰチャンネル型のＭＯＳ−ＦＥＴで構成した例で
ある。図示のように、主スイッチング素子として、Ｐチ
ャンネル型のＭＯＳ−ＦＥＴＱ１１を使用し、前記ＭＯ
Ｓ−ＦＥＴＱ１１のソースＳとゲートＧ間には抵抗Ｒ１
３とツェナーダイオードＺＤ１の並列回路を接続してい
る。前記ツェナーダイオードＺＤ１は、ＭＯＳ−ＦＥＴ
Ｑ１１のゲート−ソース間電圧をツェナー電圧に抑える
ことで、ＭＯＳ−ＦＥＴＱ１１の保護を行うものであ
る。なお、他の構成は従来例１と同じである。The second conventional example is an example in which, in the DC-DC converter of the first conventional example, the transistor Q1 as a main switching element is constituted by a P-channel type MOS-FET. As shown in the figure, a P-channel type MOS-FET Q11 is used as a main switching element,
A resistor R1 is connected between the source S and the gate G of the S-FET Q11.
3 and a parallel circuit of a Zener diode ZD1. The Zener diode ZD1 is a MOS-FET
The MOS-FET Q11 is protected by suppressing the gate-source voltage of Q11 to a Zener voltage. The other configuration is the same as that of the first conventional example.
【００１５】前記のように、主スイッチング素子をＭＯ
Ｓ−ＦＥＴＱ１１で構成した場合、前記ＭＯＳ−ＦＥＴ
Ｑ１１のゲート保護のためにツェナーダイオードＺＤ１
が必要である。この場合、ツェナーダイオードＺＤ１の
電流を制限する必要があるため、抵抗Ｒ１はある程度大
きくする必要がある。また、ＭＯＳ−ＦＥＴＱ１１のゲ
ート−ソース間容量を考慮し、コンデンサＣ１をある程
度大きくする必要がある。As described above, the main switching element is
When the S-FET Q11 is used, the MOS-FET
Zener diode ZD1 for gate protection of Q11
is necessary. In this case, since it is necessary to limit the current of the Zener diode ZD1, the resistance R1 needs to be increased to some extent. In addition, it is necessary to increase the size of the capacitor C1 to some extent in consideration of the gate-source capacitance of the MOS-FET Q11.
【００１６】[0016]
【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。 (1) ：前記従来例１では、主スイッチング素子として、
バイポーラ型のトランジスタＱ１を使用しているので、
前記トランジスタＱ１のバイアス電流が多く、ＤＣ−Ｄ
Ｃコンバータとしての効率が悪い。また、トランジスタ
Ｑ１のターンオフ時間が長いため、損失も多くなる。The above-mentioned prior art has the following problems. (1): In the conventional example 1, as the main switching element,
Since the bipolar transistor Q1 is used,
The bias current of the transistor Q1 is large and DC-D
Poor efficiency as C converter. Further, since the turn-off time of the transistor Q1 is long, the loss increases.
【００１７】(2) ：前記従来例２では、ＭＯＳ−ＦＥＴ
Ｑ１１の駆動回路に設けたコンデンサＣ１と抵抗Ｒ１は
ある程度大きくする必要がある。ところで、このような
ＤＣ−ＤＣコンバータでは、負荷電流が小さい場合、Ｍ
ＯＳ−ＦＥＴＱ１１による発振部の発振周波数が高くな
る。(2): In the conventional example 2, the MOS-FET
The capacitor C1 and the resistor R1 provided in the drive circuit of Q11 need to be increased to some extent. By the way, in such a DC-DC converter, when the load current is small, M
The oscillation frequency of the oscillating unit by the OS-FET Q11 increases.
【００１８】その際、コンデンサＣ１と抵抗Ｒ１が大き
いと、コンデンサＣ１の容量と抵抗Ｒ１の抵抗値により
決まる時定数（コンデンサＣ１の放電時定数）が大き
く、コンデンサＣ１に充電された電荷が十分に放電され
ずに次の充電が始まる状態となる。従って、発振周波数
が高くなると、ＭＯＳ−ＦＥＴＱ１１がうまく発振しな
くなる。このため、入力電流が増加し、損失（Ｑ１１で
のロス）が増え、効率が低下する。At this time, if the capacitor C1 and the resistor R1 are large, a time constant (discharge time constant of the capacitor C1) determined by the capacitance of the capacitor C1 and the resistance value of the resistor R1 is large, and the electric charge charged in the capacitor C1 is sufficient. The next charge is started without being discharged. Therefore, when the oscillation frequency increases, the MOS-FET Q11 does not oscillate well. Therefore, the input current increases, the loss (loss in Q11) increases, and the efficiency decreases.
【００１９】本発明は、このような従来の課題を解決
し、簡単な回路の追加により、ＭＯＳ−ＦＥＴからなる
主スイッチング素子のオン／オフ動作を高速、かつ確実
に行えるようにして、高効率で低損失の回路を実現する
ことを目的とする。The present invention solves the above-mentioned conventional problems, and enables high-speed and reliable ON / OFF operation of a main switching element composed of a MOS-FET by adding a simple circuit, thereby achieving high efficiency. And to realize a low-loss circuit.
【００２０】[0020]
【課題を解決するための手段】図１は本発明の原理説明
図である。図１において、Ｑ１１は主スイッチング素子
を構成するＭＯＳ−ＦＥＴ、Ｑ２は補助トランジスタ、
Ｑ３は放電用のトランジスタ、Ｑ４は駆動用トランジス
タ、Ｒ１、Ｒ２、Ｒ３は抵抗、ＺＤ１はＭＯＳ−ＦＥＴ
Ｑ１１の保護用のツェナーダイオード、Ｄ１、Ｄ２、Ｄ
４はダイオード、Ｃ１はスピードアップ用コンデンサ、
Ｃ２、Ｃ３は平滑用のコンデンサ、Ｌ１はチョークコイ
ルを示す。本発明は前記の目的を達成するため、次のよ
うに構成した。FIG. 1 is a diagram illustrating the principle of the present invention. In FIG. 1, Q11 is a MOS-FET constituting a main switching element, Q2 is an auxiliary transistor,
Q3 is a discharging transistor, Q4 is a driving transistor, R1, R2, and R3 are resistors, and ZD1 is a MOS-FET.
Zener diode for protection of Q11, D1, D2, D
4 is a diode, C1 is a speed-up capacitor,
C2 and C3 are smoothing capacitors, and L1 is a choke coil. The present invention is configured as follows to achieve the above object.
【００２１】図示のように、ＭＯＳ−ＦＥＴＱ１１から
なる主スイッチング素子と、前記主スイッチング素子を
駆動する駆動用トランジスタＱ４と、主スイッチング素
子に接続されたスピードアップ用コンデンサＣ１と、前
記コンデンサＣ１に並列接続された抵抗Ｒ１を備え、駆
動用トランジスタＱ４がオンの場合、コンデンサＣ１が
充電されて主スイッチング素子がオンになり、駆動用ト
ランジスタＱ４がオフの場合、コンデンサＣ１の電荷が
抵抗Ｒ１を介して放電し、主スイッチング素子がオフに
なるＤＣ−ＤＣコンバータにおいて、駆動用トランジス
タＱ４がオフの場合に、コンデンサＣ１の放電電流でオ
ンになり、コンデンサＣ１の電荷をコレクタ−エミッタ
を介して放電させる放電用トランジスタＱ３を備えた。As shown in the figure, a main switching element comprising a MOS-FET Q11, a driving transistor Q4 for driving the main switching element, a speed-up capacitor C1 connected to the main switching element, and a parallel connection to the capacitor C1. When the driving transistor Q4 is on, the capacitor C1 is charged and the main switching element is turned on. When the driving transistor Q4 is off, the electric charge of the capacitor C1 is transferred via the resistor R1. In a DC-DC converter in which the main switching element is discharged and turned off, when the driving transistor Q4 is turned off, the driving is turned on by the discharge current of the capacitor C1 and the charge of the capacitor C1 is collected by the collector-emitter.
And a discharging transistor Q3 that discharges through the transistor.
【００２２】（作用）前記構成に基づく本発明の作用
を、図１に基づいて説明する。直流電圧Ｖinが入力され
コンデンサＣ２の端子間に直流電圧が発生すると、トラ
ンジスタＱ４がオンになる。このため、抵抗Ｒ３→ダイ
オードＤ１→コンデンサＣ１→ダイオードＤ２→トラン
ジスタＱ４の経路で電流が流れる。そして、ＭＯＳ−Ｆ
ＥＴＱ１１がオンになり、チョークコイルＬ１を介して
コンデンサＣ３に電流が流れる。(Operation) The operation of the present invention based on the above configuration will be described with reference to FIG. When a DC voltage is generated between terminals of the DC voltage V in is input capacitor C2, the transistor Q4 is turned on. Therefore, a current flows through the path of the resistor R3 → the diode D1 → the capacitor C1 → the diode D2 → the transistor Q4. And MOS-F
The ETQ11 is turned on, and a current flows to the capacitor C3 via the choke coil L1.
【００２３】この場合、抵抗Ｒ３の端子電圧がツェナー
ダイオードＺＤ１のツェナー電圧より大きくなると、ツ
ェナーダイオードＺＤ１に電流が流れ、ＭＯＳ−ＦＥＴ
Ｑ１１のゲート−ソース間電圧ＶGSをクランプする。そ
して、ＭＯＳ−ＦＥＴＱ１１がオンになると、Ｖin→Ｍ
ＯＳ−ＦＥＴＱ１１→チョークコイルＬ１→コンデンサ
Ｃ３の経路で電流が流れ、出力電圧が大きくなる。In this case, when the terminal voltage of the resistor R3 becomes larger than the Zener voltage of the Zener diode ZD1, a current flows through the Zener diode ZD1 and the MOS-FET
Q11 gate of - clamping the voltage V GS between source. Then, when MOS-FETQ11 is turned on, V in → M
A current flows through the path from the OS-FET Q11 → the choke coil L1 → the capacitor C3, and the output voltage increases.
【００２４】その後、トランジスタＱ４がオフになる
と、コンデンサＣ１に充電された電荷により、コンデン
サＣ１→トランジスタＱ２のベース→エミッタ→抵抗Ｒ
１→トランジスタＱ３のベース→エミッタ→コンデンサ
Ｃ１の経路で放電電流が流れ、コンデンサＣ１の放電が
開始される。この時ＭＯＳ−ＦＥＴＱ１１はオフにな
る。Thereafter, when the transistor Q4 is turned off, the electric charge charged in the capacitor C1 causes the capacitor C1 → the base of the transistor Q2 → the emitter → the resistor R
A discharge current flows through a path of 1 → base of transistor Q3 → emitter → capacitor C1, and discharge of capacitor C1 is started. At this time, the MOS-FET Q11 is turned off.
【００２５】前記放電電流が流れることにより、トラン
ジスタＱ３がオンになり、今度はコンデンサＣ１→抵抗
Ｒ２→トランジスタＱ３のコレクタ→エミッタ→コンデ
ンサＣ１の経路で放電電流が流れ、コンデンサＣ１の電
荷は急速に放電される。When the discharge current flows, the transistor Q3 is turned on. This time, a discharge current flows through the path of the capacitor C1, the resistor R2, the collector of the transistor Q3, the emitter, and the capacitor C1, and the charge of the capacitor C1 is rapidly increased. Discharged.
【００２６】ＭＯＳ−ＦＥＴＱ１１がオフになると、チ
ョークコイルＬ１に蓄積された電磁エネルギーにより、
Ｌ１→コンデンサＣ３→ダイオードＤ４の経路で電流が
流れ、前記チョークコイルＬ１の電磁エネルギーを放出
する。その後、再びトランジスタＱ４がオンになると、
前記動作と同じようにしてＭＯＳ−ＦＥＴＱ１１がオン
になり、前記動作を繰り返して行う。前記のようにして
ＭＯＳ−ＦＥＴＱ１１のオン／オフ動作により、発振動
作を行うことで、出力側のコンデンサＣ３には安定した
直流電圧を出力する。When the MOS-FET Q11 is turned off, the electromagnetic energy stored in the choke coil L1 causes
A current flows through a path of L1 → capacitor C3 → diode D4, and releases the electromagnetic energy of the choke coil L1. Thereafter, when the transistor Q4 is turned on again,
The MOS-FET Q11 is turned on in the same manner as the above operation, and the above operation is repeated. The oscillation operation is performed by the ON / OFF operation of the MOS-FET Q11 as described above, so that a stable DC voltage is output to the output-side capacitor C3.
【００２７】前記のようにして、スピードアップ用コン
デンサＣ１の電荷は、トランジスタＱ３を介して急速に
放電されるので、ＭＯＳ−ＦＥＴＱ１１のスイッチング
周波数が高くなった場合でも、トランジスタＱ４のオン
／オフ動作に追随して、コンデンサＣ１の充電／放電動
作を確実に行うことができる。従って、常に、高速、か
つ確実なスイッチング動作を行うことができ、高効率で
低損失の回路を実現することが可能である。As described above, the electric charge of the speed-up capacitor C1 is rapidly discharged through the transistor Q3. Therefore, even if the switching frequency of the MOS-FET Q11 is increased, the on / off operation of the transistor Q4 is performed. , The charge / discharge operation of the capacitor C1 can be reliably performed. Therefore, high-speed and reliable switching operation can always be performed, and a highly efficient and low-loss circuit can be realized.
【００２８】[0028]
【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。 §１：ＤＣ−ＤＣコンバータの説明・・・図２参照 図２はＤＣ−ＤＣコンバータを示した図である。このＤ
Ｃ−ＤＣコンバータは、Ｐチャンネル型のＭＯＳ−ＦＥ
ＴＱ１１と、バイポーラ型のトランジスタＱ２〜Ｑ８
と、抵抗Ｒ１〜Ｒ１１と、コンデンサＣ１〜Ｃ４と、ダ
イオードＤ１〜Ｄ４と、ツェナーダイオードＺＤ１、Ｚ
Ｄ２と、チョークコイルＬ１等から構成されている。Embodiments of the present invention will be described below in detail with reference to the drawings. §1: Description of DC-DC converter ... see FIG. 2 FIG. 2 is a diagram showing a DC-DC converter. This D
The C-DC converter is a P-channel type MOS-FE
TQ11 and bipolar transistors Q2 to Q8
, Resistors R1 to R11, capacitors C1 to C4, diodes D1 to D4, and Zener diodes ZD1 and ZD.
D2 and a choke coil L1 and the like.
【００２９】前記ＭＯＳ−ＦＥＴＱ１１は、主スイッチ
ング素子を構成するＰチャンネル型のＭＯＳ−ＦＥＴ
（ＭＯＳ型電界効果トランジスタ）であり、トランジス
タＱ２は、前記ＭＯＳ−ＦＥＴＱ１１のソース−ゲート
間に、コレクタ、エミッタを接続し、ＭＯＳ−ＦＥＴＱ
１１のゲート−ソース間容量に充電された電荷を放電さ
せるための補助トランジスタである。The MOS-FET Q11 is a P-channel type MOS-FET constituting a main switching element.
(MOS-type field effect transistor). The transistor Q2 has a collector and an emitter connected between the source and the gate of the MOS-FET Q11.
11 is an auxiliary transistor for discharging the charge charged in the gate-source capacitance of No. 11.
【００３０】トランジスタＱ４は、ＭＯＳ−ＦＥＴＱ１
１のゲートＧに抵抗Ｒ１を介して接続された駆動用トラ
ンジスタである。ダイオードＤ１はコンデンサＣ１に充
電電流を供給するためのものであり、コンデンサＣ１は
スピードアップ用コンデンサである。The transistor Q4 is connected to the MOS-FET Q1
A driving transistor connected to one gate G via a resistor R1. The diode D1 supplies a charging current to the capacitor C1, and the capacitor C1 is a speed-up capacitor.
【００３１】トランジスタＱ３はコンデンサＣ１の電荷
を急速に放電させるための放電用トランジスタであり、
そのコレクタには電流制限用の抵抗Ｒ２が接続されてい
る。ダイオードＤ２はコンデンサＣ１の充電電流をトラ
ンジスタＱ４へ導くと共に、コンデンサＣ１の放電電流
を阻止するためのものである。The transistor Q3 is a discharging transistor for rapidly discharging the charge of the capacitor C1,
A current limiting resistor R2 is connected to the collector. The diode D2 is for guiding the charging current of the capacitor C1 to the transistor Q4 and for preventing the discharging current of the capacitor C1.
【００３２】トランジスタＱ８と抵抗Ｒ４からなる回路
は過電流保護回路を構成している。この過電流保護回路
において、通常の動作電流では抵抗Ｒ４の端子電圧が小
さく、トランジスタＱ８はオフである。しかし、抵抗Ｒ
４に流れる電流が過電流になると、抵抗Ｒ４の端子電圧
が大きくなりトランジスタＱ８がオンになってトランジ
スタＱ５をオンにする。そして、トランジスタＱ５がオ
ンになることで、トランジスタＱ４がオフになりＭＯＳ
−ＦＥＴＱ１１をオフにする。それにより、ＭＯＳ−Ｆ
ＥＴＱ１１に流れる過電流を遮断する。なお、他の構成
は前記従来例１、２と同じである。The circuit including the transistor Q8 and the resistor R4 forms an overcurrent protection circuit. In this overcurrent protection circuit, the terminal voltage of the resistor R4 is small at a normal operating current, and the transistor Q8 is off. However, the resistance R
When the current flowing through 4 becomes an overcurrent, the terminal voltage of the resistor R4 increases, turning on the transistor Q8 and turning on the transistor Q5. Then, when the transistor Q5 is turned on, the transistor Q4 is turned off and the MOS
-Turn off the FET Q11. Thereby, MOS-F
The overcurrent flowing to the ETQ11 is cut off. Other configurations are the same as those of the first and second conventional examples.
【００３３】§２：ＤＣ−ＤＣコンバータの動作説明・
・・図２参照 以下、図２に基づき、前記ＤＣ−ＤＣコンバータの動作
を説明する。直流電圧Ｖinが入力するとコンデンサＣ２
で平滑化し、該コンデンサＣ２の端子間に直流電圧を発
生させる。この直流電圧により抵抗Ｒ１１→トランジス
タＱ４のベース→エミッタの経路で電流が流れ、トラン
ジスタＱ４がオンになる。このため、抵抗Ｒ４→抵抗Ｒ
３→ダイオードＤ１→コンデンサＣ１→ダイオードＤ２
→トランジスタＱ４の経路で電流が流れる。§2: Explanation of operation of DC-DC converter
··· See FIG. 2 Hereinafter, the operation of the DC-DC converter will be described with reference to FIG. When the DC voltage V in is the input capacitor C2
To generate a DC voltage between the terminals of the capacitor C2. With this DC voltage, a current flows through a path from the resistor R11 to the base of the transistor Q4 and then to the emitter, and the transistor Q4 is turned on. Therefore, the resistance R4 → the resistance R
3 → Diode D1 → Capacitor C1 → Diode D2
→ Current flows through the path of the transistor Q4.
【００３４】この時、コンデンサＣ１は充電され、その
後抵抗Ｒ１にも電流が流れる。この状態で、抵抗Ｒ３の
端子電圧ＶR3がＭＯＳ−ＦＥＴＱ１１のゲート−ソース
間電圧ＶGSの閾値ＶGSthより大きくなる（ＶR3＞
ＶGSth）と、ＭＯＳ−ＦＥＴＱ１１はオンになり、チョ
ークコイルＬ１を介してコンデンサＣ３に電流が流れ
る。At this time, the capacitor C1 is charged, and thereafter, a current also flows through the resistor R1. In this state, the terminal voltage V R3 of the resistor R3 is the gate of the MOS-FETs Q11 - greater than the threshold V GSTH source voltage V GS (V R3>
V GSth ), the MOS-FET Q11 turns on, and a current flows to the capacitor C3 via the choke coil L1.
【００３５】この場合、抵抗Ｒ３の端子電圧ＶR3がツェ
ナーダイオードＺＤ１のツェナー電圧ＶZ1より大きくな
ると（ＶR3＞ＶZ1）、ツェナーダイオードＺＤ１に電流
が流れ、ツェナーダイオードＺＤ１のツェナー電圧ＶZ1
によりＭＯＳ−ＦＥＴＱ１１のゲート−ソース間電圧Ｖ
GSをクランプする（一定電圧に抑える）。[0035] In this case, the terminal voltage V R3 of the resistor R3 is greater than the Zener voltage V Z1 of the Zener diode ZD1 (V R3> V Z1) , the current flows to the Zener diode ZD1, the Zener voltage V Z1 of the Zener diode ZD1
The voltage V between the gate and source of the MOS-FET Q11
Clamp GS (keep it at a constant voltage).
【００３６】前記のようにしてＭＯＳ−ＦＥＴＱ１１が
オンになると、抵抗Ｒ４→ＭＯＳ−ＦＥＴＱ１１→チョ
ークコイルＬ１→コンデンサＣ３の経路で電流が流れ、
負荷Ｌｏａｄに供給する出力電圧が大きくなる。この
時、トランジスタＱ６、Ｑ７によりコンデンサＣ３の出
力電圧を検出して、検出出力をトランジスタＱ５へ送
る。そして、抵抗Ｒ９と抵抗Ｒ１０で分圧した電圧が、
ツェナーダイオードＺＤ２のツェナー電圧（基準電圧）
より大きくなると、トランジスタＱ６がオン、トランジ
スタＱ７がオフになる。When the MOS-FET Q11 is turned on as described above, a current flows through the path of the resistor R4 → MOS-FET Q11 → choke coil L1 → capacitor C3.
The output voltage supplied to the load Load increases. At this time, the output voltage of the capacitor C3 is detected by the transistors Q6 and Q7, and the detected output is sent to the transistor Q5. Then, the voltage divided by the resistors R9 and R10 is
Zener voltage of zener diode ZD2 (reference voltage)
If it becomes larger, the transistor Q6 turns on and the transistor Q7 turns off.
【００３７】そのため、トランジスタＱ５がオンによ
り、トランジスタＱ４がオフになる。このようにしてト
ランジスタＱ４がオフになると、コンデンサＣ１に充電
された電荷により、コンデンサＣ１→トランジスタＱ２
のベース→エミッタ→抵抗Ｒ１→トランジスタＱ３のベ
ース→エミッタ→コンデンサＣ１の経路で放電電流が流
れ、コンデンサＣ１の放電が開始される。Therefore, when the transistor Q5 is turned on, the transistor Q4 is turned off. When the transistor Q4 is turned off in this way, the charge stored in the capacitor C1 causes the capacitor C1 → the transistor Q2
, A discharge current flows through the path from the base → the emitter → the resistor R1 → the base of the transistor Q3 → the emitter → the capacitor C1, and the discharge of the capacitor C1 is started.
【００３８】そして、前記放電電流が流れることによ
り、トランジスタＱ３がオンになり、今度はコンデンサ
Ｃ１→抵抗Ｒ２→トランジスタＱ３のコレクタ→エミッ
タ→コンデンサＣ１の経路で放電電流が流れ、コンデン
サＣ１の電荷は急速に放電される。そして、この状態で
ＭＯＳ−ＦＥＴＱ１１はオフになる。When the discharge current flows, the transistor Q3 is turned on. This time, a discharge current flows through the path of the capacitor C1, the resistor R2, the collector of the transistor Q3, the emitter, and the capacitor C1, and the charge of the capacitor C1 is reduced. Discharges rapidly. Then, in this state, the MOS-FET Q11 is turned off.
【００３９】ＭＯＳ−ＦＥＴＱ１１がオフになると、チ
ョークコイルＬ１に蓄積された電磁エネルギーにより、
Ｌ１→コンデンサＣ３→ダイオードＤ４のループで電流
が流れ、前記チョークコイルＬ１の電磁エネルギーを放
出する。When the MOS-FET Q11 is turned off, the electromagnetic energy accumulated in the choke coil L1 causes
A current flows in a loop of L1 → capacitor C3 → diode D4, and releases the electromagnetic energy of the choke coil L1.
【００４０】その後、抵抗Ｒ９と抵抗Ｒ１０で分圧した
電圧が、ツェナーダイオードＺＤ２のツェナー電圧（基
準電圧）より小さくなると、トランジスタＱ６がオフ、
トランジスタＱ７がオンになる。そのため、トランジス
タＱ５がオフにより、トランジスタＱ４がオンになる。
このようにしてトランジスタＱ４がオンになると、前記
動作と同じようにしてＭＯＳ−ＦＥＴＱ１１がオンにな
り、前記動作を繰り返して行う。Thereafter, when the voltage divided by the resistors R9 and R10 becomes smaller than the Zener voltage (reference voltage) of the Zener diode ZD2, the transistor Q6 is turned off.
The transistor Q7 turns on. Therefore, when the transistor Q5 is turned off, the transistor Q4 is turned on.
When the transistor Q4 is turned on in this way, the MOS-FET Q11 is turned on in the same manner as the above operation, and the above operation is repeated.
【００４１】前記のようにしてＭＯＳ−ＦＥＴＱ１１の
オン／オフ動作により、発振動作を行うことで、出力側
のコンデンサＣ３は安定した直流電圧を出力し、この直
流電圧を負荷Ｌｏａｄへ印加する。なお、前記動作中
に、ＭＯＳ−ＦＥＴＱ１１に過電流が流れた場合、抵抗
Ｒ４の端子電圧が大きくなり、トランジスタＱ８がオン
になってトランジスタＱ５をオンにし、トランジスタＱ
４をオフにする。このため、ＭＯＳ−ＦＥＴＱ１１がオ
フになり、前記過電流を防止する。As described above, the oscillation operation is performed by the ON / OFF operation of the MOS-FET Q11, so that the capacitor C3 on the output side outputs a stable DC voltage and applies this DC voltage to the load Load. When an overcurrent flows through the MOS-FET Q11 during the above operation, the terminal voltage of the resistor R4 increases, the transistor Q8 turns on, the transistor Q5 turns on, and the transistor Q5 turns on.
Turn 4 off. Therefore, the MOS-FET Q11 is turned off to prevent the overcurrent.
【００４２】§３：変形例の説明・・・図３参照 図３は変形例の説明図である。前記図２に示したＤＣ−
ＤＣコンバータは、図３に示したように変形しても同様
に実施可能である。以下、ＤＣ−ＤＣコンバータの変形
例について説明する。§3: Description of Modification Example—See FIG. 3 FIG. 3 is an explanatory diagram of a modification example. The DC- shown in FIG.
The DC converter can be similarly implemented even if it is modified as shown in FIG. Hereinafter, a modified example of the DC-DC converter will be described.
【００４３】(1) ：変形例１の説明・・・図３のＡ図参
照 変形例１は、図２に示したＤＣ−ＤＣコンバータにおい
て、抵抗Ｒ２の接続箇所を変更した例であり、他の構成
は図２と同じである。この場合、抵抗Ｒ２の一端はトラ
ンジスタＱ３のコレクタに接続し、抵抗Ｒ２の他端はダ
イオードＤ１のアノードと抵抗Ｒ１の接続点とした。(1): Description of Modification 1—See FIG. 3A A modification 1 is an example in which the connection point of the resistor R2 is changed in the DC-DC converter shown in FIG. Is the same as that of FIG. In this case, one end of the resistor R2 is connected to the collector of the transistor Q3, and the other end of the resistor R2 is a connection point between the anode of the diode D1 and the resistor R1.
【００４４】この回路では、コンデンサＣ１の充電時に
は、抵抗Ｒ３→ダイオードＤ１→コンデンサＣ１→ダイ
オードＤ２→トランジスタＱ４の経路で電流が流れる。
また、コンデンサＣ１の放電時には、コンデンサＣ１→
トランジスタＱ２のベース→エミッタ→抵抗Ｒ１→トラ
ンジスタＱ３のベース→エミッタ→コンデンサＣ１の経
路で電流が流れ、トランジスタＱ３がオンになる。そし
て、コンデンサＣ１→トランジスタＱ２のベース→エミ
ッタ→抵抗Ｒ２→トランジスタＱ３のコレクタ→エミッ
タ→コンデンサＣ１の経路で電流が流れ、急速に放電す
る。なお、他の動作は図２と同じである。In this circuit, when the capacitor C1 is charged, a current flows through the path of the resistor R3 → the diode D1 → the capacitor C1 → the diode D2 → the transistor Q4.
When discharging the capacitor C1, the capacitor C1 →
A current flows through the path of the base of the transistor Q2 → the emitter → the resistor R1 → the base of the transistor Q3 → the emitter → the capacitor C1, and the transistor Q3 is turned on. Then, a current flows through the path of the capacitor C1, the base of the transistor Q2, the emitter, the resistor R2, the collector of the transistor Q3, the emitter, and the capacitor C1, and discharges rapidly. Other operations are the same as those in FIG.
【００４５】(2) ：変形例２の説明・・・図３のＢ図参
照 変形例２は、図２に示したＤＣ−ＤＣコンバータにおい
て、ダイオードＤ２と抵抗Ｒ２の接続箇所を変更した例
であり、他の構成は図２と同じである。この場合、ダイ
オードＤ１とＤ２を同じ向きにして直列接続し、前記２
つのダイオードＤ１、Ｄ２の接続点をトランジスタＱ
２、Ｑ３の各ベースに接続する。また、ダイオードＤ１
のアノードを、トランジスタＱ２のエミッタと抵抗Ｒ１
との接続点に接続し、ダイオードＤ２のカソードをコン
デンサＣ１の一方の電極に接続する。(2): Description of Modification 2—See FIG. 3B FIG. 3 is a modification of the DC-DC converter shown in FIG. 2 in which the connection between the diode D2 and the resistor R2 is changed. The other configuration is the same as that of FIG. In this case, the diodes D1 and D2 are connected in series with the same orientation,
The connection point of the two diodes D1 and D2 is connected to the transistor Q
2. Connect to each base of Q3. Also, the diode D1
Is connected to the emitter of the transistor Q2 and the resistor R1.
And the cathode of the diode D2 is connected to one electrode of the capacitor C1.
【００４６】更に、トランジスタＱ３をＰＮＰ型のバイ
ポーラトランジスタで構成し、そのエミッタはダイオー
ドＤ２のカソードを接続し、コレクタは抵抗Ｒ２を介し
てコンデンサＣ１の他端に接続し、ベースは、ダイオー
ドＤ１のカソードとダイオードＤ２のアノードとの接続
点に接続する。Further, the transistor Q3 is constituted by a PNP-type bipolar transistor, the emitter of which is connected to the cathode of the diode D2, the collector of which is connected to the other end of the capacitor C1 via the resistor R2, and the base of which is connected to the diode D1. It is connected to the connection point between the cathode and the anode of the diode D2.
【００４７】この回路で、コンデンサＣ１の充電時に
は、抵抗Ｒ３→ダイオードＤ１→ダイオードＤ２→コン
デンサＣ１→トランジスタＱ４の経路で電流が流れる。
また、コンデンサＣ１の放電時には、コンデンサＣ１→
トランジスタＱ３のエミッタ→ベース→トランジスタＱ
２のベース→エミッタ→抵抗Ｒ１→コンデンサＣ１の経
路で電流が流れ、トランジスタＱ３がオンになる。In this circuit, when the capacitor C1 is charged, a current flows through the path of the resistor R3 → the diode D1 → the diode D2 → the capacitor C1 → the transistor Q4.
When discharging the capacitor C1, the capacitor C1 →
Transistor Q3 emitter → base → transistor Q
A current flows through the path of the base 2, the emitter, the resistor R1, and the capacitor C1, and the transistor Q3 is turned on.
【００４８】そして、トランジスタＱ３がオンになる
と、コンデンサＣ１→トランジスタＱ３のエミッタ→コ
レクタ→抵抗Ｒ２→コンデンサＣ１の経路で電流が流
れ、急速に放電する。なお、他の動作は図２の回路と同
じである。When the transistor Q3 is turned on, a current flows through the path of the capacitor C1, the emitter of the transistor Q3, the collector, the resistor R2, and the capacitor C1, and discharges rapidly. Other operations are the same as those of the circuit of FIG.
【００４９】§４：実験例１の説明・・・図４〜図５参
照 図４は実験例１の説明図（その１）、図５は実験例１の
説明図（その２）である。前記ＤＣ−ＤＣコンバータの
効果を確認するため、前記回路例について実験を行っ
た。以下、前記実験例１について説明する。なお、比較
のため、前記従来例の回路についても実験を行ったの
で、それらを含めて説明する。§ 4: Description of Experimental Example 1—See FIGS. 4 and 5 FIG. 4 is an explanatory view of Experimental Example 1 (Part 1), and FIG. 5 is an explanatory view of Experimental Example 1 (Part 2). In order to confirm the effect of the DC-DC converter, an experiment was performed on the circuit example. Hereinafter, Experimental Example 1 will be described. For comparison, an experiment was also performed on the circuit of the conventional example, and the description will be made including those experiments.
【００５０】(1) ：実験回路の説明・・・図４参照 実験に使用した回路は、前記ＤＣ−ＤＣコンバータの発
振部を構成する回路の一部であり、図４のＡ図に回路例
１（従来例）を示し、Ｂ図に回路例２（本発明）を示
す。(1): Description of the experimental circuit--see FIG. 4 The circuit used for the experiment is a part of the circuit constituting the oscillation section of the DC-DC converter, and FIG. 1 (conventional example) is shown, and FIG.
【００５１】前記回路例１は、前記従来例２の発振部を
構成する回路の一部である。この回路例１は、ＭＯＳ−
ＦＥＴＱ１１と、トランジスタＱ２、Ｑ４と、抵抗Ｒ
１、Ｒ３と、ツェナーダイオードＺＤ１と、コンデンサ
Ｃ１、ダイオードＤ１からなる回路である。この回路に
おいて、入力側に入力電圧Ｖinを印加し、出力側に負荷
ＲL を接続した。The circuit example 1 is a part of the circuit constituting the oscillating unit of the conventional example 2. This circuit example 1 uses a MOS-
FET Q11, transistors Q2 and Q4, and resistor R
1, R3, a Zener diode ZD1, a capacitor C1, and a diode D1. In this circuit, by applying an input voltage V in at the input side and connected to a load R L on the output side.
【００５２】前記回路例２は、前記図２に示したＤＣ−
ＤＣコンバータの発振部を構成する回路の一部である。
この回路例２は、ＭＯＳ−ＦＥＴＱ１１と、トランジス
タＱ２、Ｑ３、Ｑ４と、抵抗Ｒ１、Ｒ２、Ｒ３と、ツェ
ナーダイオードＺＤ１と、コンデンサＣ１、ダイオード
Ｄ１、Ｄ２からなる回路である。この回路において、入
力側に入力電圧Ｖinを印加し、出力側に負荷ＲL を接続
した。The circuit example 2 is a DC-to-DC converter shown in FIG.
It is a part of a circuit constituting an oscillating unit of the DC converter.
The circuit example 2 is a circuit including a MOS-FET Q11, transistors Q2, Q3, Q4, resistors R1, R2, R3, a Zener diode ZD1, a capacitor C1, and diodes D1, D2. In this circuit, by applying an input voltage V in at the input side and connected to a load R L on the output side.
【００５３】(2) ：実験例１の説明・・・図５参照 実験例１では、前記回路例１、及び回路例２について実
験を行い、図５に示した実験結果を得た。前記回路例
１、及び回路例２について、トランジスタＱ４のベース
に周波数ｆ＝１００ＫＨZ 、及び５００ＫＨZ の矩形波
パルスを印加して駆動し、その時のＭＯＳ−ＦＥＴＱ１
１のゲート−ソース間電圧ＶGSを測定した。また、入力
電圧Ｖin＝３０Ｖとした。(2) Description of Experimental Example 1—See FIG. 5 In Experimental Example 1, experiments were performed on Circuit Examples 1 and 2, and the experimental results shown in FIG. 5 were obtained. The circuit example 1, and the circuit example 2, the base frequency f = 100KH Z of the transistors Q4, and by applying a rectangular pulse of 500KH Z drives, MOS-FET Q1 at that time
The gate-source voltage V GS of Sample No. 1 was measured. In addition, as the input voltage V in = 30V.
【００５４】前記周波数ｆ＝１００ＫＨZ の場合の実験
データをＡ図にデータ１として示してあり、前記周波数
ｆ＝５００ＫＨZ の場合の実験データをＢ図にデータ２
として示してある。データ１、データ２において、横軸
は時間（μＳ）であり、５μＳ／ｄｉｖである。また、
縦軸はＭＯＳ−ＦＥＴＱ１１のゲート−ソース間電圧Ｖ
GS（Ｖ）であり、５Ｖ／ｄｉｖである。[0054] The frequency f = 100KH experimental data in the case of Z is shown as data 1 to A Figure, data 2 experimental data obtained when the frequency f = 500KH Z to B Figure
It is shown as In Data 1 and Data 2, the horizontal axis is time (μS), which is 5 μS / div. Also,
The vertical axis represents the gate-source voltage V of the MOS-FET Q11.
GS (V), which is 5 V / div.
【００５５】前記実験の結果は図示の通りであり、は
回路例１（従来例）の実験結果を示し、は回路例２
（本発明）の実験結果を示す。のデータ（従来の回路
例１）では、Ａ図に示したように、周波数ｆ＝１００Ｋ
ＨZ の場合、ＶGSは比較的大きく、ＭＯＳ−ＦＥＴＱ１
１を駆動することも可能である。しかし、Ｂ図に示した
ように、周波数ｆ＝５００ＫＨZ の場合、ＶGSは極めて
小さく（ＶGS≒１．２Ｖ）、ＭＯＳ−ＦＥＴＱ１１を正
常にオン／オフ駆動することはできなくなる。The results of the above experiments are as shown in the figure, and shows the experimental results of Circuit Example 1 (conventional example), and Circuit Example 2
The experimental results of (the present invention) are shown. Data (conventional circuit example 1), the frequency f = 100K as shown in FIG.
For H Z, V GS is relatively large, MOS-FET Q1
1 can also be driven. However, as shown in B diagram for frequency f = 500KH Z, V GS is not able to drive very small (V GS ≒ 1.2V), normally MOS-FETs Q11 ON / OFF.
【００５６】すなわち、従来例の回路では、ＭＯＳ−Ｆ
ＥＴＱ１１の駆動周波数が低い範囲（重負荷時）では略
正常なオン／オフ駆動をすることは可能であるが、駆動
周波数が高くなると（軽負荷時）ＶGSが極めて小さくな
りＭＯＳ−ＦＥＴＱ１１を正常に駆動することができな
くなることが判明した。That is, in the conventional circuit, the MOS-F
In the range where the driving frequency of the ETQ 11 is low (at heavy load), it is possible to perform substantially normal on / off driving. However, when the driving frequency is high (at light load), V GS becomes extremely small, and the MOS-FET Q 11 is normally operated. It turned out that it became impossible to drive.
【００５７】これに対してのデータ（本発明の回路例
２）では、駆動周波数ｆが低くても、高くてもＶGSは十
分に高い値が得られており、全ての周波数範囲（軽負荷
から重負荷の全ての範囲）に対して、ＭＯＳ−ＦＥＴＱ
１１を常に確実にオン／オフ駆動することが可能である
ことが確認された。On the other hand, in the data (circuit example 2 of the present invention), even if the driving frequency f is low or high, a sufficiently high value of V GS is obtained, and the entire frequency range (light load) is obtained. MOS-FET Q
It has been confirmed that it is possible to always reliably turn on / off the motor 11.
【００５８】§５：実験例２の説明・・・図６参照 図６は実験例２の説明図である。実験例２では、前記Ｄ
Ｃ−ＤＣコンバータの効果を確認するため、図８に示し
た従来例２のＤＣ−ＤＣコンバータと、図２に示した本
実施の形態におけるＤＣ−ＤＣコンバータについて実験
を行った。なお、比較のため、前記従来例の回路につい
ても実験を行ったので、それらを含めて説明する。§5: Description of Experimental Example 2—See FIG. 6 FIG. 6 is an explanatory diagram of Experimental Example 2. In Experimental Example 2, the above D
In order to confirm the effect of the C-DC converter, an experiment was performed on the DC-DC converter of Conventional Example 2 shown in FIG. 8 and the DC-DC converter of the present embodiment shown in FIG. For comparison, an experiment was also performed on the circuit of the conventional example, and the description will be made including those experiments.
【００５９】実験条件としては、入力電圧Ｖin＝３０
Ｖ、測定温度Ｔ＝２５°Ｃとした。そして、特に、出力
電流Ｉout と、入力電流Ｉin、特に、軽負荷時の入力電
流を測定した。図において、横軸は出力電流Ｉout （ｍ
Ａ）、縦軸は入力電流Ｉin（ｍＡ）であり、の点線は
従来例２の特性、の実線は本発明の特性を示す。[0059] As the experimental conditions, the input voltage V in = 30
V, measurement temperature T = 25 ° C. In particular, the output current Iout and the input current Iin , particularly, the input current at light load were measured. In the figure, the horizontal axis represents the output current I out (m
A), the vertical axis is the input current I in (mA), the dotted line is the characteristic of Conventional Example 2, and the solid line is the characteristic of the present invention.
【００６０】前記のように、従来例２では、ＭＯＳ−Ｆ
ＥＴＱ１１の駆動回路に設けたコンデンサＣ１と抵抗Ｒ
１はある程度大きくする必要がある。このような自励式
チョッパー型ＤＣ−ＤＣコンバータでは、出力電流Ｉ
out （負荷電流）が小さい場合（例えば、Ｉout ＝２０
０ｍＡ以下の場合）、ＭＯＳ−ＦＥＴＱ１１による発振
部の発振周波数が高くなる。As described above, in the conventional example 2, the MOS-F
Capacitor C1 and resistor R provided in the drive circuit of ETQ11
1 needs to be increased to some extent. In such a self-excited chopper type DC-DC converter, the output current I
out (load current) is small (for example, I out = 20)
In the case of 0 mA or less), the oscillation frequency of the oscillation unit of the MOS-FET Q11 increases.
【００６１】その際、コンデンサＣ１と抵抗Ｒ１が大き
いと、コンデンサＣ１の容量と抵抗Ｒ１の抵抗値により
決まる時定数（コンデンサＣ１の放電時定数）が大き
く、コンデンサＣ１に充電された電荷が十分に放電され
ずに次の充電が始まる状態となる。従って、発振周波数
が更に高くなると、ＭＯＳ−ＦＥＴＱ１１がうまく発振
しなくなる。このため、のように入力電流Ｉinが増加
し、損失（Ｑ１１でのロス）が増え、効率が低下する。
すなわち、従来例２では、軽負荷時に入力電流Ｉ inが増
加し、ＭＯＳ−ＦＥＴＱ１１でのロスが増加し効率が低
下することが確認できた。At this time, the capacitor C1 and the resistor R1 are large.
And the capacitance of the capacitor C1 and the resistance of the resistor R1
Determined time constant (discharge time constant of capacitor C1) is large
And the charge stored in the capacitor C1 is sufficiently discharged.
The next charging starts. Therefore, the oscillation frequency
Is higher, MOS-FET Q11 oscillates well
No longer. Therefore, the input current IinIncreases
However, the loss (loss in Q11) increases, and the efficiency decreases.
That is, in the conventional example 2, the input current I inIncreased
In addition, the loss in the MOS-FET Q11 increases and the efficiency is low.
It was confirmed that it would go down.
【００６２】これに対して本発明のＤＣ−ＤＣコンバー
タでは、のように軽負荷時でも特に、入力電流Ｉinが
増加することはなく、常に正常に発振動作ができ、効率
の良いＤＣ−ＤＣコンバータが得られることが確認でき
た。[0062] In the DC-DC converter of the present invention, on the other hand, no particular, the input current I in is increased even at a light load as can always correctly oscillation operation, efficient DC-DC It was confirmed that a converter could be obtained.
【００６３】（他の実施の形態）以上実施の形態につい
て説明したが、本発明は次のようにしても実施可能であ
る。(Other Embodiments) Although the embodiments have been described above, the present invention can be implemented as follows.
【００６４】(1) ：主スイッチング素子は、図２に示し
たＰチャンネル型のＭＯＳ−ＦＥＴに限らず、Ｎチャン
ネル型のＭＯＳ−ＦＥＴでも適用可能である。 (2) ：ＤＣ−ＤＣコンバータは降圧チョッパー型回路に
限らず、他のＤＣ−ＤＣコンバータにも同様に適用可能
である。(1) The main switching element is not limited to the P-channel type MOS-FET shown in FIG. 2, but may be applied to an N-channel type MOS-FET. (2): The DC-DC converter is not limited to the step-down chopper type circuit, and can be similarly applied to other DC-DC converters.
【００６５】[0065]
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：放電用トランジスタを含む簡単な回路の追加によ
り、ＭＯＳ−ＦＥＴからなる主スイッチング素子のオン
／オフ動作を高速、かつ確実に行える。また、高効率で
低損失の回路を実現することが可能である。As described above, the present invention has the following effects. (1): By adding a simple circuit including a discharging transistor, the on / off operation of the main switching element composed of a MOS-FET can be performed at high speed and reliably. Further, a highly efficient and low-loss circuit can be realized.
【００６６】(2) ：本発明の回路では、駆動周波数ｆが
低くても、高くても主スイッチング素子を構成するＭＯ
Ｓ−ＦＥＴのゲート−ソース間電圧ＶGSは常に十分に高
い値が得られており、全ての周波数範囲（軽負荷から重
負荷の全ての範囲）に対して、前記ＭＯＳ−ＦＥＴＱを
常に確実にオン／オフ駆動することが可能である。(2): In the circuit of the present invention, the MO that constitutes the main switching element is used regardless of whether the driving frequency f is low or high.
The gate-source voltage V GS of the S-FET always has a sufficiently high value, and the MOS-FET Q is always reliably used for all frequency ranges (all ranges from light load to heavy load). On / off drive is possible.
【００６７】(3) ：本発明のＤＣ−ＤＣコンバータで
は、軽負荷時でも特に、入力電流が増加することはな
く、常に正常に発振動作ができ、効率の良いＤＣ−ＤＣ
コンバータが得られる。(3): In the DC-DC converter of the present invention, the input current does not increase even at a light load, the oscillation can always be normally performed, and the efficient DC-DC converter can be used.
A converter is obtained.
【図１】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】実施の形態におけるＤＣ−ＤＣコンバータを示
した図である。FIG. 2 is a diagram showing a DC-DC converter according to the embodiment.
【図３】実施の形態における変形例の説明図である。FIG. 3 is an explanatory diagram of a modification in the embodiment.
【図４】実施の形態における実験例１の説明図（その
１）である。FIG. 4 is an explanatory diagram (part 1) of Experimental Example 1 in the embodiment.
【図５】実施の形態における実験例１の説明図（その
２）である。FIG. 5 is an explanatory view (No. 2) of Experimental Example 1 in the embodiment.
【図６】実施の形態における実験例２の説明図である。FIG. 6 is an explanatory diagram of Experimental Example 2 in the embodiment.
【図７】従来例１のＤＣ−ＤＣコンバータを示した図で
ある。FIG. 7 is a diagram showing a DC-DC converter of Conventional Example 1.
【図８】従来例２のＤＣ−ＤＣコンバータを示した図で
ある。FIG. 8 is a diagram showing a DC-DC converter of a second conventional example.
Ｑ１〜Ｑ８ バイポーラ型のトランジスタ Ｒ１〜Ｒ１１ 抵抗 Ｃ１〜Ｃ４ コンデンサ Ｄ１〜Ｄ４ ダイオード Ｌ１ チョークコイル ＺＤ１、ＺＤ２、ＺＤ３ ツェナーダイオード Q1 to Q8 Bipolar transistors R1 to R11 Resistors C1 to C4 Capacitors D1 to D4 Diodes L1 Choke coils ZD1, ZD2, ZD3 Zener diodes
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/155 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 3/155
Claims (1)
子と、前記主スイッチング素子を駆動する駆動用トラン
ジスタと、前記主スイッチング素子に接続されたスピー
ドアップ用コンデンサと、前記コンデンサに並列接続さ
れた抵抗を備え、 前記駆動用トランジスタがオンの場合、前記コンデンサ
が充電されて主スイッチング素子がオンになり、駆動用
トランジスタがオフの場合、前記コンデンサの電荷が前
記抵抗を介して放電し、主スイッチング素子がオフにな
るＤＣ−ＤＣコンバータにおいて、 前記駆動用トランジスタがオフの場合に、前記コンデン
サの放電電流でオンになり、前記コンデンサの電荷をコ
レクタ−エミッタを介して放電させる放電用トランジス
タを備えていることを特徴としたＤＣ−ＤＣコンバー
タ。A main switching element comprising a MOS-FET; a driving transistor for driving the main switching element; a speed-up capacitor connected to the main switching element; and a resistor connected in parallel to the capacitor. When the driving transistor is on, the capacitor is charged and the main switching element is turned on.When the driving transistor is off, the electric charge of the capacitor is discharged through the resistor, and the main switching element is turned on. In the DC-DC converter that is turned off, when the driving transistor is turned off, the driving transistor is turned on by the discharge current of the capacitor, and the charge of the capacitor is copied.
A DC-DC converter comprising a discharging transistor for discharging via a collector-emitter .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19195296A JP3174273B2 (en) | 1996-07-22 | 1996-07-22 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19195296A JP3174273B2 (en) | 1996-07-22 | 1996-07-22 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1042555A JPH1042555A (en) | 1998-02-13 |
| JP3174273B2 true JP3174273B2 (en) | 2001-06-11 |
Family
ID=16283192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19195296A Expired - Lifetime JP3174273B2 (en) | 1996-07-22 | 1996-07-22 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3174273B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60106984T2 (en) * | 2001-04-30 | 2005-11-03 | Infineon Technologies Ag | CHARGER WITH DC / DC CONVERSION |
| JP5460138B2 (en) * | 2009-06-23 | 2014-04-02 | キヤノン株式会社 | Switching element drive circuit, converter |
| JP7199325B2 (en) * | 2019-09-02 | 2023-01-05 | 株式会社東芝 | switch circuit |
-
1996
- 1996-07-22 JP JP19195296A patent/JP3174273B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1042555A (en) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835299B2 (en) | Self-excited DC-DC converter | |
| JP3505068B2 (en) | Synchronous rectification DC-DC converter | |
| US6160388A (en) | Sensing of current in a synchronous-buck power stage | |
| US6294903B1 (en) | Switching power supply | |
| JP2003189602A (en) | Dc-dc converter and electric equipment using the same | |
| JPH0956150A (en) | Switching power supply | |
| US6995483B2 (en) | Synchronous buck and boost regulator power reduction circuit using high side sensing | |
| US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
| JP3097886B2 (en) | Step-up chopper type switching power supply | |
| JP3211463B2 (en) | Switch circuit | |
| JP3174273B2 (en) | DC-DC converter | |
| JP2002078325A (en) | Dc-dc converter and electronic apparatus using the same | |
| JP3444468B2 (en) | DC-DC converter | |
| US6229339B1 (en) | Circuit for driving switching element | |
| JP2602752B2 (en) | Driver circuit for insulated gate power semiconductor device | |
| JP3251192B2 (en) | Overcurrent protection circuit | |
| JP3118424B2 (en) | Self-excited switching power supply | |
| JP3469455B2 (en) | Switching power supply | |
| JP3514600B2 (en) | Switching power supply and control method thereof | |
| JP2651971B2 (en) | Driver circuit for insulated gate power semiconductor device | |
| JP2001037214A (en) | Power source circuit | |
| JPH0412665A (en) | Switching power supply | |
| JP2977482B2 (en) | Self-excited DC-DC converter | |
| JPH041586B2 (en) | ||
| US20230283184A1 (en) | Minimum peak current for power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |