JPH0716233U - Memory device - Google Patents
Memory deviceInfo
- Publication number
- JPH0716233U JPH0716233U JP4994593U JP4994593U JPH0716233U JP H0716233 U JPH0716233 U JP H0716233U JP 4994593 U JP4994593 U JP 4994593U JP 4994593 U JP4994593 U JP 4994593U JP H0716233 U JPH0716233 U JP H0716233U
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- memory
- backup
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 バックアップ電源を用いることなく常用のR
AM部(RAMボード)の監視制御の所要のデータを停
電バックアップし、省力化及びランニングコストの低減
を図り、しかも、実装効率も向上する。
【構成】 監視制御の各種データを書換自在に保持する
RAMボード9と、このボード9の所要のデータを異常
時にバックアップ記憶する書換自在の半導体不揮発性メ
モリ構成のバックアップ部10とを備える。
(57) [Summary] [Purpose] R for regular use without using a backup power supply.
Data required for monitoring and control of the AM section (RAM board) is backed up by a power failure to save labor and reduce running costs, and also improve mounting efficiency. [Structure] A RAM board 9 that rewritably holds various data for monitoring and control, and a rewritable semiconductor non-volatile memory configuration backup unit 10 that backs up and stores required data of the board 9 in the event of an abnormality.
Description
【0001】[0001]
本考案は、各種の遠方監視制御の制御装置(親局装置)又は被制御装置(子局 装置)に設けられるメモリ装置に関する。 The present invention relates to a memory device provided in a control device (master station device) or a controlled device (slave station device) for various remote monitoring controls.
【0002】[0002]
従来、遠方監視制御の制御装置,被制御装置は、それぞれマイクロコンピュー タを用いてはぼ図3に示すように形成される。 そして、制御部としてのCPU1はバス2を介してメモリ装置3のROMボー ド4をアクセスし、このボード4に予め保持された監視制御のプログラムを実行 し、各入出力インタフェースボード5a〜5nの監視データ等の入力データを収 集,処理する。 Conventionally, a control device and a controlled device for remote monitoring control are formed by using a microcomputer as shown in FIG. Then, the CPU 1 as the control unit accesses the ROM board 4 of the memory device 3 via the bus 2 and executes the supervisory control program stored in the board 4 in advance to execute the monitoring control program of each of the input / output interface boards 5a to 5n. Collects and processes input data such as monitoring data.
【0003】 この収集,処理は常用のRAM部としてのRAMボード6を用いて実行され、 この収集,処理過程で発生した監視制御の各種データはRAMボード6に書換自 在に保持されて一時記憶される。 さらに、RAMボード6のデータは、必要に応じて例えば各入出力インタフェ ースボード5a〜5nから外部に出力される。 なお、RAMボード6に保持される監視制御のデータには、監視データ等の入 力データ,制御データ及び現在の監視制御の状態を示す管理データ等がある。This collection and processing is executed by using the RAM board 6 as a regular RAM section, and various monitoring control data generated during this collection and processing process is rewritten and retained in the RAM board 6 for temporary storage. To be done. Further, the data of the RAM board 6 is output to the outside from each of the input / output interface boards 5a to 5n as needed. The supervisory control data held on the RAM board 6 includes input data such as supervisory data, control data, and management data indicating the current supervisory control state.
【0004】 ところで、この種遠方監視制御装置の運転中には、何らかの事故或いは現地改 造等に基づき、制御装置,被制御装置の電源がオフする事態(停電)が発生する 。 このとき、停電によるRAMボード6のデータ,とくに重要な監視データ,管 理データ等の消失を防止するため、従来は、図3に示すようにRAMボード6に 電池又はスーパーキャパシタ構成のバックアップ電源7が接続され、この電源7 によりRAMボード6の各データが停電バックアップされる。By the way, during the operation of this type of remote monitoring control device, a situation (power failure) occurs in which the power supplies of the control device and the controlled device are turned off due to some accident or site modification. At this time, in order to prevent the data of the RAM board 6, particularly important monitoring data, management data, etc. from being lost due to a power failure, conventionally, as shown in FIG. 3, the RAM board 6 has a backup power supply 7 of battery or supercapacitor configuration. Is connected, and each data of the RAM board 6 is backed up by a power failure by the power supply 7.
【0005】[0005]
前記図3の従来のメモリ装置は、常用のRAM部であるRAMボード6のデー タの停電バックアップにバックアップ電源7を要し、この電源7は電池又はスー パーキャパシタにより形成される。 The conventional memory device shown in FIG. 3 requires a backup power supply 7 for backing up the data of the RAM board 6, which is a commonly used RAM unit, in case of power failure, and the power supply 7 is formed by a battery or a supercapacitor.
【0006】 そして、電池は比較的短時間で消耗するため、長時間の停電バックアップが困 難であり、しかも、消耗を監視して交換する必要があり、頻繁な保守作業を要し 、省力化及びランニングコストの低下が図れない問題点がある。 また、スーパーキャパシタは、電池より長時間の停電バックアップが行えるが 、そのバックアップ時間にも限度があり、長時間の停電バックアップが行えない 問題点がある。Since the battery is consumed in a relatively short time, it is difficult to back up the power for a long time, and it is necessary to monitor and replace the battery, which requires frequent maintenance work, which saves labor. Also, there is a problem that the running cost cannot be reduced. In addition, although a supercapacitor can perform a power outage backup for a longer period of time than a battery, the backup time is also limited, and there is the problem that a long power outage backup cannot be performed.
【0007】 しかも、電池,スーパーキャパシタのいすれを用いたとしても、電源7は大型 であり、RAMボード6と別体に形成され、いわゆる実装効率の向上が図れない 問題点がある。 本考案は、電池等のバックアップ電源を用いないでRAM部のデータを長期間 にわたって停電バックアップし、省力化及びライニングコストの向上を図り、し かも、実装効率も向上することを目的とする。Moreover, even if either a battery or a supercapacitor is used, the power supply 7 is large and formed separately from the RAM board 6, so that so-called mounting efficiency cannot be improved. An object of the present invention is to back up the data in the RAM section for a long time without using a backup power source such as a battery to save labor and improve the lining cost, and also to improve the mounting efficiency.
【0008】[0008]
前記の目的を達成するために、本考案のメモリ装置においては、監視制御の各 種データを書換自在に保持する常用のRAM部と、このRAM部の所要のデータ を異常時にバックアップ記憶する書換自在の半導体不揮発性メモリ構成のバック アップ部とを備える。 In order to achieve the above-mentioned object, in the memory device of the present invention, a regular RAM section that rewritably holds various data for supervisory control, and a rewritable section that backs up and stores the required data in this RAM section in the event of an abnormality And a backup unit having a semiconductor nonvolatile memory configuration.
【0009】[0009]
前記のように構成された本考案のメモリ装置の場合、RAM部の監視制御の所 要のデータは異常時に半導体不揮発性メモリ構成のバックアップ部に停電バック アップされる。 In the case of the memory device of the present invention configured as described above, the data required for the supervisory control of the RAM section is backed up to the backup section of the semiconductor non-volatile memory when a power failure occurs.
【0010】 そして、バックアップ部がバックアップ電源を必要としない書換自在のフラシ ュメモリ等の半導体不揮発性メモリにより形成されるため、従来の電池やスーパ ーキャパシタのような大型のバックアップ電源を用いることなく、RAM部の所 要のデータの長時間の停電バックアップが行える。 また、バックアップ部は消耗等に伴う交換が不要であり、従来のような保守作 業が省け、しかも、従来の電池,スーパーキャパシタより若しく小型に形成でき る。Since the backup unit is formed by a semiconductor non-volatile memory such as a rewritable flash memory that does not require a backup power supply, the RAM does not have to use a large backup power supply such as a conventional battery or supercapacitor. It is possible to back up long-term power outages of important data in some parts. In addition, the backup part does not need to be replaced due to wear, etc., eliminating the maintenance work required in the past, and it can be made smaller and younger than conventional batteries and supercapacitors.
【0011】[0011]
1実施例について、図1及び図2を参照して説明する。 図1において、図3と同一符号は同一もしくは相当するものを示し、8は図3 のメモリ装置3の代わりに設けられたメモリ装置、9は図3のRAMボード6の 代わりに設けられたRAMボードであり、常用のRAM部を形成する。10はR AMボード9の一部に実装されたバックアップ部であり、書換自在の不揮発性メ モリとしてのフラシュメモリにより形成されている。 One embodiment will be described with reference to FIGS. 1 and 2. 1, the same reference numerals as those in FIG. 3 denote the same or corresponding ones, 8 is a memory device provided in place of the memory device 3 in FIG. 3, and 9 is a RAM provided in place of the RAM board 6 in FIG. It is a board and forms a regular RAM part. Reference numeral 10 is a backup unit mounted on a part of the RAM board 9 and is formed by a flash memory as a rewritable non-volatile memory.
【0012】 また、図2はRAMボード9の詳細な構成を示し、同図において、11a,1 1b,…,11nはS−RAM構成の第1,第2,…,第Nメモリブロック、1 2はバックアップ部10のフラシュメモリ、13はメモリブロック11a〜11 nとフラシュメモリ12との間に設けられたバックアップデータの書込み,読出 し選択用のスイッチ回路、14は書込み,読出し制御用のコントロールレジスタ であり、バス2を介したソフトウェアルートの指令及び端子15の電源異常の信 号{PF(PowerFaile)信号}等のハードウェアルートの指令に基づ いて動作する。FIG. 2 shows a detailed configuration of the RAM board 9. In FIG. 2, 11a, 11b, ..., 11n are first, second, ..., Nth memory blocks having an S-RAM configuration, and 1n. 2 is a flash memory of the backup unit 10, 13 is a switch circuit for writing / reading and selecting backup data provided between the memory blocks 11a to 11n and the flash memory 12, and 14 is a control for writing / reading control. It is a register and operates based on a software route command via the bus 2 and a hardware route command such as a signal indicating a power failure at the terminal 15 {PF (PowerFile) signal}.
【0013】 なお、前記PF信号はメモリ装置8等に与えられる電源電圧の監視に基づき、 この電圧がメモリ装置8の動作限界電圧(設定電圧)に低下するときに図外の電 源監視装置から端子15に与えられる。 また、ソフトウェアルートの指令はROM4に保持されたプログラムの異常処 理又は図示省略されたキーボード等の操作により、事故或いは現地改造等の際及 びフラシュメモリ12のバックアップされたデータを読出す際に発生する。The PF signal is based on the monitoring of the power supply voltage applied to the memory device 8 and the like, and when this voltage drops to the operation limit voltage (set voltage) of the memory device 8, a power supply monitoring device (not shown) It is given to the terminal 15. In addition, the software route command is used when an accident or a site modification is performed or when the backed up data in the flash memory 12 is read out by an abnormal process of a program stored in the ROM 4 or an operation of a keyboard (not shown). Occur.
【0014】 さらに、各メモリブロック11a〜11nに書込まれるデータはそのアドレス 等に基づいて予め設定され、監視制御のプログラムの実行により生じた監視制御 の各種データはCPU1の制御により、常時は、各メモリブロック11a〜11 nに選択的に書込まれて読出される。 つぎに、停電バックアップを要する監視データ,管理データ等の所要のデータ 及びそれらが保持されるメモリブロックは、予め設定されてCPU1に通知され る。Further, the data written in each of the memory blocks 11a to 11n is preset based on its address, etc., and various data of the supervisory control generated by the execution of the supervisory control program is controlled by the CPU 1 at all times, Each memory block 11a-11n is selectively written and read. Next, required data such as monitoring data and management data that need to be backed up after a power failure and a memory block in which they are held are preset and notified to the CPU 1.
【0015】 そして、所要のデータが第1〜第5メモリブロック11a〜11eに保持され る場合、何らかの異常が発生し、ソフトウェアルート又はハードウェアルートに よりコントロールレジスタ14にバックアップが指令されると、レジスタ14は スイッチ回路13を制御して第1〜第5メモリブロック11a〜11eの所要の データをフラシュメモリ12に転送する。 このとき、レジスタ14からの通知等に基づき、フラシュメモリ12はストア 動作を実行し、転送されたデータを書込んで保持し、所要のデータをメモリブロ ック11a〜11eから退避する。When the required data is held in the first to fifth memory blocks 11a to 11e, some abnormality occurs, and when the control register 14 is instructed to back up by the software route or the hardware route, The register 14 controls the switch circuit 13 to transfer required data of the first to fifth memory blocks 11a to 11e to the flash memory 12. At this time, the flash memory 12 executes the store operation based on the notification from the register 14 and the like, writes and holds the transferred data, and saves the required data from the memory blocks 11a to 11e.
【0016】 そして、停電中は一般的なフラシュメモリと同様、フラシュメモリ12が給電 なくデータを保持し、退避した所要のデータを停電バックアップする。 このバックアップの期間は、フラシュメモリの特性に基づき、従来の電池及び スーパーキャパシタの場合より著しく長く、数十日,数年或いはそれ以上である 。During a power failure, the flash memory 12 retains data without power supply, and the saved data is backed up during a power failure, similar to a general flash memory. This backup period is significantly longer than that of conventional batteries and supercapacitors, which is tens of days, years or longer, based on the characteristics of flash memory.
【0017】 つぎに、正常に復旧すると、ソフトウェアルートによりコントロールレジスタ 14にデータ復帰が指令され、この指令に基づき、フラシュメモリ12がリコー ル動作を実行するとともにコントロールレジスタ14がスイッチ回路13を制御 し、フラシュメモリ12に停電バックアップされていた所要のデータが第1〜第 5メモリブロック11a〜11eに読出されて戻される。Next, upon normal recovery, the software route instructs the control register 14 to restore data. Based on this instruction, the flash memory 12 executes a recall operation and the control register 14 controls the switch circuit 13. The required data, which has been backed up by the power failure in the flash memory 12, is read and returned to the first to fifth memory blocks 11a to 11e.
【0018】 したがって、停電バックアップが給電なく長時間にわたって安定に行え、保守 作業が省けて省力化,ランニングコストの低減も図れる。 しかも、バックアップ部10は小型であり、このバックアップ部10をRAM ボード9の一部に実装し、常用のRAM部とバックアップ部とを一枚のボードに 集約して設けたため、実装効率の向上が図れる。Therefore, power failure backup can be stably performed for a long time without power supply, maintenance work can be omitted, labor can be saved, and running cost can be reduced. Moreover, the backup unit 10 is small, and the backup unit 10 is mounted on a part of the RAM board 9, and the regular RAM unit and the backup unit are provided together on a single board, which improves the mounting efficiency. Can be achieved.
【0019】 そして、前記実施例では所要のデータを一部のメモリブロック11a〜11e のデータとしたが、全部のメモリブロック11a〜11nのデータを所要のデー タにして監視制御の全てのデータを停電バックアップしてもよい。 また、書換自在の不揮発性メモリは強誘電体不揮発性メモリ等のフラシュメモ リ以外のメモリであってもよいのは勿論である。In the above-described embodiment, the required data is the data of some of the memory blocks 11a to 11e, but the data of all the memory blocks 11a to 11n is the required data, and all the data of the supervisory control is set. You may back up after a power failure. The rewritable non-volatile memory may be a memory other than the flash memory, such as a ferroelectric non-volatile memory.
【0020】[0020]
本考案は、以上説明したように構成されているため、以下に記載する効果を奏 する。 RAM部(RAMボード9)の監視制御の所要のデータは、停電を伴う異常時 に半導体不揮発性メモリ(フラシュメモリ12)構成のバックアップ部10に停 電バックアップされる。 Since the present invention is configured as described above, it has the following effects. Data required for monitoring and control of the RAM section (RAM board 9) is stopped and backed up in a backup section 10 having a semiconductor nonvolatile memory (flash memory 12) in the event of an abnormality accompanying a power failure.
【0021】 そして、半導体不揮発性メモリは給電が不要であり、しかも、電池,スーパー キャパシタ等より著しく長時間のバックアップが行える。The semiconductor non-volatile memory does not need power supply and can be backed up for a significantly longer time than batteries and super capacitors.
【0022】 したがって、保守作業を省いて省力化及びランニングコストの低減を図り、監 視制御に必要な所要のデータを従来より著しく長時間にわたって停電バックアッ プすることができ、信頼性,経済性の高い遠方監視制御のメモリ装置を提供する ことができる。 また、半導体不揮発性メモリは小型であり、しかも、電池スーパーキャパシタ 等の大型の電源を要しないため、例えばRAM部と不揮発性メモリとを一枚のボ ードに装着して実装効率を大幅に向上することができる。Therefore, the maintenance work can be omitted to save labor and reduce the running cost, and the required data required for the monitoring control can be backed up for a significantly longer period of time than before, and reliability and economy can be improved. It is possible to provide a high distant supervisory control memory device. Further, since the semiconductor nonvolatile memory is small and does not require a large power source such as a battery supercapacitor, for example, the RAM part and the nonvolatile memory can be mounted on one board to significantly improve the mounting efficiency. Can be improved.
【図面の簡単な説明】[Brief description of drawings]
【図1】本考案のメモリ装置の1実施例のブロック図で
ある。FIG. 1 is a block diagram of an embodiment of a memory device according to the present invention.
【図2】図1の一部の詳細なブロック図である。2 is a detailed block diagram of a portion of FIG. 1. FIG.
【図3】従来装置のブロック図である。FIG. 3 is a block diagram of a conventional device.
8 メモリ装置 9 RAM部を形成するRAMボード 10 バックアップ部 8 memory device 9 RAM board forming RAM part 10 backup part
Claims (1)
に設けられたメモリ装置において、 監視制御の各種データを書換自在に保持する常用のRA
M部と、 該RAM部の所要のデータを異常時にバックアップ記憶
する書換自在の半導体不揮発性メモリ構成のバックアッ
プ部とを備えたメモリ装置。1. A normal RA for rewritably holding various data of supervisory control in a memory device provided in a control device or a controlled device for remote supervisory control.
A memory device comprising an M section and a backup section having a rewritable semiconductor non-volatile memory structure for backing up and storing required data in the RAM section in the event of an abnormality.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4994593U JPH0716233U (en) | 1993-08-19 | 1993-08-19 | Memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4994593U JPH0716233U (en) | 1993-08-19 | 1993-08-19 | Memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0716233U true JPH0716233U (en) | 1995-03-17 |
Family
ID=12845168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4994593U Pending JPH0716233U (en) | 1993-08-19 | 1993-08-19 | Memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0716233U (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009275367A (en) * | 2008-05-12 | 2009-11-26 | Kawamoto Pump Mfg Co Ltd | Water supply device |
JP2012098117A (en) * | 2010-11-01 | 2012-05-24 | Denso Corp | Abnormality detection device and abnormality detection program |
-
1993
- 1993-08-19 JP JP4994593U patent/JPH0716233U/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009275367A (en) * | 2008-05-12 | 2009-11-26 | Kawamoto Pump Mfg Co Ltd | Water supply device |
JP2012098117A (en) * | 2010-11-01 | 2012-05-24 | Denso Corp | Abnormality detection device and abnormality detection program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8838918B2 (en) | Information processing apparatus and data backup method | |
US8566561B2 (en) | Method to separate and persist static and dynamic portions of a control application | |
WO2010006301A1 (en) | Battery-less cache memory module with integrated backup | |
US8135971B2 (en) | Data processing apparatus | |
CN115793995B (en) | Pflash-only data storage method for traditional MCU | |
CN111880636B (en) | Power-off protection method and related device for storage array | |
JPH0716233U (en) | Memory device | |
KR102267485B1 (en) | Robot control device, robot system and robot control method | |
JPH06348535A (en) | Abnormality generation history storage device | |
JPS63140352A (en) | Memory device for data base of on-line system | |
JPH04336351A (en) | Information processor with memory restoring function | |
JPH0119184B2 (en) | ||
JP4811685B2 (en) | Controller for control | |
JPH04369735A (en) | Backup system for computer system | |
JPH0934805A (en) | Semiconductor disk device | |
JP3125634B2 (en) | Electronic computer system | |
JPH0724917Y2 (en) | Backup power supply circuit | |
JPS6349861A (en) | Method for processing battery fault | |
JP2727800B2 (en) | Failure recording device | |
JPS6326748A (en) | Method for deciding abnormality of memory | |
JPH11222365A (en) | Elevator control device | |
CN118247864A (en) | Data recording method, data recording system, vehicle and computer program product | |
JPH0535615A (en) | Data preserving and restoring device for computer system | |
Schoeffler | Reliable Error Recovery In Distributed Computer Control Systems | |
JPH01102658A (en) | File write back-up system |