JPH07162238A - 変調歪低減可能なｐｌｌ回路 - Google Patents
変調歪低減可能なｐｌｌ回路Info
- Publication number
- JPH07162238A JPH07162238A JP5311537A JP31153793A JPH07162238A JP H07162238 A JPH07162238 A JP H07162238A JP 5311537 A JP5311537 A JP 5311537A JP 31153793 A JP31153793 A JP 31153793A JP H07162238 A JPH07162238 A JP H07162238A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time constant
- loop filter
- pll circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【目的】ＰＬＬ回路の立ち上がり時間の短縮と通話品質
の向上とを同時に実現する。 【構成】ループフィルタ４２の時定数を大小に切り換え
る時定数切換回路１１を備え、無線回線の接続時には、
親機制御回路９の制御により時定数切換回路１１をオフ
として、ループフィルタ４２の時定数を小さくし、無線
回線接続後通話に移行した時には、親機制御回路９の制
御により時定数切換回路１１をオンとして、ループフィ
ルタの時定数を大きくする。
の向上とを同時に実現する。 【構成】ループフィルタ４２の時定数を大小に切り換え
る時定数切換回路１１を備え、無線回線の接続時には、
親機制御回路９の制御により時定数切換回路１１をオフ
として、ループフィルタ４２の時定数を小さくし、無線
回線接続後通話に移行した時には、親機制御回路９の制
御により時定数切換回路１１をオンとして、ループフィ
ルタの時定数を大きくする。
Description
【０００１】
【産業上の利用分野】本発明は、得るべき搬送周波数を
基準周波数として、この基準周波数と電圧制御発振器か
らの発振周波数とを位相比較器において比較し、その誤
差信号をループフィルタに与えて補正電圧を生成し、こ
の補正電圧を前記電圧制御発振器に与えることにより、
電圧制御発振器の発振周波数を前記搬送周波数にロック
するＰＬＬ回路に関し、特に、このロックした搬送周波
数を音声信号によってＦＭ変調することにより、音声信
号の送信を行う無線通信機器に利用される。
基準周波数として、この基準周波数と電圧制御発振器か
らの発振周波数とを位相比較器において比較し、その誤
差信号をループフィルタに与えて補正電圧を生成し、こ
の補正電圧を前記電圧制御発振器に与えることにより、
電圧制御発振器の発振周波数を前記搬送周波数にロック
するＰＬＬ回路に関し、特に、このロックした搬送周波
数を音声信号によってＦＭ変調することにより、音声信
号の送信を行う無線通信機器に利用される。
【０００２】
【従来の技術】ＰＬＬ回路は、電子式の自動制御回路で
あり、近時の電子機器には欠くことのできないものとな
っている。コードレス電話機においても、ＰＬＬ回路は
周波数シンセサイザとして送信回路に用いられており、
ＰＬＬ回路により作成された搬送周波数を音声信号によ
ってＦＭ変調することにより、子機から親機へ、また親
機から子機へ音声信号の送信を行うようになっている。
この場合、ＰＬＬ回路の立ち上がり時間は、主に閉ルー
プ内におけるループフィルタの時定数によって決まるた
め、従来はこの時定数を小さく設定して、ＰＬＬ回路の
立ち上がり時間の短縮、すなわち通信開始時間の短縮を
図っていた。
あり、近時の電子機器には欠くことのできないものとな
っている。コードレス電話機においても、ＰＬＬ回路は
周波数シンセサイザとして送信回路に用いられており、
ＰＬＬ回路により作成された搬送周波数を音声信号によ
ってＦＭ変調することにより、子機から親機へ、また親
機から子機へ音声信号の送信を行うようになっている。
この場合、ＰＬＬ回路の立ち上がり時間は、主に閉ルー
プ内におけるループフィルタの時定数によって決まるた
め、従来はこの時定数を小さく設定して、ＰＬＬ回路の
立ち上がり時間の短縮、すなわち通信開始時間の短縮を
図っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、時定数
の小さいＰＬＬ回路により作成された搬送周波数を音声
信号によってＦＭ変調した場合、音声信号が低周波にな
ればなる程、変調歪が増加し、通話品質が低下するとい
った問題があった。つまり、時定数が小さいために、低
周波数では緩やかなｓｉｎカーブとなる波形５１が、そ
の膨らみ部分が内側に引き込まれて三角波５２となるか
らである（図４参照）。
の小さいＰＬＬ回路により作成された搬送周波数を音声
信号によってＦＭ変調した場合、音声信号が低周波にな
ればなる程、変調歪が増加し、通話品質が低下するとい
った問題があった。つまり、時定数が小さいために、低
周波数では緩やかなｓｉｎカーブとなる波形５１が、そ
の膨らみ部分が内側に引き込まれて三角波５２となるか
らである（図４参照）。
【０００４】この問題は、ＰＬＬ回路の時定数を大きく
すれば解決するのであるが、時定数を大きくすると、今
度はＰＬＬ回路の立ち上がりに時間がかかり、通信時間
が長くなってしまうという相反する問題が発生する。本
発明はこのような問題点を解決すべく創案されたもの
で、その目的は、ＰＬＬ回路の立ち上がり時間の短縮と
通話品質の向上とが同時に実現できるＰＬＬ回路の変調
歪低減回路を提供することにある。
すれば解決するのであるが、時定数を大きくすると、今
度はＰＬＬ回路の立ち上がりに時間がかかり、通信時間
が長くなってしまうという相反する問題が発生する。本
発明はこのような問題点を解決すべく創案されたもの
で、その目的は、ＰＬＬ回路の立ち上がり時間の短縮と
通話品質の向上とが同時に実現できるＰＬＬ回路の変調
歪低減回路を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明の変調歪低減可能なＰＬＬ回路は、得るべき
搬送周波数を基準周波数として、この基準周波数と電圧
制御発振器からの発振周波数とを位相比較器において比
較し、その誤差信号をループフィルタに与えて補正電圧
を生成し、この補正電圧を前記電圧制御発振器に与える
ことにより、電圧制御発振器の発振周波数を前記搬送周
波数にロックし、このロックした搬送周波数を音声信号
によってＦＭ変調することにより、音声信号の送信を行
う無線通信機器に内蔵されたＰＬＬ回路に適用し、前記
ループフィルタの時定数を大小に切り換える時定数切換
回路と、無線回線の接続時には前記ループフィルタの時
定数を小さくし、無線回線接続後通話に移行した時には
前記ループフィルタの時定数を大きくするように前記時
定数切換回路の切り換え制御を行う制御回路とを備えた
構成とする。
め、本発明の変調歪低減可能なＰＬＬ回路は、得るべき
搬送周波数を基準周波数として、この基準周波数と電圧
制御発振器からの発振周波数とを位相比較器において比
較し、その誤差信号をループフィルタに与えて補正電圧
を生成し、この補正電圧を前記電圧制御発振器に与える
ことにより、電圧制御発振器の発振周波数を前記搬送周
波数にロックし、このロックした搬送周波数を音声信号
によってＦＭ変調することにより、音声信号の送信を行
う無線通信機器に内蔵されたＰＬＬ回路に適用し、前記
ループフィルタの時定数を大小に切り換える時定数切換
回路と、無線回線の接続時には前記ループフィルタの時
定数を小さくし、無線回線接続後通話に移行した時には
前記ループフィルタの時定数を大きくするように前記時
定数切換回路の切り換え制御を行う制御回路とを備えた
構成とする。
【０００６】
【作用】無線回線の接続時には、ループフィルタの時定
数を小さくするように時定数切換回路を切り換える。こ
れにより、通信開始時にはＰＬＬ回路の立ち上がり時間
が短縮され、通信開始時間の短縮が可能となる。一方、
無線回線接続後通話に移行した時には、ループフィルタ
の時定数を大きくするように時定数切換回路を切り換え
る。これにより、ＰＬＬ回路により作成された搬送周波
数を音声信号によってＦＭ変調した場合、音声信号が低
い周波数であっても変調歪は増加せず、通話品質が保た
れることになる。
数を小さくするように時定数切換回路を切り換える。こ
れにより、通信開始時にはＰＬＬ回路の立ち上がり時間
が短縮され、通信開始時間の短縮が可能となる。一方、
無線回線接続後通話に移行した時には、ループフィルタ
の時定数を大きくするように時定数切換回路を切り換え
る。これにより、ＰＬＬ回路により作成された搬送周波
数を音声信号によってＦＭ変調した場合、音声信号が低
い周波数であっても変調歪は増加せず、通話品質が保た
れることになる。
【０００７】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図２は、本発明の変調歪低減可能なＰＬＬ回路
が適用されたコードレス電話機の親機Ａの電気的構成を
示しており、図３は同コードレス電話機の子機Ｂの電気
的構成を示している。
明する。図２は、本発明の変調歪低減可能なＰＬＬ回路
が適用されたコードレス電話機の親機Ａの電気的構成を
示しており、図３は同コードレス電話機の子機Ｂの電気
的構成を示している。
【０００８】親機Ａの電気的構成を示す図２において、
電話回線１にはフックスイッチ２を介して網制御回路３
が接続されており、網制御回路３は、送受話回路４及び
送信回路５を介して、子機Ｂとの間で信号の送受信を行
うアンテナ６に接続されている。また、アンテナ６に
は、子機Ｂからの音声信号や制御信号を受信する受信回
路７が接続されており、受信回路７の出力は、送受話回
路４に接続されている。また、電話回線１には、相手側
からの呼出信号を検出する着信検出回路８が接続されて
おり、着信検出回路８の出力は、親機Ａ全体の動作制御
を行う親機制御回路９に接続されている。
電話回線１にはフックスイッチ２を介して網制御回路３
が接続されており、網制御回路３は、送受話回路４及び
送信回路５を介して、子機Ｂとの間で信号の送受信を行
うアンテナ６に接続されている。また、アンテナ６に
は、子機Ｂからの音声信号や制御信号を受信する受信回
路７が接続されており、受信回路７の出力は、送受話回
路４に接続されている。また、電話回線１には、相手側
からの呼出信号を検出する着信検出回路８が接続されて
おり、着信検出回路８の出力は、親機Ａ全体の動作制御
を行う親機制御回路９に接続されている。
【０００９】親機制御回路９の出力９ａは、搬送周波数
を生成するＰＬＬ周波数シンセサイザ１０に導かれてお
り、ＰＬＬ周波数シンセサイザ１０と送信回路５及び受
信回路７とは、それぞれが双方向の接続となっている。
また、親機制御回路９の出力９ｂは、時定数を大小の２
段階に切り換える時定数切換回路１１に導かれており、
時定数切換回路１１の出力は、ＰＬＬ周波数シンセサイ
ザ１０に導かれている。また、親機制御回路９と送信回
路５及び受信回路７とは、それぞれが双方向の接続とな
っており、回線接続のための制御信号等、各種の制御信
号を、送信回路５及び受信回路７を通じて子機Ｂとの間
で送受信するようになっている。さらに、親機制御回路
９からフックスイッチ２に対して、切換制御信号が出力
されるようになっている。
を生成するＰＬＬ周波数シンセサイザ１０に導かれてお
り、ＰＬＬ周波数シンセサイザ１０と送信回路５及び受
信回路７とは、それぞれが双方向の接続となっている。
また、親機制御回路９の出力９ｂは、時定数を大小の２
段階に切り換える時定数切換回路１１に導かれており、
時定数切換回路１１の出力は、ＰＬＬ周波数シンセサイ
ザ１０に導かれている。また、親機制御回路９と送信回
路５及び受信回路７とは、それぞれが双方向の接続とな
っており、回線接続のための制御信号等、各種の制御信
号を、送信回路５及び受信回路７を通じて子機Ｂとの間
で送受信するようになっている。さらに、親機制御回路
９からフックスイッチ２に対して、切換制御信号が出力
されるようになっている。
【００１０】子機Ｂの電気的構成を示す図３において、
親機Ａとの間で信号の送受信を行うアンテナ２１には、
送信回路２２の出力と受信回路２３の入力とが接続され
ており、受信回路２３の出力は、送話回路２４を介して
スピーカ（イヤピース）２５に接続されている。また、
送信回路２２の入力には、受話回路２６を介してマイク
２７の出力が接続されている。
親機Ａとの間で信号の送受信を行うアンテナ２１には、
送信回路２２の出力と受信回路２３の入力とが接続され
ており、受信回路２３の出力は、送話回路２４を介して
スピーカ（イヤピース）２５に接続されている。また、
送信回路２２の入力には、受話回路２６を介してマイク
２７の出力が接続されている。
【００１１】また、子機Ｂ全体の動作制御を行う子機制
御回路２９の出力２９ａは、搬送周波数を生成するＰＬ
Ｌ周波数シンセサイザ３０に導かれており、ＰＬＬ周波
数シンセサイザ３０と送信回路２２及び受信回路２３と
は、それぞれが双方向の接続となっている。また、子機
制御回路２９の出力２９ｂは、時定数を大小の２段階に
切り換える時定数切換回路３１に導かれており、時定数
切換回路３１の出力は、ＰＬＬ周波数シンセサイザ３０
に導かれている。また、子機制御回路２９と送信回路２
２及び受信回路２３とは、それぞれが双方向の接続とな
っており、回線接続のための制御信号等、各種の制御信
号を、送信回路２２及び受信回路２３を通じて親機Ａと
の間で送受信するようになっている。さらに、子機制御
回路２９には、キー入力部３３の出力が導かれている。
御回路２９の出力２９ａは、搬送周波数を生成するＰＬ
Ｌ周波数シンセサイザ３０に導かれており、ＰＬＬ周波
数シンセサイザ３０と送信回路２２及び受信回路２３と
は、それぞれが双方向の接続となっている。また、子機
制御回路２９の出力２９ｂは、時定数を大小の２段階に
切り換える時定数切換回路３１に導かれており、時定数
切換回路３１の出力は、ＰＬＬ周波数シンセサイザ３０
に導かれている。また、子機制御回路２９と送信回路２
２及び受信回路２３とは、それぞれが双方向の接続とな
っており、回線接続のための制御信号等、各種の制御信
号を、送信回路２２及び受信回路２３を通じて親機Ａと
の間で送受信するようになっている。さらに、子機制御
回路２９には、キー入力部３３の出力が導かれている。
【００１２】図１は、上記のように構成された親機Ａ及
び子機Ｂに内蔵された本発明のＰＬＬ回路の具体的回路
構成の一例を示している。ただし、図面には親機Ａ側に
内蔵されたＰＬＬ回路のみを図示している。
び子機Ｂに内蔵された本発明のＰＬＬ回路の具体的回路
構成の一例を示している。ただし、図面には親機Ａ側に
内蔵されたＰＬＬ回路のみを図示している。
【００１３】すなわち、送信回路５は、本実施例ではト
ランジスタＱ１、バリキャップコンデンサＶＣ、コンデ
ンサＣ１，Ｃ２、コイルＬ１及び抵抗Ｒ１，Ｒ２からな
るＬＣ発振器のＶＣＯ（電圧制御発振器）となってお
り、その出力周波数が、位相比較器を構成するＰＬＬ・
ＩＣ４１のＦ入力端子に導かれている。また、ＰＬＬ・
ＩＣ４１のＤ出力端子は、ループフィルタ４２及びロー
パスフィルタ４３を介してＶＣＯに接続（具体的には、
バリキャップコンデンサＶＣとコイルＬ１及びコンデン
サＣ１との接続点ａに接続）されている。また、この接
続点ａには、送受話回路４からの音声信号が入力される
ようになっている。すなわち、ＰＬＬ回路によりロック
された搬送周波数を、送受話回路４からの音声信号によ
ってＦＭ変調するようになっている。
ランジスタＱ１、バリキャップコンデンサＶＣ、コンデ
ンサＣ１，Ｃ２、コイルＬ１及び抵抗Ｒ１，Ｒ２からな
るＬＣ発振器のＶＣＯ（電圧制御発振器）となってお
り、その出力周波数が、位相比較器を構成するＰＬＬ・
ＩＣ４１のＦ入力端子に導かれている。また、ＰＬＬ・
ＩＣ４１のＤ出力端子は、ループフィルタ４２及びロー
パスフィルタ４３を介してＶＣＯに接続（具体的には、
バリキャップコンデンサＶＣとコイルＬ１及びコンデン
サＣ１との接続点ａに接続）されている。また、この接
続点ａには、送受話回路４からの音声信号が入力される
ようになっている。すなわち、ＰＬＬ回路によりロック
された搬送周波数を、送受話回路４からの音声信号によ
ってＦＭ変調するようになっている。
【００１４】ループフィルタ４２は、本実施例ではラグ
リードフィルタとなっており、Ｄ出力端子とローパスフ
ィルタ４３との間に接続された抵抗Ｒ３と、この抵抗Ｒ
３の一端とアース電位との間に直列接続された抵抗Ｒ４
及びコンデンサＣ３とによって構成されている。そし
て、この抵抗Ｒ４とコンデンサＣ３との接続点ｂに、時
定数切換回路１１を構成するスイッチングトランジスタ
Ｑ２のコレクタ端子が接続され、エミッタ端子はコンデ
ンサＣ３との並列接続となるコンデンサＣ４を介してア
ース電位に接続されている。このスイッチングトランジ
スタＱ２のベース端子に、親機制御回路９から制御信号
が与えられるようになっている。
リードフィルタとなっており、Ｄ出力端子とローパスフ
ィルタ４３との間に接続された抵抗Ｒ３と、この抵抗Ｒ
３の一端とアース電位との間に直列接続された抵抗Ｒ４
及びコンデンサＣ３とによって構成されている。そし
て、この抵抗Ｒ４とコンデンサＣ３との接続点ｂに、時
定数切換回路１１を構成するスイッチングトランジスタ
Ｑ２のコレクタ端子が接続され、エミッタ端子はコンデ
ンサＣ３との並列接続となるコンデンサＣ４を介してア
ース電位に接続されている。このスイッチングトランジ
スタＱ２のベース端子に、親機制御回路９から制御信号
が与えられるようになっている。
【００１５】すなわち、親機制御回路９は、無線回線の
接続時には「Ｌ」レベルの信号をスイッチングトランジ
スタＱ２のベース端子に出力し、無線回線接続後通話に
移行した時には「Ｈ」レベルの信号をスイッチングトラ
ンジスタＱ２のベース端子に出力するようになってい
る。そのため、無線回線の接続時である通信開始時はス
イッチングトランジスタＱ２がオフ状態となることか
ら、ラグリードフィルタ４２の時定数は、抵抗Ｒ３，Ｒ
４とコンデンサＣ３とで決定される小さな値に設定され
る。つまり、通信開始時にはＰＬＬ回路の立ち上がり時
間が短縮され、通信開始時間の短縮が可能となる。
接続時には「Ｌ」レベルの信号をスイッチングトランジ
スタＱ２のベース端子に出力し、無線回線接続後通話に
移行した時には「Ｈ」レベルの信号をスイッチングトラ
ンジスタＱ２のベース端子に出力するようになってい
る。そのため、無線回線の接続時である通信開始時はス
イッチングトランジスタＱ２がオフ状態となることか
ら、ラグリードフィルタ４２の時定数は、抵抗Ｒ３，Ｒ
４とコンデンサＣ３とで決定される小さな値に設定され
る。つまり、通信開始時にはＰＬＬ回路の立ち上がり時
間が短縮され、通信開始時間の短縮が可能となる。
【００１６】一方、無線回線接続後通話に移行した時に
は、スイッチングトランジスタＱ２がオン状態となるこ
とから、ラグリードフィルタ４２の時定数は、抵抗Ｒ
３，Ｒ４とコンデンサＣ３，Ｃ４とで決定される大きな
値に設定される。つまり、無線回線接続後通話に移行し
た後は、音声信号が低い周波数であっても変調歪は増加
せず、通話品質が保たれることになる。なお、上記実施
例では、ＶＣＯとしてＬＣ発振器を用いた構成としてい
るが、この他にもＣＲ発振器や水晶発振器等を用いた構
成とすることが可能である。また、ループフィルタとし
てラグリードフィルタを用いた構成としているが、ラグ
フィルタやアクティブフィルタ等を用いた構成とするこ
とが可能である。
は、スイッチングトランジスタＱ２がオン状態となるこ
とから、ラグリードフィルタ４２の時定数は、抵抗Ｒ
３，Ｒ４とコンデンサＣ３，Ｃ４とで決定される大きな
値に設定される。つまり、無線回線接続後通話に移行し
た後は、音声信号が低い周波数であっても変調歪は増加
せず、通話品質が保たれることになる。なお、上記実施
例では、ＶＣＯとしてＬＣ発振器を用いた構成としてい
るが、この他にもＣＲ発振器や水晶発振器等を用いた構
成とすることが可能である。また、ループフィルタとし
てラグリードフィルタを用いた構成としているが、ラグ
フィルタやアクティブフィルタ等を用いた構成とするこ
とが可能である。
【００１７】
【発明の効果】本発明の変調歪低減可能なＰＬＬ回路
は、無線回線の接続時にはループフィルタの時定数を小
さくし、無線回線接続後通話に移行した時にはループフ
ィルタの時定数を大きくするようにしたので、通信開始
時にはＰＬＬ回路の立ち上がり時間が短縮されることか
ら、通信開始時間が短縮されるとともに、無線回線接続
後通話に移行した時には、ＰＬＬ回路により作成された
搬送周波数を低い周波数の音声信号によってＦＭ変調し
た場合でも変調歪は増加せず、通話品質が保たれるもの
である。
は、無線回線の接続時にはループフィルタの時定数を小
さくし、無線回線接続後通話に移行した時にはループフ
ィルタの時定数を大きくするようにしたので、通信開始
時にはＰＬＬ回路の立ち上がり時間が短縮されることか
ら、通信開始時間が短縮されるとともに、無線回線接続
後通話に移行した時には、ＰＬＬ回路により作成された
搬送周波数を低い周波数の音声信号によってＦＭ変調し
た場合でも変調歪は増加せず、通話品質が保たれるもの
である。
【図１】本発明の変調歪低減可能なＰＬＬ回路の電気的
構成を示す回路図である。
構成を示す回路図である。
【図２】本発明の変調歪低減可能なＰＬＬ回路が適用さ
れたコードレス電話機の親機の電気的構成を示すブロッ
ク図である。
れたコードレス電話機の親機の電気的構成を示すブロッ
ク図である。
【図３】本発明の変調歪低減可能なＰＬＬ回路が適用さ
れたコードレス電話機の子機の電気的構成を示すブロッ
ク図である。
れたコードレス電話機の子機の電気的構成を示すブロッ
ク図である。
【図４】ＰＬＬ回路による低周波数の変調歪みを説明す
る波形図である。
る波形図である。
Ａ 親機 Ｂ 子機 ５，２２ 送信回路（ＶＣＯ） ９ 親機制御回路 １０，３０ ＰＬＬ周波数シンセサイザ １１，３１ 時定数切換回路 ２９ 子機制御回路
Claims (1)
- 【請求項１】 得るべき搬送周波数を基準周波数とし
て、この基準周波数と電圧制御発振器からの発振周波数
とを位相比較器において比較し、その誤差信号をループ
フィルタに与えて補正電圧を生成し、この補正電圧を前
記電圧制御発振器に与えることにより、電圧制御発振器
の発振周波数を前記搬送周波数にロックし、このロック
した搬送周波数を音声信号によってＦＭ変調することに
より、音声信号の送信を行う無線通信機器に内蔵された
ＰＬＬ回路において、 前記ループフィルタの時定数を大小に切り換える時定数
切換回路と、 無線回線の接続時には前記ループフィルタの時定数を小
さくし、無線回線接続後通話に移行した時には前記ルー
プフィルタの時定数を大きくするように前記時定数切換
回路の切り換え制御を行う制御回路とを備えたことを特
徴とする変調歪低減可能なＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5311537A JPH07162238A (ja) | 1993-12-13 | 1993-12-13 | 変調歪低減可能なｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5311537A JPH07162238A (ja) | 1993-12-13 | 1993-12-13 | 変調歪低減可能なｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162238A true JPH07162238A (ja) | 1995-06-23 |
Family
ID=18018436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5311537A Pending JPH07162238A (ja) | 1993-12-13 | 1993-12-13 | 変調歪低減可能なｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9537693B2 (en) | 2014-07-18 | 2017-01-03 | Seiko Epson Corporation | Circuit device having two communication interfaces for faster and slower transmission speeds, and transmission module, electronic apparatus, and moving object that have the circuit device |
-
1993
- 1993-12-13 JP JP5311537A patent/JPH07162238A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9537693B2 (en) | 2014-07-18 | 2017-01-03 | Seiko Epson Corporation | Circuit device having two communication interfaces for faster and slower transmission speeds, and transmission module, electronic apparatus, and moving object that have the circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310057B2 (ja) | ディジタル移動電話機の高周波回路構成 | |
| US6538521B2 (en) | Voltage controlled oscillator | |
| KR100877253B1 (ko) | 잡음 면역성을 가진 다중 대역 전압제어 발진기를 위한방법 및 장치 | |
| JPH08223071A (ja) | 送信機及び送受信機 | |
| US5757921A (en) | Radio communication apparatus having common oscillator applied for PLL, conversion and scramble/descramble circuits | |
| JP3108744B2 (ja) | ノイズ防止回路 | |
| US5564100A (en) | Frequency modulator having a modulation varactor coupled to output of a VCO | |
| US5758292A (en) | Telephone and cordless telephone capable of suppressing spurious interference | |
| KR20010042064A (ko) | 장-거리 무선 및 단-거리 무선의 작동을 위한 통신 장치및 방법 | |
| JPH07162238A (ja) | 変調歪低減可能なｐｌｌ回路 | |
| JPH09116457A (ja) | インピーダンス整合装置 | |
| KR0168957B1 (ko) | 송수신겸용 전압제어발진기를 구비한 송수신기 | |
| JPH10242754A (ja) | 電圧制御発振器および可変発振出力信号の生成方法 | |
| RU2279761C2 (ru) | Архитектура для беспроводных телефонов | |
| KR950003653B1 (ko) | 단일의 전압제어 발진기(vco)를 이용한 전이중방식의 무선통신 시스템 | |
| JP4727887B2 (ja) | 集中素子によるｌｃ共振回路を使用した発振器 | |
| KR100353857B1 (ko) | 이동통신 단말기의 듀얼 밴드 중간주파수 전압 제어발진장치 | |
| JP3954989B2 (ja) | スピーカ内蔵電話機、ｐｌｌループゲイン調整方法、及びプログラム | |
| JP3055589B2 (ja) | 無線電話装置 | |
| JPH06310941A (ja) | 周波数変換用集積回路とこの集積回路を用いた双方向通信装置 | |
| JP3055624B2 (ja) | 無線電話装置 | |
| KR100365130B1 (ko) | 위성통신 지상시스템의 중간주파수 변환 회로 | |
| KR940003027B1 (ko) | 무선전화기의 주파수 합성장치 | |
| JPH08125444A (ja) | 周波数変調回路 | |
| JPH07212335A (ja) | 時分割多重複信方式の送受信機 |