JPH07162230A - Oscillation circuit for gate array semiconductor integrated circuit - Google Patents

Oscillation circuit for gate array semiconductor integrated circuit

Info

Publication number
JPH07162230A
JPH07162230A JP30678693A JP30678693A JPH07162230A JP H07162230 A JPH07162230 A JP H07162230A JP 30678693 A JP30678693 A JP 30678693A JP 30678693 A JP30678693 A JP 30678693A JP H07162230 A JPH07162230 A JP H07162230A
Authority
JP
Japan
Prior art keywords
circuit
semiconductor integrated
gate array
integrated circuit
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30678693A
Other languages
Japanese (ja)
Inventor
Yuichi Hasumi
裕一 蓮見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP30678693A priority Critical patent/JPH07162230A/en
Publication of JPH07162230A publication Critical patent/JPH07162230A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PURPOSE:To obtain an oscillation circuit which can oscillate at a high frequency by forming an LC circuit on the gate array semiconductor integrated circuit. CONSTITUTION:A resonance circuit 50 is provided between the output terminal and input terminal of an inverter circuit 40 and a coil 48 is included in this resonance circuit. The coil 48 consists of gate electrodes of plural basic cells of the gate array type semiconductor integrated circuit. Namely, the adjacent gate electrodes which are arrayed in parallel and constituted are connected by slanting wiring. Consequently, the coil can be constituted only in a semiconductor process. Therefore, the LC oscillation circuit can be realized by using only circuits on the gate array semiconductor integrated circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ゲートアレイ半導体集
積回路における発振回路の構成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an oscillator circuit in a gate array semiconductor integrated circuit.

【0002】[0002]

【従来の技術】従来、半導体集積回路上で発振回路を構
成するためには、専用の特殊な回路が必要であった。
2. Description of the Related Art Conventionally, in order to construct an oscillation circuit on a semiconductor integrated circuit, a special special circuit has been required.

【0003】所定個数のトランジスタを含む基本セルが
敷き詰められ、設計情報に基づいて配線層を設けること
によって、所望の回路を構成するゲートアレイ半導体集
積回路が広く用いられている。そして、このゲートアレ
イ半導体集積回路における発振回路が例えば特開平2−
307267号公報に記載されている。
A gate array semiconductor integrated circuit is widely used in which a basic cell including a predetermined number of transistors is spread and a wiring layer is provided based on design information to form a desired circuit. An oscillation circuit in this gate array semiconductor integrated circuit is disclosed in, for example, Japanese Patent Laid-Open No.
No. 307267.

【0004】この公報に記載されている発振回路の回路
図が図4に示されている。図4に示されているように、
インバータ回路10の出力端子と入力端子との間に抵抗
12が設けられている。そして、インバータ回路10の
入力端子と接地との間にコンデンサ14が設けられ、イ
ンバータ回路10の出力端子と接地との間にコンデンサ
16が設けられている。このような回路構成により、抵
抗12と、コンデンサ14,16とによって決まる発振
周波数で発振が行われる。なお、インバータ回路10の
出力端子と入力端子との間に外付け水晶振動子を接続す
れば水晶発振回路が構成される。
A circuit diagram of the oscillator circuit described in this publication is shown in FIG. As shown in FIG.
A resistor 12 is provided between the output terminal and the input terminal of the inverter circuit 10. The capacitor 14 is provided between the input terminal of the inverter circuit 10 and the ground, and the capacitor 16 is provided between the output terminal of the inverter circuit 10 and the ground. With such a circuit configuration, oscillation is performed at the oscillation frequency determined by the resistor 12 and the capacitors 14 and 16. A crystal oscillator circuit is constructed by connecting an external crystal oscillator between the output terminal and the input terminal of the inverter circuit 10.

【0005】同公報には、図4に示されているような発
振回路がゲートアレイ半導体集積回路上でどのように構
成されるかについて詳細に述べられている。インバータ
回路10の詳細な回路図が図5に示されている。図5に
示されているように、インバータ回路は、PMOS型ト
ランジスタ18と、NMOS型トランジスタ20とが電
源VCCと接地の間に直列に接続され、いわゆるCMOS
型の構造をなしている。すなわち、PMOS型トランジ
スタ18のゲート端子と、NMOS型トランジスタ20
のゲート端子とは共通に接続され、入力端子をなしてい
る。また、PMOS型トランジスタ18のドレイン端子
と、NMOS型トランジスタ20のソース端子とは共通
に接続され、このインバータ回路10の出力端子をなし
ている。
The above publication describes in detail how the oscillation circuit as shown in FIG. 4 is constructed on a gate array semiconductor integrated circuit. A detailed circuit diagram of the inverter circuit 10 is shown in FIG. As shown in FIG. 5, in the inverter circuit, a PMOS type transistor 18 and an NMOS type transistor 20 are connected in series between a power source VCC and a ground, and a so-called CMOS type is provided.
It has a type structure. That is, the gate terminal of the PMOS type transistor 18 and the NMOS type transistor 20
Is connected in common with the gate terminal of and forms an input terminal. Further, the drain terminal of the PMOS type transistor 18 and the source terminal of the NMOS type transistor 20 are commonly connected, and form the output terminal of the inverter circuit 10.

【0006】図6には、コンデンサ14,16を構成す
る手法を説明する説明図である。図6に示されているよ
うに、ゲートアレイ半導体集積回路においては多数の基
本セル22が設けられており、各基本セル22には複数
のトランジスタが通常含まれている。例えば、6で示さ
れているように、ゲート電極24には、Pウエル26
と、Nウエル28とにまたがって設けられている。上記
公報によれば、このゲート電極24を複数個接続し、コ
ンデンサ14,16の一方端子とすることが可能であ
る。すなわち、ゲート電極24と、基板との間における
静電容量を利用したものであり、このコンデンサの一方
端子はゲート電極24から取り出されて、他方の端子は
必ず接地となる。図4に示されているように、コンデン
サ14,16は共に一方の端子が接地されているため、
図6のような構成でコンデンサ14,16を実現するこ
とが可能となる。
FIG. 6 is an explanatory view for explaining a method of forming the capacitors 14 and 16. As shown in FIG. 6, in the gate array semiconductor integrated circuit, a large number of basic cells 22 are provided, and each basic cell 22 usually includes a plurality of transistors. For example, as shown by 6, the gate electrode 24 has a P well 26
And the N well 28. According to the above publication, it is possible to connect a plurality of the gate electrodes 24 to form one terminal of the capacitors 14 and 16. That is, the capacitance between the gate electrode 24 and the substrate is used. One terminal of this capacitor is taken out from the gate electrode 24 and the other terminal is always grounded. As shown in FIG. 4, both terminals of the capacitors 14 and 16 are grounded,
The capacitors 14 and 16 can be realized with the configuration as shown in FIG.

【0007】図7には、抵抗12の構成を表す説明図が
示されている。図6に示されているように、ゲートアレ
イ半導体集積回路は、細長いゲート電極24が多数設け
られており、このゲート電極24は通常ポリシリコンを
用いて形成されている場合が多い。そこで、この細長い
ゲート電極24を複数個ジグザグに接続することによ
り、一定の抵抗値を形成することが可能である。このよ
うに、ゲート電極24をジグザグに直列に接続すること
により、インダクタンスを増加させることなく所定の抵
抗値を得ることが可能となる。
FIG. 7 is an explanatory diagram showing the structure of the resistor 12. As shown in FIG. 6, the gate array semiconductor integrated circuit is provided with a large number of elongated gate electrodes 24, and the gate electrodes 24 are usually formed of polysilicon in many cases. Therefore, it is possible to form a constant resistance value by connecting a plurality of elongated gate electrodes 24 in a zigzag manner. As described above, by connecting the gate electrodes 24 in a zigzag manner in series, it is possible to obtain a predetermined resistance value without increasing the inductance.

【0008】なお、図6及び図7において、×印はコン
タクトホールを表し、そのコンタクトホールから伸びて
いる線はいわゆる配線層によって形成されている配線で
ある。
In FIGS. 6 and 7, a cross mark represents a contact hole, and a line extending from the contact hole is a wiring formed by a so-called wiring layer.

【0009】このようにして、従来においては、インバ
ータ回路10と、RCを用いたフィードバック回路を用
いて、いわゆるRC発振回路が形成されていた。
Thus, in the past, a so-called RC oscillation circuit was formed by using the inverter circuit 10 and the feedback circuit using RC.

【0010】[0010]

【発明が解決しようとする課題】ところが、RC発振回
路においては、10Hz〜1MHzの低周波を発振する
ことができるが、数MHz以上の高周波の発振を行うこ
とはできなかった。このことが、例えば「アナログ電子
回路」、藤井信生、昭晃堂、183頁等に記載されてい
る。この183頁には、「RC発振器では、高抵抗を使
用することにより容易に低周波の発振を行うことがで
き、10Hz〜1MHz程度の正弦波を得ることができ
る。高周波では容易にコイルにより特性の良いインダク
タンスを実現できるため、発振回路にはLCが使用され
る」旨記載されている。
However, although the RC oscillator circuit can oscillate a low frequency of 10 Hz to 1 MHz, it cannot oscillate a high frequency of several MHz or more. This is described, for example, in “Analog Electronic Circuit”, Nobuo Fujii, Shokoido, page 183. This page 183 states, "RC oscillators can easily oscillate at low frequencies by using high resistance, and sine waves of about 10 Hz to 1 MHz can be obtained. Therefore, LC is used for the oscillation circuit because a good inductance can be realized. ”

【0011】従って、従来のゲートアレイ集積回路上に
設けられた発振回路では、高周波の発振は困難であっ
た。
Therefore, it has been difficult to oscillate a high frequency with the oscillation circuit provided on the conventional gate array integrated circuit.

【0012】本発明は、上記課題に鑑みなされたもので
あり、その目的は、ゲートアレイ半導体集積回路上にコ
イルを形成することによりインダクタンスを構成し、こ
れによって、LC発振回路を提供することである。
The present invention has been made in view of the above problems, and an object thereof is to provide an LC oscillation circuit by forming an inductor by forming a coil on a gate array semiconductor integrated circuit. is there.

【0013】[0013]

【課題を解決するための手段】第一の本発明は、上記課
題を解決するために、インバータ回路と、前記インバー
タ回路の出力信号を、前記インバータ回路の入力端にフ
ィードバックするフィードバック回路であって、インダ
クタンスとキャパシタンスとを含む共振回路と、を備え
た発振回路において、前記インダクタンスは、ゲートア
レイ半導体集積回路を構成する基本セルに含まれるトラ
ンジスタのゲート電極群であって、短冊状の電極が平行
に配列されているゲート電極群と、前記ゲート電極群の
隣接する各ゲート電極を接続する複数の配線であって、
前記各短冊状のゲート電極の前記隣接する他のゲート電
極が存在するほうこうとは直角な方向の一方向側の端
と、その隣接する他のゲート電極における前記一方向と
は反対方向の端とを接続する斜め配線群と、を含むこと
を特徴とするゲートアレイ半導体集積回路用発振回路で
ある。
In order to solve the above-mentioned problems, the first invention is an inverter circuit and a feedback circuit for feeding back an output signal of the inverter circuit to an input terminal of the inverter circuit. And a resonance circuit including an inductance and a capacitance, the inductance is a gate electrode group of transistors included in a basic cell forming a gate array semiconductor integrated circuit, and strip electrodes are parallel to each other. A plurality of wirings for connecting the gate electrode group arranged in a line and each adjacent gate electrode of the gate electrode group,
An end of each of the strip-shaped gate electrodes on one side in a direction at a right angle to the side where the other adjacent gate electrode exists and an end of the other adjacent gate electrode in the opposite direction to the one direction. And an oblique wiring group for connecting the gate wiring to the gate array semiconductor integrated circuit.

【0014】第二の本発明は、上記課題を解決するため
に、上記第一のゲートアレイ半導体集積回路用発振回路
において、前記インダクタンスの芯部に高透磁率材を設
けたことを特徴とするゲートアレイ半導体集積回路用発
振回路である。
In order to solve the above-mentioned problems, a second aspect of the present invention is characterized in that, in the above-mentioned first gate array semiconductor integrated circuit oscillation circuit, a high-permeability material is provided at the core of the inductance. An oscillation circuit for a gate array semiconductor integrated circuit.

【0015】[0015]

【作用】第一の本発明におけるインダクタンスは、ゲー
トアレイ半導体集積回路におけるゲート電極群と、所定
の斜め配線群とによって構成されている。従って、ゲー
トアレイ半導体集積回路上で容易にインダクタンスを構
成することができ、その結果、LC発振回路が実現され
る。
The inductance according to the first aspect of the present invention is constituted by the gate electrode group and the predetermined diagonal wiring group in the gate array semiconductor integrated circuit. Therefore, the inductance can be easily formed on the gate array semiconductor integrated circuit, and as a result, the LC oscillation circuit is realized.

【0016】第二の本発明におけるインダクタンスは、
その芯部に高透磁率材が設けられている。従って、同一
の大きさのコイルであって、より大きな値のインダクタ
ンスが実現できる。
The inductance in the second invention is
A high-permeability material is provided on the core. Therefore, it is possible to realize a larger value of inductance with the same size coil.

【0017】[0017]

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings.

【0018】図1は、本発明の好適な実施例である発振
回路を表す回路図である。図1に示されているように、
本実施例においてもインバータ回路40と、インバータ
回路40の出力端子と入力端子とを結ぶ所定のフィード
バック回路とから構成されている。このフィードバック
回路は、従来と同様に、出力端子と入力端子とを結ぶ抵
抗42を含んでいる。また、このフィードバック回路
は、入力端子と接地とを結ぶコンデンサ44と、出力端
子と接地とを結ぶコンデンサ46とを含んでいる。
FIG. 1 is a circuit diagram showing an oscillator circuit which is a preferred embodiment of the present invention. As shown in Figure 1,
Also in this embodiment, the inverter circuit 40 and the predetermined feedback circuit connecting the output terminal and the input terminal of the inverter circuit 40 are included. This feedback circuit includes a resistor 42 connecting the output terminal and the input terminal, as in the conventional case. The feedback circuit also includes a capacitor 44 connecting the input terminal and the ground, and a capacitor 46 connecting the output terminal and the ground.

【0019】本実施例において特徴的なことは、出力端
子と入力端子との間に、インダクタンス48を含む共振
回路50が設けられていることである。この共振回路5
0が設けられていることにより、高い周波数の発振が可
能となるのである。
A characteristic of this embodiment is that a resonance circuit 50 including an inductance 48 is provided between the output terminal and the input terminal. This resonance circuit 5
By providing 0, high frequency oscillation is possible.

【0020】本実施例におけるコイル48の構成につい
て説明する。図2は、コイル48がゲートアレイ半導体
集積回路上でどのように構成されているかを説明する説
明図である。図2において示されているように、コイル
48は4つのセル52を用いて構成されている。本実施
例において特徴的なことは、図2に示されているよう
に、ゲート電極54が、斜め方向の配線56によってそ
れぞれ隣接するゲート電極と接続されていることであ
る。この斜め配線56を構成する配線層は、絶縁膜を介
して、ゲート電極54の上に設けられるので、いわゆる
ソレノイド型のコイルがゲートアレイ半導体集積回路上
に形成されることになる。
The structure of the coil 48 in this embodiment will be described. FIG. 2 is an explanatory diagram illustrating how the coil 48 is configured on the gate array semiconductor integrated circuit. As shown in FIG. 2, the coil 48 is constructed using four cells 52. A feature of this embodiment is that the gate electrodes 54 are connected to adjacent gate electrodes by diagonal wirings 56, as shown in FIG. Since the wiring layer forming the diagonal wiring 56 is provided on the gate electrode 54 via the insulating film, a so-called solenoid coil is formed on the gate array semiconductor integrated circuit.

【0021】コイル48の断面図が図3に示されてい
る。図3に示されているように、ポリシリコンのゲート
電極54の上面には、アルミニウム第一層(Al1)及
び第二層(Al2)とが設けられている様子が示されて
いる。更に、図3には、このゲート電極54と、アルミ
ニウム第二層との間に高透磁率材コア58が設けられて
いる様子も示されている。図3に示されているように、
ポリシリコンによるゲート電極54の上には、まず絶縁
膜が設けられる。そしてこの絶縁膜の上からアルミニウ
ム第一層(Al1)が設けられ、かつ高透磁率材コア5
8が形成される。アルミニウム第一層(Al1)は、図
3に示されているように、絶縁膜に適宜設けられている
コンタクトホールによって上述したゲート電極54と接
続されている。なお、高透磁率材コア58は、フェロニ
ッケル等の材料を、スパッタ等の手法によって絶縁膜上
に堆積させることにより形成されている。そして、最後
に、また絶縁膜を被せた後に、アルミニウム第二層(A
l2)を形成することにより、高透磁率材コア58を中
心として、ゲート電極54及びアルミニウム第一層(A
l1)及び第二層(Al2)によるコイル48が完成す
る。
A cross-sectional view of coil 48 is shown in FIG. As shown in FIG. 3, it is shown that an aluminum first layer (Al1) and a second layer (Al2) are provided on the upper surface of the polysilicon gate electrode 54. Further, FIG. 3 also shows that a high magnetic permeability material core 58 is provided between the gate electrode 54 and the second aluminum layer. As shown in FIG.
An insulating film is first provided on the gate electrode 54 made of polysilicon. The aluminum first layer (Al1) is provided on the insulating film, and the high-permeability material core 5 is provided.
8 is formed. As shown in FIG. 3, the aluminum first layer (Al1) is connected to the above-mentioned gate electrode 54 through a contact hole that is appropriately provided in the insulating film. The high magnetic permeability material core 58 is formed by depositing a material such as ferronickel on the insulating film by a method such as sputtering. Then, finally and again after covering with the insulating film, the aluminum second layer (A
12), the gate electrode 54 and the aluminum first layer (A) are centered around the high-permeability material core 58.
11) and the coil 48 composed of the second layer (Al2) are completed.

【0022】本実施例において特徴的なことは、このよ
うに半導体プロセスによって磁芯を含んだコイルを形成
したことである。そしてこのコイル48を用いて、本実
施例における発振回路の共振回路50が形成されてい
る。このように、本実施例においては、ゲートアレイ半
導体集積回路上に半導体プロセスによってのみコイルを
形成したので、容易にLC型発振回路を構成することが
可能となった。
A characteristic of this embodiment is that a coil including a magnetic core is formed by the semiconductor process as described above. The resonance circuit 50 of the oscillation circuit of this embodiment is formed using this coil 48. As described above, in this embodiment, since the coil is formed only on the gate array semiconductor integrated circuit by the semiconductor process, it is possible to easily configure the LC type oscillation circuit.

【0023】従って、本実施例によればゲートアレイ半
導体集積回路上の回路のみをもってLC発振回路を構成
し、数十MHz程度の高周波を発振することが可能な発
振回路が得られる。なお、本実施例における抵抗42
や、コンデンサ44,46は従来の手法を用いて構成さ
れる。
Therefore, according to the present embodiment, an LC oscillating circuit can be obtained by forming the LC oscillating circuit only by the circuit on the gate array semiconductor integrated circuit and oscillating a high frequency of about several tens of MHz. The resistor 42 in this embodiment is
Alternatively, the capacitors 44 and 46 are configured using a conventional method.

【0024】[0024]

【発明の効果】以上述べたように、第1の本発明によれ
ば、半導体プロセスでコイルを形成することが可能なた
め、ゲートアレイ半導体集積回路上でLC発振回路が実
現できる。従って、第一の本発明によれば何ら外付の部
品を必要とせず高周波を発振することが可能となる。
As described above, according to the first aspect of the present invention, since the coil can be formed by the semiconductor process, the LC oscillator circuit can be realized on the gate array semiconductor integrated circuit. Therefore, according to the first aspect of the present invention, it is possible to oscillate a high frequency without using any external parts.

【0025】第二の本発明によれば、半導体プロセスの
みを用いて磁芯を有するコイルをゲートアレイ半導体集
積回路上に設けることが可能となった。従って、コイル
の大きさを小さくすることができ、より小型の発振回路
を提供することが可能となる。
According to the second invention, the coil having the magnetic core can be provided on the gate array semiconductor integrated circuit by using only the semiconductor process. Therefore, the size of the coil can be reduced, and a smaller oscillation circuit can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の好適な実施例に係るLC発振回路の回
路図である。
FIG. 1 is a circuit diagram of an LC oscillator circuit according to a preferred embodiment of the present invention.

【図2】コイル48の構成を表す説明図である。FIG. 2 is an explanatory diagram showing a configuration of a coil 48.

【図3】コイル48の構成を表す断面図である。FIG. 3 is a cross-sectional view showing a configuration of a coil 48.

【図4】従来の発振回路の回路図である。FIG. 4 is a circuit diagram of a conventional oscillator circuit.

【図5】従来の発振回路におけるインバータ回路10の
回路図である。
FIG. 5 is a circuit diagram of an inverter circuit 10 in a conventional oscillator circuit.

【図6】従来の発振回路のコンデンサ14,16を構成
する手法を表す説明図である。
FIG. 6 is an explanatory diagram showing a method of forming capacitors 14 and 16 of a conventional oscillation circuit.

【図7】従来の発振回路の抵抗12の構成手法を表す説
明図である。
FIG. 7 is an explanatory diagram showing a configuration method of a resistor 12 of a conventional oscillation circuit.

【符号の説明】[Explanation of symbols]

40 インバータ回路 42 抵抗 44,46 コンデンサ 48 コイル 50 共振回路 40 Inverter circuit 42 Resistance 44,46 Capacitor 48 Coil 50 Resonance circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 インバータ回路と、 前記インバータ回路の出力信号を、前記インバータ回路
の入力端にフィードバックするフィードバック回路であ
って、インダクタンスとキャパシタンスとを含む共振回
路と、 を備えた発振回路において、前記インダクタンスは、 ゲートアレイ半導体集積回路を構成する基本セルに含ま
れるトランジスタのゲート電極群であって、短冊状の電
極が平行に配列されているゲート電極群と、 前記ゲート電極群の隣接する各ゲート電極を接続する複
数の配線であって、前記各短冊状のゲート電極の前記隣
接する他のゲート電極が存在するほうこうとは直角な方
向の一方向側の端と、その隣接する他のゲート電極にお
ける前記一方向とは反対方向の端とを接続する斜め配線
群と、 を含むことを特徴とするゲートアレイ半導体集積回路用
発振回路。
1. An oscillator circuit comprising: an inverter circuit; and a feedback circuit that feeds back an output signal of the inverter circuit to an input terminal of the inverter circuit, the resonance circuit including an inductance and a capacitance. The inductance is a gate electrode group of transistors included in a basic cell that constitutes a gate array semiconductor integrated circuit, and includes a gate electrode group in which strip-shaped electrodes are arranged in parallel, and adjacent gates of the gate electrode group. A plurality of wirings connecting the electrodes, one end of the strip-shaped gate electrode on one side in a direction perpendicular to the gate where the adjacent other gate electrode exists and the other adjacent gate electrode And a diagonal wiring group that connects an end in the direction opposite to the one direction in the gate array. Semiconductor integrated circuit for the oscillation circuit.
【請求項2】 請求項1記載のゲートアレイ半導体集積
回路用発振回路において、 前記インダクタンスの芯部に高透磁率材を設けたことを
特徴とするゲートアレイ半導体集積回路用発振回路。
2. The oscillator circuit for a gate array semiconductor integrated circuit according to claim 1, wherein a high-permeability material is provided in a core portion of the inductance.
JP30678693A 1993-12-07 1993-12-07 Oscillation circuit for gate array semiconductor integrated circuit Pending JPH07162230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30678693A JPH07162230A (en) 1993-12-07 1993-12-07 Oscillation circuit for gate array semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30678693A JPH07162230A (en) 1993-12-07 1993-12-07 Oscillation circuit for gate array semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH07162230A true JPH07162230A (en) 1995-06-23

Family

ID=17961241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30678693A Pending JPH07162230A (en) 1993-12-07 1993-12-07 Oscillation circuit for gate array semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH07162230A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432769B2 (en) 2002-08-28 2008-10-07 Kabushiki Kaisha Toyota Jidoshokki Oscillator circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432769B2 (en) 2002-08-28 2008-10-07 Kabushiki Kaisha Toyota Jidoshokki Oscillator circuit

Similar Documents

Publication Publication Date Title
US7193484B2 (en) Voltage controlled oscillator apparatus
US7547970B2 (en) Semiconductor device
US5497028A (en) LC element and semiconductor device having a signal transmission line and LC element manufacturing method
US5401989A (en) Semiconductor device having a basic cell region and an I/O cell region defined on a surface thereof
US7701036B2 (en) Inductor with plural coil layers
JP2003264231A (en) Method for designing layout and semiconductor device
KR100211030B1 (en) Inductor device having mos transistor using muti-layer metal interconnection
US4336510A (en) Oscillator with a feedback circuit employing a pre-polarized ceramic piezoelectric oscillating unit
JPH0389548A (en) Semiconductor integrated circuit
JPH07162230A (en) Oscillation circuit for gate array semiconductor integrated circuit
JP2002208818A (en) Oscillation device
JPH0661058A (en) Semiconductor integrated circuit device
JPH10208940A (en) Inductor element
US6060759A (en) Method and apparatus for creating improved inductors for use with electronic oscillators
JP2007173759A (en) High frequency module and method for manufacturing the same
US6879506B2 (en) Non-volatile read-only memory modifiable by redefinition of a metal or via level
JP2001274330A (en) Semiconductor device
JP3482008B2 (en) Inductor element and semiconductor device
KR19990077625A (en) Quartz oscillation circuit and quartz oscillation integrated circuit device
JP2000286382A (en) Semiconductor device and pattern layout method thereof
JPH1074624A (en) Inductor element
JP2001156178A (en) Semiconductor device and automatic layout method for the same
JP2006019485A (en) Semiconductor apparatus and manufacturing method therefor
JPH0621347A (en) Semiconductor device
JP3544799B2 (en) Layout design method, exposure mask and semiconductor device