JPH07154431A - 信号伝送方法およびｃｍｏｓ論理集積回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 光モジュールのようなＥＣＬインターフェイ
スを有するＬＳＩとＣＭＯＳ論理ＬＳＩとの間で、レベ
ル変換回路を介さずに直接信号の送受信を行い、構成す
る部品数を減らし、実装密度を向上させる。 【構成】 ＣＭＯＳ論理ＬＳＩに信号出力端子３０１，
３０３の他に接地電位が印加される電源端子３０２，３
０４を設け、信号出力端子と電源端子との間にスイッチ
ＭＯＳＦＥＴを接続する。信号出力端子に外付けされる
信号伝送路の終端には、他端が電源電圧に接続されスイ
ッチＭＯＳＦＥＴがオンされたとき伝送信号のハイレベ
ルを規定するための第１の抵抗と、接地電位に接続され
上記スイッチＭＯＳＦＥＴがオフされたとき上記第１抵
抗との抵抗分割で伝送信号のロウレベルを規定するため
の第２の抵抗とを接続し、ＥＣＬレベルでの信号伝送を
可能とした。また、第１、第２の抵抗の抵抗値を調整し
て任意の振幅の信号を伝送することを可能とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号伝送技術さらには
ＣＭＯＳ回路（相補型ＭＯＳＦＥＴ回路）からなるＬＳ
Ｉ（大規模集積回路）よりＥＣＬ回路（エミッタ・カッ
プルド・ロジック回路）からなるＬＳＩへの信号の伝送
方式に適用して特に有効な技術に関し、例えば光送信モ
ジュールＬＳＩとＣＭＯＳ論理ＬＳＩとから構成される
ような通信装置に利用して有効な技術に関する。

【０００２】

【従来の技術】従来、ＣＭＯＳ ＬＳＩとＥＣＬ ＬＳ
Ｉとの間の信号の伝送方式としては、例えば図９に示す
ように、レベル変換回路４１０，４２０を介してＥＣＬ
レベルの振幅（−０．９〜−１．７Ｖ）の信号を、ＴＴ
Ｌレベルの振幅（０Ｖ〜５Ｖ）の信号に変換、またはそ
の逆の変換を行なって伝送する方式が知られている。な
お、図９には、一例として光通信装置を示す。

【０００３】同図において、１００は光ファイバ６００
を介して他の同様な通信装置から送られてくる光信号を
受信して電気信号に変換する光受信モジュール、２００
は送信したい情報を光信号に変換して光ファイバ６００
に出力する光送信モジュール、３００は送受信信号の変
復調、符号化、復号化等の機能を有する論理ＬＳＩであ
る。上記光モジュール１００および２００は光信号を扱
うので高速性が要求される。そのため、従来一般に、上
記光モジュール１００および２００は、バイポーラ・ト
ランジスタからなるＥＣＬ回路で構成されているととも
に、光信号を電気信号に変換する光−電気変換回路１１
０，２１０およびＥＣＬレベルの信号を出力するＥＣＬ
送信回路１２０とＥＣＬ受信回路（入力回路）２２０を
備え、シリアル信号処理を行なう。一方、論理ＬＳＩ３
００はディジタル処理を行なうＬＳＩであり、低消費電
力化のためＣＭＯＳ回路で構成され、バイト単位（８ビ
ット）あるいはワード単位（１６ビット）でのデータ処
理を行なう。

【０００４】上述したように、光モジュール１００およ
び２００はＥＣＬ回路で構成されるためその電源電圧は
０Ｖと−５．２Ｖであり、論理ＬＳＩ３００はＣＭＯＳ
回路で構成されるためその電源電圧は０Ｖと＋５Ｖであ
った。このように、従来の通信装置では性質の異なるＬ
ＳＩを用いてシステムを構成するため、上記光モジュー
ル１００および２００とＣＭＯＳ論理ＬＳＩ３００との
間には、レベル変換回路４１０，４２０およびシリアル
／パラレル変換回路５１０，５２０が介在されていた。
なお、このシリアル／パラレル変換回路５１０，５２０
はＴＴＬ回路で構成され、ＴＴＬレベルの信号の入出力
を行なう。ただし、ＣＭＯＳ回路はＴＴＬレベルの信号
との整合性が良いので、上記論理ＬＳＩ３００とシリア
ル／パラレル変換回路５１０，５２０との間には、レベ
ル変換回路は不要とされる。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、上記従来の光通信
装置の信号伝送方式にあっては、信号が伝送される光モ
ジュールと論理ＬＳＩとの間にレベル変換回路やシリア
ル／パラレル変換回路のような外付けのＩＣが必要とさ
れるため、システムを構成する部品点数が多く、装置の
実装密度が低下するというものである。

【０００６】この発明の目的は、光モジュールのような
ＥＣＬインターフェイスを有するＬＳＩとＣＭＯＳ論理
ＬＳＩとの間で、レベル変換回路を介さずに直接信号の
送受信が行なえるようにして、システムを構成する部品
数を減らし、装置の実装密度を向上させることにある。
この発明の他の目的は、標準伝送レベルであるＥＣＬレ
ベルのような小振幅の信号レベルでＬＳＩ間の送受信が
行なえる信号伝送技術を提供することにある。この発明
の他の目的は、伝送レベルの柔軟性の高い信号伝送技術
を提供することにある。この発明のさらに他の目的は、
ラッチアップ強度の高い信号出力回路を有するＣＭＯＳ
ＬＳＩを提供することにある。この発明の前記ならび
にそのほかの目的と新規な特徴については、本明細書の
記述および添附図面から明らかになるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、ＣＭＯＳ論理ＬＳＩにおいて信
号出力端子の他に接地電位が印加される電源端子を設
け、上記信号出力端子と電源端子との間にスイッチＭＯ
ＳＦＥＴを接続し、上記電源端子には第１の抵抗素子を
介して接地電位を印加する一方、上記信号出力端子と上
記ＥＣＬ半導体集積回路との間に接続される伝送路の終
端近傍には、他端が電源電圧に接続され上記スイッチＭ
ＯＳＦＥＴがオンされたとき上記第１抵抗との抵抗分割
で伝送信号のロウレベルを規定するための第２の抵抗素
子と、他端が接地電位に接続され上記スイッチＭＯＳＦ
ＥＴがオフされたとき上記第２抵抗との抵抗分割で伝送
信号のハイレベルを規定するための第３の抵抗素子とを
接続し、上記スイッチＭＯＳＦＥＴのオン／オフにより
ＥＣＬレベルでの信号伝送を可能としたものである。

【０００８】

【作用】上記した手段によれば、ＣＭＯＳ論理ＬＳＩの
出力部の電源端子に接続される第１の抵抗と信号伝送路
の終端に接続される第２および第３の抵抗の抵抗値を調
整することにより、任意の振幅の信号をレベル変換回路
を介在させることなく伝送させることができ、これによ
って光モジュールのようなＥＣＬインターフェイスを有
するＬＳＩとＣＭＯＳ論理ＬＳＩとの間で直接信号の送
受信を行なえるようにするという上記目的が達成され
る。

【０００９】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１は本発明を光モジュールＬＳＩとＣＭ
ＯＳ論理ＬＳＩとからなる光通信装置に適用した場合の
ＬＳＩ間信号伝送方式の第１の実施例を示す。図１にお
いて、２００は送信したい情報を光信号に変換して光フ
ァイバに出力する光送信モジュールＬＳＩ、３００は送
受信信号の変復調、符号化、復号化等の機能を有するＣ
ＭＯＳ論理ＬＳＩであり、ここではＣＭＯＳ論理ＬＳＩ
３００の側から光送信モジュールＬＳＩ２００へ信号を
伝送する部分の実施例のみが示されている。

【００１０】上記ＣＭＯＳ論理ＬＳＩ３００には、信号
出力端子３０１，３０３と、電源端子３０２，３０４と
が設けられ、上記信号出力端子３０１，３０３と電源端
子３０２，３０４との間には、それぞれｎチャネルＭＯ
ＳＦＥＴからなる出力用スイッチ素子Ｑ１，Ｑ２が接続
されている。より具体的には、スイッチＭＯＳＦＥＴＱ
１（Ｑ２）のドレイン端子が上記信号出力端子３０１
（３０３）に接続され、Ｑ１（Ｑ２）ソース端子が上記
電源端子３０２（３０４）に接続されている。上記電源
端子３０２，３０４は、出力回路３１０のための端子で
あって、図示しない内部論理回路に接地電位を供給する
電源端子とは独立したものとされる。

【００１１】上記スイッチＭＯＳＦＥＴ Ｑ１，Ｑ２を
含む出力回路３１０には、内部回路からの出力信号を受
けてスイッチＭＯＳＦＥＴ Ｑ１，Ｑ２をオン、オフ制
御する信号を形成するノンインバータ３１１およびイン
バータ３１２が設けられており、上記スイッチＭＯＳＦ
ＥＴ Ｑ１，Ｑ２のゲート端子に、内部回路からの出力
信号ＯＵＴとその反転信号／ＯＵＴが供給される。これ
によって、出力用スイッチＭＯＳＦＥＴ Ｑ１とＱ２
は、互いに相補的にオン、オフされるように構成されて
いる。また、上記出力用スイッチＭＯＳＦＥＴ Ｑ１，
Ｑ２は、必要とされる出力電流に応じて、内部論理回路
や上記ノンインバータ３１１、インバータ３１２を構成
するＭＯＳＦＥＴよりもサイズの大きなＭＯＳＦＥＴで
構成される。

【００１２】このようにして、本実施例では、出力信号
が差動信号として出力されるようになっている。なお、
上記ノンインバータ３１１は、具体的には２個のインバ
ータを、一方の入力端子を他方の出力端子に縦続接続し
た回路で構成される。上記電源端子３０２と３０４の外
部には抵抗Ｒ１が接続され、抵抗Ｒ１を介して接地電位
Ｖｓｓが印加されている。一方、上記信号出力端子３０
１，３０３の外部にはプリント基板上に形成されたプリ
ント配線のような信号線からなる伝送路６１，６２が接
続されており、これらの伝送路６１，６２の他端には光
送信モジュール２００の信号入力端子２０１，２０２が
接続されている。光送信モジュールＬＳＩ２００とＣＭ
ＯＳ論理ＬＳＩ３００とが比較的離れている場合には、
上記伝送路６１，６２はケーブル等で構成される。

【００１３】さらに、上記伝送路６１の光送信モジュー
ル２００側の終端近傍には、他端が電源電圧Ｖｄｄに接
続された抵抗Ｒ２と他端が接地電位Ｖｓｓに接続された
抵抗Ｒ３とが接続され、上記伝送路６２の光送信モジュ
ール２００側の終端近傍には、他端が電源電圧Ｖｄｄに
接続された抵抗Ｒ４と他端が接地電位Ｖｓｓに接続され
た抵抗Ｒ５とが接続されている。上記抵抗Ｒ１，Ｒ２，
Ｒ３（Ｒ１，Ｒ４，Ｒ５）は、上記ＭＯＳＦＥＴ Ｑ１
（Ｑ２）がオンされたときにその抵抗分割で伝送路６１
（６２）の終端に３．３Ｖのようなロウレベルの電位を
発生し、Ｑ１（Ｑ２）がオフされたときにその抵抗分割
で伝送路６１（６２）の終端に４．１Ｖのようなハイレ
ベルの電位を発生するようにその抵抗値が決定されてい
る。

【００１４】光送信モジュール２００内には、ＥＣＬ回
路からなる入力回路２２０が設けられており、その一対
の差動入力端子Ｖｉｎ（＋），Ｖｉｎ（−）が上記信号
入力端子２０１，２０２に接続されている。上記入力回
路２２０は、例えば図４に示すように、エミッタ共通接
続された入力差動トランジスタＱ６，Ｑ７と、その共通
エミッタ端子と接地電位Ｖｓｓとの間に接続された抵抗
Ｒ８と、上記入力差動トランジスタＱ６，Ｑ７のコレク
タ端子と電源電圧Ｖｃｃとの間に接続された抵抗Ｒ６，
Ｒ７と、上記入力差動トランジスタＱ７のコレクタ電圧
をベース端子に受けて駆動されるトランジスタＱ８と、
そのエミッタ端子と接地電位Ｖｓｓとの間に接続された
エミッタフォロワ抵抗Ｒ９とから構成されている。な
お、上記抵抗Ｒ８は定電流源であってもよい。

【００１５】一方、光受信モジュールＬＳＩ１００に
は、図４に示すＥＣＬ回路のエミッタフォロワ抵抗Ｒ９
を省略した図５に示すようなオープンエミッタ構成のＥ
ＣＬ回路からなる出力回路が、またＣＭＯＳ論理ＬＳＩ
３００には、後述のＥＣＬ型差動センスアンプからなる
入力回路（図６参照）がそれぞれ設けられている。この
実施例では、光受信モジュールＬＳＩ１００および光送
信モジュール２００、ＣＭＯＳ論理ＬＳＩ３００は、同
一の電源電圧（５Ｖ）を使用しており、従って、それら
のＬＳＩのＥＣＬ型出力回路（図５）およびＥＣＬ型入
力回路（図４，図６）の電源電圧も５Ｖとされる。その
結果、ＣＭＯＳ論理ＬＳＩ３００と光受信モジュールＬ
ＳＩ１００および光送信モジュール２００との間では、
ＥＣＬレベル（−０．９〜−１．７Ｖ）と同様な振幅を
有する擬似ＥＣＬレベル（３．３〜４．１Ｖ）の信号と
して伝送される。

【００１６】図７には、本実施例を適用した光通信装置
のシステム構成例が示されている。図７の光通信装置
は、図９に示されている光通信装置と同一の機能を有す
るものである。特に制限されるものでないが、光受信モ
ジュールＬＳＩ１００からＣＭＯＳ論理ＬＳＩ３００へ
伝送される信号も、ＣＭＯＳ論理ＬＳＩ３００から光送
信モジュール２００へ伝送される信号と同様に差動信号
として伝送されるように構成されている。また、図７の
実施例では、伝送路６３，６４に接続された終端抵抗７
１，７２が光受信モジュールＬＳＩ１００内のＥＣＬ出
力回路（図５参照）のエミッタフォロワ抵抗として機能
する。

【００１７】この実施例のＣＭＯＳ論理ＬＳＩ３００
は、図９に示されているパラレル／シリアル変換回路５
１０，５２０に相当するパラレル／シリアル変換回路３
３１，３３２を内蔵するように構成されている。従っ
て、図１のＣＭＯＳ論理ＬＳＩ３００の出力回路３１０
内のノンインバータ３１１およびインバータ３１２に
は、パラレル／シリアル変換回路３３２からの出力信号
が供給される。３２０は、ＥＣＬ型差動センスアンプか
らなる入力回路であり、擬似ＥＣＬレベルの入力信号は
ここで増幅されて、０〜５ＶのＣＭＯＳレベルの信号と
して後段のシリアル／パラレル変換回路３３１を経て内
部論理回路３４０に供給される。この実施例では、シリ
アル／パラレル変換回路３３１，３３２もＣＭＯＳ回路
で構成されている。

【００１８】図２および図３には、本発明の他の実施例
が示されている。このうち、図２は図１の実施例におけ
る電源端子３０２を省略し、出力用スイッチＭＯＳＦＥ
Ｔ Ｑ１，Ｑ２のソース端子を共通の電源端子３０４に
接続したものである。このように、電源端子を共用する
ことで外部端子数を減らすことができる。

【００１９】一方、図３は図１の実施例における出力用
スイッチＭＯＳＦＥＴ Ｑ２を省略して差動信号ではな
く振幅３．３〜４．１Ｖのシングル信号として出力する
とともに、受信側のＬＳＩ（光送信モジュール）２００
の入力回路２２０では、入力された信号を、３．７Ｖの
ような中間レベルの参照電圧Ｖｂｂと比較してハイレベ
ルであるかロウレベルであるかを検出するようにしたも
のである。参照電圧Ｖｂｂは光送信モジュール２００内
で発生しても良いし、外部から与えるようにしても良
い。

【００２０】このようにすることによって、光送信モジ
ュール２００およびＣＭＯＳ論理ＬＳＩ３００の両方に
おいて外部端子数を減らせるとともに、伝送路の本数も
減らすことができる。ただし、図１や図２の実施例のよ
うに、差動信号として伝送して差動形式で検出した方
が、パルス信号を送信する場合にデューティ比５０％の
パルス信号を送信し易いとともに、高速で信号を伝送す
ることができ、かつ耐ノイズ性にも優れている。

【００２１】すなわち、振幅３．３〜４．１Ｖのように
電源電圧Ｖｄｄ（５Ｖ）の側に片寄った信号を伝送する
場合、伝送信号のハイレベルからロウレベルへの変化の
速度とロウレベルからハイレベルへの変化の速度とが異
なってしまう。そのため、シングル出力であると信号の
伝播がアンバランスになり、パルス信号が元のデューテ
ィ比のままで伝送されにくくなるとともに、受信側では
入力信号をラッチするような場合に遅い方のタイミング
に合わせてラッチしなければならないので、信号の伝播
速度が遅くなる。これに対し、本案のように差動で信号
を送信すると、受信側では２つの信号のレベル差で検出
するため、伝送したい情報がハイレベルの場合にもロウ
レベルの場合にも同一のタイミングで検出することがで
き、パルス信号を元のデューティ比のままで伝送させる
ことができる。また、信号が差動であると、受信側では
信号レベルが速く確定されるようになり、信号をラッチ
する場合にも速いタイミングでラッチすることができ、
結果として信号の伝播速度が速くなる。

【００２２】図６には、ＣＭＯＳ論理ＬＳＩ３００に設
けられたＥＣＬ型差動センスアンプからなる入力回路３
２０の具体例が示されている。この入力回路３２０は、
差動入力端子Ｖｉｎ（＋），Ｖｉｎ（−）に入力された
中心点３．７Ｖの擬似ＥＣＬレベルの信号を次段の差動
増幅回路ＳＡの最も大きな増幅度を持つ動作点２．５Ｖ
（＝Ｖｄｄ／２）付近を中心点とする信号にレベルシフ
トするレベルシフト回路ＬＳと、該レベルシフト回路Ｌ
Ｓの出力信号を増幅する差動増幅回路ＳＡと、増幅され
た信号をＣＭＯＳレベル（０Ｖ〜５Ｖ）の信号にレベル
変換するバッファ回路ＢＣとから構成されている。

【００２３】上記レベルシフト回路ＬＳは、基本的には
ＥＣＬ回路で構成されており、ソース共通接続された一
対の差動入力ＭＯＳＦＥＴ Ｑ１０，Ｑ１２のドレイン
端子と電源電圧Ｖｄｄとの間に、そのゲート端子に接地
電位Ｖｓｓが印加された負荷ＭＯＳＦＥＴ Ｑ９，Ｑ１
１が接続され、入力電圧に対して出力ノードＮ９，Ｎ１
０の電圧が追従変化するものであり、その入力電圧に対
する出力電圧のレベルシフト量はｎチャネル型差動入力
ＭＯＳＦＥＴ Ｑ１０，Ｑ１２のしきい値電圧、ゲート
容量やチャネル部のキャリア移動度等に依存する定数お
よびＭＯＳＦＥＴ Ｑ１０，Ｑ１２のドレイン電流によ
って決定される。

【００２４】また、この実施例のレベルシフト回路ＬＳ
は、ＭＯＳＦＥＴ Ｑ１０，Ｑ１２の共通ソース端子と
定電流用ＭＯＳＦＥＴ Ｑ１５との間に並列形態の一対
のＭＯＳＦＥＴ Ｑ１３，Ｑ１４が接続されており、こ
のＭＯＳＦＥＴ Ｑ１３，Ｑ１４のゲート端子に上記出
力ノードＮ９，Ｎ１０の電圧が印加されることによっ
て、ＭＯＳＦＥＴ Ｑ１０，Ｑ１２に流れるドレイン電
流に負帰還制御がかかり動作速度が速くなるように工夫
されている。

【００２５】一方、上記差動増幅回路ＳＡは、互いにソ
ース端子が共通接続されかつそのゲート端子に上記レベ
ルシフト回路ＬＳの出力ノードＮ９，Ｎ１０の電圧が入
力された一対のｎチャネル型差動入力ＭＯＳＦＥＴ Ｑ
１７，Ｑ１９と、これらのＭＯＳＦＥＴＱ１７，Ｑ１９
のドレイン端子と電源電圧Ｖｄｄとの間に接続されたｐ
チャネル型負荷ＭＯＳＦＥＴ Ｑ１６，Ｑ１８と、ゲー
トが電源電圧Ｖｄｄでバイアスされかつ上記入力ＭＯＳ
ＦＥＴ Ｑ１７，Ｑ１９の共通ソース端子と接地点との
間に接続された定電流用ＭＯＳＦＥＴ Ｑ２０とから構
成されている。上記負荷ＭＯＳＦＥＴ Ｑ１６，Ｑ１８
はカレントミラー接続されており、それらのゲート端子
にはＭＯＳＦＥＴ Ｑ１６のドレイン電圧が印加されて
いる。

【００２６】上記差動増幅回路ＳＡの出力ノードＮ１１
には、２個のＣＭＯＳインバータが一方の入力端子が他
方の出力端子に縦続接続されてなるバッファ回路ＢＣの
入力端子が接続され、差動増幅回路ＳＡで増幅された信
号が、波形整形されかつ０Ｖ〜５ＶのＣＭＯＳレベルの
信号にレベル変換されて次段の回路（本実施例ではシリ
アル／パラレル変換回路３３１）に供給される。

【００２７】なお、上記実施例では、一例として出力用
スイッチＭＯＳＦＥＴ Ｑ１，Ｑ２をｎチャネル型ＭＯ
ＳＦＥＴで構成した場合について説明したが、出力用ス
イッチＭＯＳＦＥＴ Ｑ１，Ｑ２は、ｐチャネル型ＭＯ
ＳＦＥＴあるいはｎチャネル型ＭＯＳＦＥＴとｐチャネ
ル型ＭＯＳＦＥＴを並列接続したもので置き換えても良
い。ただし、出力用スイッチＭＯＳＦＥＴを、例えば図
８に示すように、ｎ型半導体基板１０の表面のｐ型ウェ
ル領域１１内に形成されたｎチャネル型ＭＯＳＦＥＴで
構成するようにすれば、信号出力端子３０１，３０３や
電源端子３０２，３０４から入ってくるノイズにより寄
生サイリスタが導通されて電流が流れ続けるいわゆるラ
ッチアップ現象の発生を抑えることができる。さらに、
出力用スイッチＭＯＳＦＥＴ Ｑ１，Ｑ２の一方をｎチ
ャネル型とし、他方をｐチャネル型としてもよい。この
ようにすれば、図１におけるインバータ３１０やノンイ
ンバータ３１１を省略することも可能である。

【００２８】以上説明したように上記実施例は、ＣＭＯ
Ｓ論理ＬＳＩにおいて信号出力端子の他に接地電位が印
加される電源端子を設け、上記信号出力端子と電源端子
との間にスイッチＭＯＳＦＥＴを接続し、上記電源端子
には第１の抵抗素子を介して接地電位を印加する一方、
上記信号出力端子と上記ＥＣＬ半導体集積回路との間に
接続される伝送路の終端近傍には、他端が電源電圧に接
続され上記スイッチＭＯＳＦＥＴがオンされたとき上記
第１抵抗との抵抗分割で伝送信号のロウレベルを規定す
るための第２の抵抗素子と、他端が接地電位に接続され
上記スイッチＭＯＳＦＥＴがオフされたとき上記第２抵
抗との抵抗分割で伝送信号のハイレベルを規定するため
の第３の抵抗素子とを接続し、上記スイッチＭＯＳＦＥ
Ｔのオン／オフによりＥＣＬレベルでの信号伝送を可能
としたので、外付け抵抗の抵抗値を調整することによ
り、任意の振幅の信号をレベル変換回路を介在させるこ
となく伝送させることができ、これによって、光モジュ
ールのようなＥＣＬインターフェイスを有するＬＳＩと
ＣＭＯＳ論理ＬＳＩとの間で直接信号の送受信を行なえ
るようになるという効果がある。

【００２９】また、上記実施例では、信号出力端子と接
地用電源端子との間に出力用スイッチＭＯＳＦＥＴを接
続し、この出力用スイッチＭＯＳＦＥＴとして、ｎ型半
導体基板の表面のｐ型ウェル領域内に形成されたｎチャ
ネル型ＭＯＳＦＥＴを使用するようにしたので、ＣＭＯ
Ｓ論理ＬＳＩにおいてラッチアップ強度の高い信号出力
回路を実現できるという効果がある。なお、ＣＭＯＳ論
理ＬＳＩの半導体基板としてｐ型半導体基板を使用する
ものにおいては、ｐ型半導体基板の表面にｎ型ウェル領
域を形成し、このｎ型ウェル領域内に形成されたｐチャ
ネル型ＭＯＳＦＥＴを上記出力用スイッチＭＯＳＦＥＴ
として使用するようにすれば、ラッチアップ強度の高い
出力回路を構成することができる。

【００３０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、１つの信号を伝送する場合について説明し
たが、図１，図２あるいは図３に示す出力回路を複数個
設けて複数の信号を伝送するように構成することも可能
である。その場合、伝送先のＣＭＯＳ論理ＬＳＩは異な
るＬＳＩであってもよい。また、上記実施例では接地用
電源端子に外付け抵抗Ｒ１を介して接地電位を印加する
ようにしているが、抵抗Ｒ１はＣＭＯＳ論理ＬＳＩチッ
プ内に設けておくようにしても良い。

【００３１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である光通信
装置に適用したものについて説明したが、この発明はそ
れに限定されるものでなく、ディジタル信号が伝送され
る２以上の半導体集積回路装置からなるシステム、特に
ＣＭＯＳ ＬＳＩとＥＣＬ ＬＳＩとを含む装置やシス
テムに利用することができる。

【００３２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、光モジュールのようなＥＣ
Ｌインターフェイスを有するＬＳＩとＣＭＯＳ論理ＬＳ
Ｉとの間で、レベル変換回路を介さずに直接信号の送受
信が行なえるようになり、システムを構成する部品数を
減少させ、装置の実装密度を向上させることができる。
また、本発明によれば、標準伝送レベルであるＥＣＬレ
ベルのような小振幅の信号レベルでＬＳＩ間の送受信が
行なうことができるようになる。さらに、本発明によれ
ば、外付け抵抗の抵抗値を調整することにより任意の信
号レベルおよび振幅にて信号を伝送させることができ
る。

【図面の簡単な説明】

【図１】本発明をＣＭＯＳ ＬＳＩからＥＣＬ ＬＳＩ
への信号伝送に適用した場合の一実施例を示す回路構成
図、

【図２】本発明をＣＭＯＳ ＬＳＩからＥＣＬ ＬＳＩ
への信号伝送に適用した場合の第２の実施例を示す回路
構成図、

【図３】本発明をＣＭＯＳ ＬＳＩからＥＣＬ ＬＳＩ
への信号伝送に適用した場合の第３の実施例を示す回路
構成図、

【図４】ＥＣＬ ＬＳＩに設けられる入力回路の具体例
を示す回路図、

【図５】ＥＣＬ ＬＳＩに設けられる出力回路の具体例
を示す回路図、

【図６】ＣＭＯＳ ＬＳＩに設けられる擬似ＥＣＬレベ
ルの信号が入力される入力回路の具体例を示す回路図、

【図７】図１の実施例を適用した光通信装置のシステム
構成例を示すブロック図、

【図８】本発明を適用したＣＭＯＳ ＬＳＩの出力回路
に設けられる出力用スイッチＭＯＳＦＥＴに使用して好
適なｎチャネル型ＭＯＳＦＥＴの構造の一例を示す断面
図、

【図９】ＣＭＯＳ論理ＬＳＩとＥＣＬ光モジュールＬＳ
Ｉとからなる従来の光通信装置のシステム構成例を示す
ブロック図である。

【符号の説明】

６１，６２ 伝送路 １００ 光受信モジュールＬＳＩ ２００ 光送信モジュールＬＳＩ ２０１，２０２ 信号入力端子 ２２０ 入力回路 ３００ ＣＭＯＳ論理ＬＳＩ ３０１，３０３ 信号出力端子 ３０２，３０４ 電源端子 ３１０ 出力回路 ３２０ 入力回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＣＭＯＳ回路で構成された半導体集積回
   路とＥＣＬ回路で構成された半導体集積回路とを含むシ
   ステムにおいて、上記ＣＭＯＳ半導体集積回路には少な
   くとも１個の接地用電源端子を設けると共に、信号出力
   端子と上記接地用電源端子との間にスイッチＭＯＳＦＥ
   Ｔを接続し、上記接地用電源端子には第１の抵抗素子を
   介して接地電位を印加する一方、上記信号出力端子と上
   記ＥＣＬ半導体集積回路との間に接続される伝送路の終
   端近傍には、他端が電源電圧に接続され上記スイッチＭ
   ＯＳＦＥＴがオンされたとき上記第１抵抗との抵抗分割
   で伝送信号のロウレベルを規定するための第２の抵抗素
   子と、他端が接地電位に接続され上記スイッチＭＯＳＦ
   ＥＴがオフされたとき上記第２抵抗との抵抗分割で伝送
   信号のハイレベルを規定するための第３の抵抗素子とを
   接続し、上記スイッチＭＯＳＦＥＴのオン／オフにより
   信号伝送を行なうようにしたことを特徴とする信号伝送
   方法。
2. 【請求項２】 上記ＣＭＯＳ半導体集積回路には同一の
   信号の伝送のため２つの信号出力端子を設け、かつこれ
   らの信号出力端子と上記接地用電源端子との間にそれぞ
   れスイッチＭＯＳＦＥＴを接続すると共に、上記各信号
   出力端子の外側にはそれぞれ伝送路を接続してその終端
   近傍には、他端が電源電圧に接続された第１の抵抗と接
   地電位に接続された第２の抵抗とをそれぞれ接続し、上
   記一対のスイッチＭＯＳＦＥＴを出力すべき信号により
   相補的にオン、オフさせることにより差動形態で信号を
   伝送させるようにしたことを特徴とする請求項１記載の
   信号伝送方法。
3. 【請求項３】 上記複数の信号出力端子にドレイン端子
   が接続されたスイッチＭＯＳＦＥＴのソース端子は共通
   の接地用電源端子に接続するようにしたことを特徴とす
   る請求項１または２記載の信号伝送方法。
4. 【請求項４】 ＥＣＬ半導体集積回路の出力回路に、出
   力段のエミッタフォロワ抵抗を外付け抵抗とするＥＣＬ
   回路を使用し、ＣＭＯＳ半導体集積回路との間に接続さ
   れる伝送路の終端に上記エミッタフォロワ抵抗を接続し
   てＥＣＬ半導体集積回路とＣＭＯＳ半導体集積回路との
   間の信号伝送を共に擬似ＥＣＬレベルにて行なうように
   したことを特徴とする請求項１記載の信号伝送方法。
5. 【請求項５】 少なくとも一対の信号出力端子と、少な
   くとも１つの接地用電源端子と、該接地用電源端子と上
   記各信号出力端子との間に接続された少なくとも一対の
   スイッチＭＯＳＦＥＴとを備え、当該一対のスイッチＭ
   ＯＳＦＥＴは、第１導電型の半導体基板の表面の第２導
   電型ウェル領域内に形成された第１導電型のＭＯＳＦＥ
   Ｔで構成され、かつ互いに相補的な信号をそのゲート端
   子に受けるように構成されてなることを特徴とするＣＭ
   ＯＳ論理集積回路。