JPH07153680A - Formation method of caliper pattern - Google Patents
Formation method of caliper patternInfo
- Publication number
- JPH07153680A JPH07153680A JP5326216A JP32621693A JPH07153680A JP H07153680 A JPH07153680 A JP H07153680A JP 5326216 A JP5326216 A JP 5326216A JP 32621693 A JP32621693 A JP 32621693A JP H07153680 A JPH07153680 A JP H07153680A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- caliper
- metal film
- caliper pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】半導体基板上に金属膜配線を形成
することを含む半導体装置のノギスパターンの形成方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a caliper pattern of a semiconductor device including forming a metal film wiring on a semiconductor substrate.
【０００２】[0002]
【従来の技術】半導体装置の製造過程において、半導体
回路の高集積化に伴い高精度の重ね合わせ精度をもつ縮
小投影型露光装置が使用される。縮小投影型露光装置で
は半導体基板上に形成されたアライメントマークをレー
ザー光により検出し、つぎのパターンを形成するための
マスクを重ね合わせる。このアライメント精度を補正す
るのに必要とされるノギスパターンはしばしば製品チッ
プ上に存在しない構造を有することがあり、ノギスパタ
ーンより生じるパーティクルにより歩留まりの低下が生
じていた。図６及び図７にＣ．Ｏ．Ｂ（Ｃａｐａｃｉｔ
ｏｒ Ｏｖｅｒ Ｂｉｔ ｌｉｎｅ）型ダイナミックＲ
ＡＭを例に説明する。2. Description of the Related Art In the process of manufacturing a semiconductor device, a reduction projection type exposure apparatus having a high precision of overlaying is used as a semiconductor circuit is highly integrated. In the reduction projection type exposure apparatus, an alignment mark formed on a semiconductor substrate is detected by laser light, and a mask for forming the next pattern is overlaid. The caliper pattern required to correct the alignment accuracy often has a structure that does not exist on a product chip, and particles generated by the caliper pattern cause a decrease in yield. The C.I. O. B (Capacit
or Over Bit line) type dynamic R
AM will be described as an example.
【０００３】図６（ａ）に示す領域（Ａ）及び領域
（Ｂ）はそれぞれ、メモリセル領域とノギスパターン形
成領域である。シリコン基板（５０１）上に素子分離領
域（５０２）と、ポリサイドゲート電極（５０３）を形
成する。その後イオン注入法を用いて自己整合的にＮ＋
拡散層領域（５０４）を形成し、第１の層間絶縁膜（５
０５）を全面に成長したのち図６（ｂ）示したようにフ
ォトリソグラフィー膜（５０６）を用いてビットコンタ
クトホール５０７を形成し図６（ｃ）を得る。その後
図７（ｄ）〜（ｆ）に示したようにシリサイド膜をスパ
ッタ法を用いて全面に形成し、フォトリソグラフィー膜
（５０６）を用いて所定のパターンに加工し、ビット線
（５０８）を形成する。全面に第２の層間絶縁膜（５０
９）を形成したのち、ストレージノードコンタクトホー
ル（５１０）をフォトリソグラフィー技術を用いて形成
する。このときノギスパターン形成領域も同時に開口
し、ストレージノードコンタクトホールのノギスパター
ンが完成する。A region (A) and a region (B) shown in FIG. 6A are a memory cell region and a caliper pattern forming region, respectively. An element isolation region (502) and a polycide gate electrode (503) are formed on a silicon substrate (501). After that, N + is self-aligned using the ion implantation method.
A diffusion layer region (504) is formed, and a first interlayer insulating film (5
After growing 05) on the entire surface, a bit contact hole 507 is formed using a photolithography film (506) as shown in FIG. 6B to obtain FIG. 6C. afterwards
As shown in FIGS. 7D to 7F, a silicide film is formed on the entire surface by a sputtering method, and a photolithography film (506) is used to form a predetermined pattern to form a bit line (508). To do. The second interlayer insulating film (50
After forming 9), a storage node contact hole (510) is formed by using a photolithography technique. At this time, the caliper pattern forming region is also opened at the same time, and the caliper pattern of the storage node contact hole is completed.
【０００４】[0004]
【発明が解決しようとする課題】この従来のノギスパタ
ーン形成方法では、ストレージノードコンタクトを開口
した際、ポリサイドゲート電極上及び側壁部まで開口さ
れるため、ポリサイドゲートの側壁から金属膜がはが
れ、パーティクルが発生し、歩留を低下させるという問
題があった。In this conventional caliper pattern forming method, when the storage node contact is opened, the metal film is peeled off from the side wall of the polycide gate because it is opened up to the polycide gate electrode and the side wall. However, there is a problem that particles are generated and the yield is reduced.
【０００５】[0005]
【課題を解決するための手段】本発明は、半導体基板上
に金属膜配線を形成することを含む半導体装置におい
て、該金属膜をパターニングする工程と前記金属膜をマ
スクとして該金属膜下層膜をパターニングする工程と前
記金属膜を除去する工程を有することを特徴とするノギ
スパターンの形成方法であり、詳しくは、ノギスパター
ン形成領域に二酸化シリコン膜を形成し、ゲート電極形
成時に下地ノギスパターンとなる部分を形成し、次いで
ノギスパターンとなる部分をマスクとして二酸化シリコ
ン膜を選択的にエッチング除去することを特徴とするノ
ギスパターンの形成方法である。According to the present invention, in a semiconductor device including forming a metal film wiring on a semiconductor substrate, a step of patterning the metal film and the metal film lower layer film using the metal film as a mask. A method for forming a caliper pattern, which comprises a step of patterning and a step of removing the metal film. More specifically, a silicon dioxide film is formed in a caliper pattern forming region to form a ground caliper pattern when forming a gate electrode. A caliper pattern forming method is characterized in that a silicon dioxide film is selectively etched and removed by forming a portion and then using a portion to be a caliper pattern as a mask.
【０００６】[0006]
【作用】本発明によれば、金属で形成したノギスパター
ンをマスクにして金属膜の下層にパターンを転写した
後、金属膜をエッチング除去することにより、ノギスパ
ターン部から生じるパーティクルを防止することができ
るものである。According to the present invention, after the pattern is transferred to the lower layer of the metal film by using the caliper pattern made of metal as a mask, the metal film is removed by etching to prevent particles generated from the caliper pattern portion. It is possible.
【０００７】[0007]
【実施例】次に本発明の実施例について図面を参照して
説明する。Embodiments of the present invention will now be described with reference to the drawings.
【実施例１】図１（ａ）に示す領地（Ａ），（Ｂ）はそ
れぞれメモリセル領域とノギスパターン領域である。例
えばＰ型シリコン基板（１０１）上に、ＬＯＣＯＳ法を
用いて素子分離領域（１０２）を形成する。このときノ
ギスパターン領域（Ｂ）にも素子分離領域（１０２）を
形成しておく。その後ＣＶＤ法によりポリシリコン膜を
約１０００Å成長し、スパッタ法を用いてタングステン
シリサイド膜を約１０００Å順次堆積させ、リソグラフ
ィー技術を用いて所定のパターンを形成し、異方性ドラ
イエッチング法によりエッチング除去し、ポリサイドゲ
ート電極（１０３）を得る。このとき、ストレージノー
ドコンタクトホール形成時に使用するノギスパターンを
素子分離領域（１０２）上に同時に形成し図１（ａ）を
得る。Embodiment 1 The territories (A) and (B) shown in FIG. 1A are a memory cell area and a caliper pattern area, respectively. For example, the element isolation region (102) is formed on the P-type silicon substrate (101) by using the LOCOS method. At this time, the element isolation region (102) is also formed in the caliper pattern region (B). After that, a polysilicon film is grown by about 1000 Å by the CVD method, a tungsten silicide film is sequentially deposited by about 1000 Å by the sputtering method, a predetermined pattern is formed by the lithography technique, and is removed by etching by the anisotropic dry etching method. , Polycide gate electrode (103) is obtained. At this time, a caliper pattern used at the time of forming the storage node contact hole is simultaneously formed on the element isolation region (102) to obtain FIG.
【０００８】イオン注入法により自己整合的にＮ＋拡散
層領域（１０４）を形成したのち、全面に第１の層間絶
縁膜をＣＶＤ法により堆積させる。その後フォトリソグ
ラフィー膜（１０６）を用いてビットコンタクトホール
部及びノギスパターン領域を開口し、図１（ｂ）を得
る。異方性ドライエッチング法を用いて第１の層間絶縁
膜（１０５）をエッチング除去し、ビットコンタクトホ
ール（１０７）を形成する。このとき、ノギスパターン
部（Ｂ）領域は、第１の層間絶縁膜（１０５）と二酸化
シリコン膜で形成した素子分離領域（１０２）を同時に
エッチング除去し、ストレージノードコンタクトホール
用ノギスパターンを下層膜に写転し、図１（ｃ）を得
る。After forming the N + diffusion layer region (104) in a self-aligning manner by the ion implantation method, the first interlayer insulating film is deposited on the entire surface by the CVD method. After that, the bit contact hole portion and the caliper pattern region are opened by using a photolithography film (106) to obtain FIG. The first interlayer insulating film (105) is removed by etching using an anisotropic dry etching method to form a bit contact hole (107). At this time, in the caliper pattern portion (B) region, the first interlayer insulating film (105) and the element isolation region (102) formed of the silicon dioxide film are simultaneously removed by etching, and the caliper pattern for the storage node contact hole is formed as a lower layer film. To obtain FIG. 1 (c).
【０００９】ビット線を形成するため、スパッタ法を用
いてタングステンシリサイド層を約２０００Å程度堆積
させ、フォトリソグラフィー技術を用いて所定のパター
ンを形成し、図２（ｄ）を得る。異方性ドライエッチン
グ法により、エッチング除去し、ビット線（１０８）を
形成する。このとき、ノギスパターン部（Ｂ）領域はビ
ット線用タングステンシリサイド膜（１０８）及びポリ
サイドゲート電極（１０３）のタングステンシリサイド
層を同時にエッチング除去し、図２（ｅ）を得る。その
後第２の層間絶縁膜（１０９）をＣＶＤ法により堆積さ
せ、フォトリソグラフィー技術を用いてストレージノー
ドコンタクトホール部及びノギスパターン部を開口す
る。異方性ドライエッチング法により、層間絶縁膜をエ
ッチング除去し、図３を得る。ノギスパターン部（Ｂ）
領域では下地ノギスパターンの金属膜、（この実施例で
はポリサイドゲート電極（１０３）のタングステンシリ
サイド層）があらかじめエッチング除去されているた
め、従来の様な金属膜のはがれによるパーティクルの発
生が防止できる。In order to form a bit line, a tungsten silicide layer is deposited to a thickness of about 2000 Å by using a sputtering method and a predetermined pattern is formed by using a photolithography technique to obtain FIG. 2 (d). It is removed by etching by an anisotropic dry etching method to form a bit line (108). At this time, in the caliper pattern portion (B) region, the bit line tungsten silicide film (108) and the tungsten silicide layer of the polycide gate electrode (103) are simultaneously removed by etching to obtain FIG. After that, a second interlayer insulating film (109) is deposited by the CVD method, and the storage node contact hole portion and the caliper pattern portion are opened by using the photolithography technique. The interlayer insulating film is removed by etching by the anisotropic dry etching method to obtain FIG. Caliper pattern part (B)
In the region, since the metal film of the underlay caliper pattern (the tungsten silicide layer of the polycide gate electrode (103) in this embodiment) is previously removed by etching, generation of particles due to peeling of the metal film as in the conventional case can be prevented. .
【００１０】[0010]
【実施例２】次に第２の実施例を、ＰＲＯＭ（Ｐｒｏｇ
ｒａｍａｂｌｅ−ＲＯＭ）について図４及び図５を用い
て説明する。図４（ａ）に示す領域（Ｃ），（Ｄ），
（Ｅ）はそれぞれメモリセル領域、周辺回路領域、及び
ノギスパターン領域である。シリコン基板（３０１）上
に素子分離領域（３０２）を形成したのち、ＣＶＤ法を
用いて約１０００Å程度のポリシリコン膜を堆積し、リ
ン拡散法によりＮ＋化する。その後 フォトリソグラフ
ィー技術を用いて所定のパターンを形成し、フローティ
ングゲート電極（３０３）を得る。その後 トンネル酸
化膜（３０４）ポリシリコン膜約１０００〜１５００Å
をＣＶＤ法により順次堆積し、スパッタ法によりタング
ステンシリサイド層を約１５００Å程度さらに積層し、
ポリサイド層（３０５）を形成する。フォトリソグラフ
ィー技術を用いてメモリセル部は全面マスクし、周辺回
路部及びノギスパターン部は、所定のパターンを形成
し、図４（ｂ）を得る。異方性ドライエッチング法によ
り、タングステンシリサイド膜、ポリシリコン膜を順次
エッチング除去し、周辺回路部のポリサイドゲート電極
（３０７）を形成して、図４（ｃ）を得る。[Embodiment 2] Next, a second embodiment of the PROM (Program
(rable-ROM) will be described with reference to FIGS. 4 and 5. Areas (C), (D), shown in FIG.
(E) is a memory cell area, a peripheral circuit area, and a caliper pattern area, respectively. After forming the element isolation region (302) on the silicon substrate (301), a polysilicon film of about 1000 Å is deposited by using the CVD method and converted into N + by the phosphorus diffusion method. After that, a predetermined pattern is formed by using a photolithography technique to obtain a floating gate electrode (303). After that, tunnel oxide film (304) Polysilicon film About 1000-1500Å
Are sequentially deposited by the CVD method, and a tungsten silicide layer is further stacked by about 1500 Å by the sputtering method.
A polycide layer (305) is formed. The photolithography technique is used to mask the entire surface of the memory cell portion, and the peripheral circuit portion and the caliper pattern portion form a predetermined pattern to obtain FIG. 4B. The tungsten silicide film and the polysilicon film are sequentially removed by the anisotropic dry etching method to form a polycide gate electrode (307) in the peripheral circuit portion, thereby obtaining FIG. 4C.
【００１１】次にフォトリソグラフィー技術を用いて所
定のパターンを形成し、図５（ｄ）を得る。このとき周
辺回路領域はマスクし、ノギスパターン領域は開口して
おく。異方性ドライエッチング法を用いて、タングステ
ンシリサイド膜、ポリシリコン膜及びトンネル酸化膜、
フローティングゲート電極用をポリシリコン膜と順次エ
ッチング除去して、メモリセルゲート電極（３１０）を
形成する。このときノギスパターン領域では、タングス
テンシリサイド膜、ポリシリコン膜、及びトンネル酸化
膜は全てエッチング除去され、メモリセル部のフローテ
ィングゲート電極用ポリシリコン膜をエッチング除去す
る際シリコン基板（３０１）にそのノギスパターンが転
写され、図５（ｅ）を得る。これにより、ノギスパター
ン部より、金属膜が除去され、はがれによるパーティク
ルの発生を防止することができる。Next, a predetermined pattern is formed by using the photolithography technique to obtain FIG. 5 (d). At this time, the peripheral circuit area is masked and the caliper pattern area is opened. Using an anisotropic dry etching method, a tungsten silicide film, a polysilicon film and a tunnel oxide film,
The memory cell gate electrode (310) is formed by sequentially removing the floating gate electrode and the polysilicon film by etching. At this time, in the caliper pattern region, the tungsten silicide film, the polysilicon film, and the tunnel oxide film are all etched away, and the caliper pattern is formed on the silicon substrate (301) when the polysilicon film for the floating gate electrode of the memory cell portion is etched away. Is transferred to obtain FIG. 5 (e). As a result, the metal film is removed from the caliper pattern portion, and the generation of particles due to peeling can be prevented.
【００１２】[0012]
【発明の効果】以上、説明したように本発明によれば、
金属で形成したノギスパターンをその下層に転写し、金
属膜を除去することによりノギスパターン部より生じる
パーティクルを防止し、歩留が向上するという効果を奏
するものである。As described above, according to the present invention,
By transferring the caliper pattern formed of metal to the lower layer and removing the metal film, particles produced from the caliper pattern portion are prevented, and the yield is improved.
【図１】本発明の第１の実施例の工程（ａ）〜（ｃ）の
図。FIG. 1 is a diagram of steps (a) to (c) of the first embodiment of the present invention.
【図２】本発明の第１の実施例の［図１］に続く工程
（ｄ）（ｅ）の図。FIG. 2 is a diagram of steps (d) and (e) following [FIG. 1] of the first embodiment of the present invention.
【図３】本発明の第１の実施例の完成図。FIG. 3 is a completed view of the first embodiment of the present invention.
【図４】本発明の第２の実施例の工程（ａ）〜（ｃ）の
図。FIG. 4 is a diagram of steps (a) to (c) of the second embodiment of the present invention.
【図５】本発明の第２の実施例の［図４］に続く工程
（ｄ）の図。及び（ｅ）は本発明の第２の実施例の完成
図。FIG. 5 is a diagram of a step (d) subsequent to FIG. 4 of the second embodiment of the present invention. And (e) are completed drawings of the second embodiment of the present invention.
【図６】従来例の工程（ａ）〜（ｃ）FIG. 6 Steps (a) to (c) of a conventional example.
【図７】従来例の工程（ｄ）〜（ｆ）FIG. 7 shows steps (d) to (f) of a conventional example.
１０１、３０１、５０１ シリコン基板 １０２、３０２、５０２ 素子分離領域 １０３、５０３ ポリサイドゲート電極 ３０３ フローティングゲート電極 １０４、５０４、３０８ Ｎ＋拡散層領域 １０５、５０５ 第１の層間絶縁膜 １０６、５０６、３０６ フォトリソグラフィー膜 １０７、５０７ ビットコンタクトホール １０８、５０８ ビット線 １０９、５０９ 第２の層間絶縁膜 １１０、５１０ ストレージノードコンタクトホール ３０４ トンネル酸化膜 ３０７ 周辺回路領域のゲート電極 ３１０ メモリセルゲート電極101, 301, 501 Silicon substrate 102, 302, 502 Element isolation region 103, 503 Polycide gate electrode 303 Floating gate electrode 104, 504, 308 N + diffusion layer region 105, 505 First interlayer insulating film 106, 506, 306 Photolithography film 107, 507 Bit contact hole 108, 508 Bit line 109, 509 Second interlayer insulating film 110, 510 Storage node contact hole 304 Tunnel oxide film 307 Peripheral circuit region gate electrode 310 Memory cell gate electrode
Claims (2)
とを含む半導体装置において、該金属膜をパターニング
する工程と前記金属膜をマスクとして該金属膜下層膜を
パターニングする工程と前記金属膜を除去する工程を有
することを特徴とするノギスパターンの形成方法。1. A semiconductor device including forming a metal film wiring on a semiconductor substrate, the step of patterning the metal film, the step of patterning the metal film lower layer film using the metal film as a mask, and the step of forming the metal film. A method for forming a caliper pattern, which comprises a step of removing.
ン膜を形成し、ゲート電極形成時に下地ノギスパターン
となる部分を形成し、次いでノギスパターンとなる部分
をマスクとして二酸化シリコン膜を選択的にエッチング
除去することを特徴とする請求項１に記載のノギスパタ
ーンの形成方法。2. A silicon dioxide film is formed in a caliper pattern forming region, a portion to be a base caliper pattern is formed at the time of forming a gate electrode, and then the silicon dioxide film is selectively etched and removed using the portion to be a caliper pattern as a mask. The method for forming a caliper pattern according to claim 1, wherein.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326216A JP2571006B2 (en) | 1993-11-30 | 1993-11-30 | Method of forming caliper pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326216A JP2571006B2 (en) | 1993-11-30 | 1993-11-30 | Method of forming caliper pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153680A true JPH07153680A (en) | 1995-06-16 |
| JP2571006B2 JP2571006B2 (en) | 1997-01-16 |
Family
ID=18185292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326216A Expired - Fee Related JP2571006B2 (en) | 1993-11-30 | 1993-11-30 | Method of forming caliper pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571006B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417516B1 (en) * | 1999-03-26 | 2002-07-09 | Nec Corporation | Electron beam lithographing method and apparatus thereof |
-
1993
- 1993-11-30 JP JP5326216A patent/JP2571006B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417516B1 (en) * | 1999-03-26 | 2002-07-09 | Nec Corporation | Electron beam lithographing method and apparatus thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2571006B2 (en) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3164026B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8080886B2 (en) | Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same | |
| JP2001168185A (en) | Semiconductor device and its manufacturing apparatus | |
| JPH11330245A (en) | Method for contact formation of semiconductor device | |
| JP2923912B2 (en) | Semiconductor device | |
| JP2874620B2 (en) | Method for manufacturing semiconductor device | |
| JP3532134B2 (en) | Method for manufacturing semiconductor device | |
| JPH07135264A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH11121327A (en) | Semiconductor device and its manufacture | |
| JP3141010B2 (en) | Manufacturing method of memory cell | |
| JP2790084B2 (en) | Method for manufacturing semiconductor device | |
| JP2571006B2 (en) | Method of forming caliper pattern | |
| US7449766B2 (en) | Methods of forming a contact opening in a semiconductor assembly using a disposable hard mask | |
| JP3352114B2 (en) | Method for manufacturing semiconductor memory cell | |
| JP3172998B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2765133B2 (en) | Method for manufacturing semiconductor device | |
| US5913133A (en) | Method of forming isolation layer for semiconductor device | |
| JPS62216246A (en) | Manufacture of semiconductor device | |
| JP2668490B2 (en) | Mask ROM manufacturing method | |
| US6066873A (en) | Method and apparatus for preventing P1 punchthrough | |
| KR100583121B1 (en) | A method for manufacturing metal contact hole of semiconductor device | |
| JP3306691B2 (en) | Wiring method for integrated circuit device | |
| JP2001036014A (en) | Semiconductor device | |
| JP2855991B2 (en) | Method for manufacturing semiconductor device | |
| JPH0745507A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |