JPH0714870A - Method and apparatus for manufacturing semiconductor device - Google Patents
Method and apparatus for manufacturing semiconductor deviceInfo
- Publication number
- JPH0714870A JPH0714870A JP5150915A JP15091593A JPH0714870A JP H0714870 A JPH0714870 A JP H0714870A JP 5150915 A JP5150915 A JP 5150915A JP 15091593 A JP15091593 A JP 15091593A JP H0714870 A JPH0714870 A JP H0714870A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wire
- lead frame
- chip
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の組立て方
法、特にモールドプラスチックＩＣの組立方法とその製
造装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for assembling a semiconductor device, and more particularly to a method for assembling a molded plastic IC and a manufacturing apparatus therefor.
【０００２】近年、半導体組立における生産効率の向
上、並びにコストダウンは、現在の組立技術として極め
て重要な課題となっている。そのため、工程を簡略化
し、コストダウンを図る方法、ならびに装置の開発が必
要となる。In recent years, improvement of production efficiency in semiconductor assembling and cost reduction have become extremely important issues in the present assembling technology. Therefore, it is necessary to develop a method and an apparatus for simplifying the process and reducing the cost.
【０００３】[0003]
【従来の技術】図３は従来例の説明図である。図におい
て、１は半導体チップ、４はインナーリード、５はパッ
ド、６はワイヤ、７はモールド樹脂、９はウエハ、22は
リードフレーム、23はダイステージ、24はAgペーストで
ある。2. Description of the Related Art FIG. 3 is an explanatory view of a conventional example. In the figure, 1 is a semiconductor chip, 4 is an inner lead, 5 is a pad, 6 is a wire, 7 is a molding resin, 9 is a wafer, 22 is a lead frame, 23 is a die stage, and 24 is an Ag paste.
【０００４】従来の半導体装置の組立て工程において
は、先ず、図３（ａ）に示すように、ウエハ９を半導体
チップ１の単体に切り離すダイシング工程を終了後、図
３（ｂ）に左側にリードフレーム22の平面図、右側にＡ
−Ｂラインでカットした断面図で示すように、リードフ
レーム22のダイステージ23に半導体チップ１を主に銀
（Ag) ペースト24で接着するダイス付け工程を行う。In the conventional semiconductor device assembling process, first, as shown in FIG. 3A, after the dicing process for separating the wafer 9 into individual semiconductor chips 1 is completed, the left side lead is shown in FIG. 3B. Top view of frame 22, right side A
As shown in the cross-sectional view cut along the line B, a die attaching step is performed in which the semiconductor chip 1 is mainly bonded to the die stage 23 of the lead frame 22 with the silver (Ag) paste 24.
【０００５】そして、Agペースト24を例えば 150℃で３
時間のキュアを行った後で、図３（ｃ）に示すように、
半導体チップ１上のパッド５とリードフレーム22のイン
ナーリード４とをワイヤ６によりワイヤボンディングす
るワイヤボンディング工程を経た後、図３（ｄ）に示す
ように、リードフレームのダイステージ23上の半導体チ
ップ１をリードフレーム22のインナーリード４と共に、
モールド樹脂７でモールド封止する封止工程を完了して
完成品とする。Then, the Ag paste 24 is mixed at 150 ° C. for 3 times, for example.
After the time cure, as shown in FIG.
After the wire bonding step of wire-bonding the pad 5 on the semiconductor chip 1 and the inner lead 4 of the lead frame 22 with the wire 6, as shown in FIG. 3D, the semiconductor chip on the die stage 23 of the lead frame. 1 together with the inner lead 4 of the lead frame 22,
The encapsulation process of encapsulating with the molding resin 7 is completed to complete the product.
【０００６】[0006]
【発明が解決しようとする課題】しかし、上記のダイス
付け工程は、半導体チップの裏面から接地ラインを得る
特殊な例を除いて大部分は、ワイヤボンディング時の半
導体チップの固定、並びにモールド樹脂封止の半導体チ
ップの固定の役割しかなく、半導体装置の基本特性に関
与していない。However, most of the above-mentioned dicing process except for the special case where the ground line is obtained from the back surface of the semiconductor chip, is used for fixing the semiconductor chip during wire bonding and for sealing the mold resin. It only plays a role of fixing the semiconductor chip, and is not involved in the basic characteristics of the semiconductor device.
【０００７】従って、半導体チップの背面を接地してい
る場合もあるが、現在では半導体チップの表面からワイ
ヤ配線にて接地を取る方式が主流である。そのため、こ
のダイス付け工程を削除したＴＡＢ方式が既知である。Therefore, the back surface of the semiconductor chip may be grounded in some cases, but at present, the method of grounding the surface of the semiconductor chip by wire wiring is mainly used. Therefore, a TAB method in which this die attaching step is deleted is known.
【０００８】しかし、ＴＡＢ方式は、新規材料を導入す
る必要があり、場合によっては逆にコストアップとなっ
てしまう。本発明は、上記の点を鑑み、ダイス付け等の
工程を簡略化し、半導体装置のコストダウンを図ること
を目的として提供されるものである。However, in the TAB method, it is necessary to introduce a new material, and in some cases, the cost is increased. In view of the above points, the present invention is provided for the purpose of simplifying the process such as dicing and reducing the cost of a semiconductor device.
【０００９】[0009]
【課題を解決するための手段】図１は本発明の原理説明
図、図２は本発明の一実施例の説明図であり、本発明の
製造装置の斜視図である。1 is an explanatory view of the principle of the present invention, and FIG. 2 is an explanatory view of an embodiment of the present invention, which is a perspective view of a manufacturing apparatus of the present invention.
【００１０】図において、１は半導体チップ、２は半導
体チップ固定機構、３はダイステージの無いリードフレ
ーム、４はインナーリード、５はパッド、６はワイヤ、
７はモールド樹脂、８はウエハ載置台、９はウエハ、11
はワイヤボンディング機構、12はチップトランスファア
ーム、13はチップトランスファ機構、14はチップ補正
爪、15はバキューム孔、16はヒートブロック、17はリー
ドフレーム搬送レール、18はリードフレーム搬送機構、
19はワイヤボンディングヘッド、20はワイヤボンディン
グツール、21はインナーリードヒート面である。In the figure, 1 is a semiconductor chip, 2 is a semiconductor chip fixing mechanism, 3 is a lead frame without a die stage, 4 is an inner lead, 5 is a pad, 6 is a wire,
7 is a mold resin, 8 is a wafer mounting table, 9 is a wafer, 11
Is a wire bonding mechanism, 12 is a chip transfer arm, 13 is a chip transfer mechanism, 14 is a chip correction claw, 15 is a vacuum hole, 16 is a heat block, 17 is a lead frame transfer rail, 18 is a lead frame transfer mechanism,
19 is a wire bonding head, 20 is a wire bonding tool, and 21 is an inner lead heating surface.
【００１１】上記問題点の解決の手段として、本発明で
は、現状の材料にてダイス付け工程を省略するために、
図３に示した従来のリードフレーム22から、単純にダイ
ステージ23を削除したような、図１（ｂ）に示すような
ダイステージの無いリードフレーム３を作成し、本発明
のワイヤボンディング用の半導体製造装置を用いて、半
導体チップ１を半導体チップ固定機構２に固定して、ワ
イヤボンディングを行う。As a means for solving the above-mentioned problems, in the present invention, in order to omit the die attaching step with the current material,
A lead frame 3 having no die stage as shown in FIG. 1 (b) is prepared by simply removing the die stage 23 from the conventional lead frame 22 shown in FIG. The semiconductor chip 1 is fixed to the semiconductor chip fixing mechanism 2 using a semiconductor manufacturing apparatus, and wire bonding is performed.
【００１２】即ち、本発明の目的は、図１に示すよう
に、半導体チップ１の単体を半導体チップ固定機構２に
より固定して、ダイステージの無いリードフレーム３の
インナーリード４と、該半導体チップ１上のパッド５と
の間にワイヤ６のボンディングを行う工程と、ワイヤボ
ンディングされた半導体チップ１の単体、並びにダイス
テージの無いリードフレーム３をモールド樹脂７により
封止する工程とを含む事により、また、図２に示すよう
に、ウエハ載置台８上のウエハ９より半導体チップ１を
ワイヤボンディング機構11に搬送するチップトランスフ
ァアーム12を有するチップトランスファ機構13と、半導
体チップ１をチップ補正爪14によりバキューム孔15を有
するヒートブロック16上に位置決めした後、半導体チッ
プ１をヒートブロック16上に吸着固定する半導体チップ
固定機構２と、積層されたダイステージの無いリードフ
レーム３を半導体チップ１上に順次搬送するリードフレ
ーム搬送レール17を有するリードフレーム搬送機構18
と、ワイヤボンディングヘッド19先端のワイヤボンディ
ングツール20により半導体チップ１にワイヤ６をボンデ
ィングするワイヤボンディング機構11とを備える半導体
装置を用いる事により達成される。That is, as shown in FIG. 1, an object of the present invention is to fix a single body of a semiconductor chip 1 by a semiconductor chip fixing mechanism 2, and to provide an inner lead 4 of a lead frame 3 having no die stage and the semiconductor chip. By including the step of bonding the wire 6 with the pad 5 on the upper surface 1 and the step of sealing the wire-bonded semiconductor chip 1 alone and the lead frame 3 having no die stage with the molding resin 7. Further, as shown in FIG. 2, a chip transfer mechanism 13 having a chip transfer arm 12 for transferring the semiconductor chip 1 from the wafer 9 on the wafer mounting table 8 to the wire bonding mechanism 11, and a chip correction claw 14 for the semiconductor chip 1 After positioning on the heat block 16 having the vacuum hole 15 by the It adsorbed fixed to the semiconductor chip and fixing mechanism 2, the lead frame transport mechanism 18 having a lead frame transport rail 17 for successively transporting the lead frame 3 without stacked die stage on the semiconductor chip 1
And a wire bonding mechanism 11 for bonding the wire 6 to the semiconductor chip 1 by the wire bonding tool 20 at the tip of the wire bonding head 19 is used.
【００１３】[0013]
【作用】本発明の方式では、一部ワイヤボンディング設
備の新規設計、又は改造が必要であるが、半導体チップ
をワイヤボンディングする時に、半導体チップを固定機
構により固定して行い、半導体チップとインナーリード
を結ぶワイヤ強度も十分あるため、モールド樹脂による
封止も容易に行なえ、ＴＡＢ方式よりも比較的容易にダ
イス付け工程を省略することができる。According to the method of the present invention, a part of wire bonding equipment needs to be newly designed or modified, but when the semiconductor chip is wire-bonded, the semiconductor chip is fixed by the fixing mechanism, and the semiconductor chip and the inner lead are fixed. Since the strength of the wire connecting the two is sufficient, sealing with a mold resin can be easily performed, and the dicing process can be omitted relatively easily as compared with the TAB method.
【００１４】[0014]
【実施例】図２は本発明の一実施例の説明図である。図
において、１は半導体チップ、２は半導体チップ固定機
構、３はダイステージの無いリードフレーム、４はイン
ナーリード、５はパッド、６はワイヤ、７はモールド樹
脂、８はウエハ載置台、９はウエハ、11はワイヤボンデ
ィング機構、12はチップトランスファアーム、13はチッ
プトランスファ機構、14はチップ補正爪、15はバキュー
ム孔、16はヒートブロック、17はリードフレーム搬送レ
ール、18はリードフレーム搬送機構、19はワイヤボンデ
ィングヘッド、20はワイヤボンディングツール、21はイ
ンナーリードヒート面である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 is an explanatory view of an embodiment of the present invention. In the figure, 1 is a semiconductor chip, 2 is a semiconductor chip fixing mechanism, 3 is a lead frame without a die stage, 4 is inner leads, 5 is pads, 6 is wires, 7 is mold resin, 8 is a wafer mounting table, and 9 is Wafer, 11 is a wire bonding mechanism, 12 is a chip transfer arm, 13 is a chip transfer mechanism, 14 is a chip correction claw, 15 is a vacuum hole, 16 is a heat block, 17 is a lead frame transfer rail, 18 is a lead frame transfer mechanism, 19 is a wire bonding head, 20 is a wire bonding tool, and 21 is an inner lead heating surface.
【００１５】図１（ｃ）に本発明の半導体装置の基本構
造の断面図を示したが、従来例と比較すると、単純にダ
イステージがないだけの違いである。図２（ａ）に本発
明の一実施例で使用したワイヤボンディング装置の主要
部の各機構を示す。FIG. 1C shows a sectional view of the basic structure of the semiconductor device of the present invention, which is different from the conventional example in that there is simply no die stage. FIG. 2A shows each mechanism of the main part of the wire bonding apparatus used in one embodiment of the present invention.
【００１６】基本的には、ダイボンダとワイヤボンダが
合体したような構造である。各機構は、ウエハ載置台８
上のウエハ９より半導体チップ１をワイヤボンディング
機構11に搬送するチップトランスファアーム12を有する
チップトランスファ機構13と、半導体チップ１をチップ
補正爪14によりバキューム孔15を有するヒートブロック
16上に位置決めした後、半導体チップ１をヒートブロッ
ク16上に吸着固定する半導体チップ固定機構２と、積層
されたダイステージの無いリードフレーム３を半導体チ
ップ１上に順次搬送するリードフレーム搬送レール17を
有するリードフレーム搬送機構18と、ワイヤボンディン
グヘッド19先端のワイヤボンディングツール20により半
導体チップ１にワイヤ６をボンディングするワイヤボン
ディング機構11よりなっている。Basically, the structure is such that the die bonder and the wire bonder are united. Each mechanism has a wafer mounting table 8
A chip transfer mechanism 13 having a chip transfer arm 12 for transferring the semiconductor chip 1 from the upper wafer 9 to a wire bonding mechanism 11, and a heat block having a vacuum hole 15 for the semiconductor chip 1 by a chip correction claw 14.
After positioning on the semiconductor chip 16, the semiconductor chip fixing mechanism 2 for fixing the semiconductor chip 1 onto the heat block 16 by suction and the lead frame transfer rail 17 for sequentially transferring the stacked lead frame 3 without the die stage onto the semiconductor chip 1. And a wire bonding mechanism 11 for bonding the wire 6 to the semiconductor chip 1 by the wire bonding tool 20 at the tip of the wire bonding head 19.
【００１７】本発明によるワイヤボンディングの方法
は、先ず、本発明のダイステージの無いリードフレーム
３をリドフレーム搬送レール17によりインナーリードヒ
ート面21とヒートブロック16の間の所定の位置に移動す
る。In the wire bonding method according to the present invention, first, the lead frame 3 without the die stage of the present invention is moved to a predetermined position between the inner lead heating surface 21 and the heat block 16 by the lid frame carrying rail 17.
【００１８】次に、ウエハ載置台８上のダイシングされ
たウエハ９から、チップトランスファアーム12を用い
て、ヒートブロック16上のダイステージの無いリードフ
レーム３のインナーリード４の間に、半導体チップ１の
単体を１個セットする。Next, using the chip transfer arm 12 from the diced wafer 9 on the wafer mounting table 8, the semiconductor chip 1 is placed between the inner leads 4 of the lead frame 3 having no die stage on the heat block 16. Set a single unit.
【００１９】そしてチップ補正爪14を前後左右に動かし
て、半導体チップ１をインナーリード４の中心位置にセ
ットしたらバキュームポンプを作動してバキューム孔15
上に半導体チップ１を真空吸着により固定する。続い
て、半導体チップ１はヒートブロック16により 280℃に
加熱される。Then, the tip correction claw 14 is moved back and forth and left and right to set the semiconductor chip 1 at the center position of the inner lead 4, and the vacuum pump is operated to operate the vacuum hole 15.
The semiconductor chip 1 is fixed on top by vacuum suction. Then, the semiconductor chip 1 is heated to 280 ° C. by the heat block 16.
【００２０】同時に、インナーリード４もインナーリー
ドヒート面21により 280℃に加熱される。それから、ワ
イヤ６として用いる30μｍ径の金(Au)線を最初に半導体
チップ１のパッド５にボンディングし、続いてインナー
リード４先端のメッキ面にボンディングして結線する。
これを80回繰り返してＱＦＰパッケージのボンディング
工程が終了する。At the same time, the inner lead 4 is also heated to 280 ° C. by the inner lead heating surface 21. Then, a 30 μm diameter gold (Au) wire used as the wire 6 is first bonded to the pad 5 of the semiconductor chip 1, and then bonded to the plated surface at the tip of the inner lead 4 for connection.
This process is repeated 80 times to complete the bonding process of the QFP package.
【００２１】尚、ワイヤ６による半導体チップ１の吊り
強度に関しては、パッケージにＱＦＰを用いた場合に例
をとれば、ワイヤ６に30μｍ径のAu線を用いた場合に
は、ワイヤ６の１本の強度を10ｇとして、インナーリー
ド４が百本の場合１ｋｇとなり、通常のAgペーストでの
ダイスボンディング強度と比較して遜色がない。Regarding the suspension strength of the semiconductor chip 1 by the wire 6, when using QFP for the package, for example, when Au wire having a diameter of 30 μm is used for the wire 6, one wire 6 is used. If the strength of the inner lead 4 is 100 g and the inner lead 4 is 100, the weight is 1 kg, which is comparable to the die bonding strength of a normal Ag paste.
【００２２】それから、封止工程に移り、モールド樹脂
７として、流動性の良いエポキシ系低粘度樹脂を用い
て、先の半導体チップ１の単体をワイヤボンディングし
たダイステージの無いリードフレーム３をモールド樹脂
７で封止して、ＱＦＰパッケージを用いた半導体装置の
組立が完了する。Then, the process proceeds to the encapsulation step, and a low-viscosity epoxy-based low-viscosity resin is used as the mold resin 7, and the lead frame 3 without the die stage is wire-bonded to the semiconductor chip 1 described above. After sealing with 7, the assembly of the semiconductor device using the QFP package is completed.
【００２３】このように、モールド樹脂７の封止工程
は、樹脂の低応力化がかなり進んでおり、半導体チップ
１をAu線等のワイヤ６で吊っただけで、樹脂封止が容易
に行なえ、本発明の一実施例ではパッケージに80ピンＱ
ＦＰを使用し、ワイヤ６に30μｍ径のAu線を用いたもの
で、問題なく封止することができた。As described above, in the step of sealing the mold resin 7, the stress of the resin is considerably reduced, and the resin sealing can be easily performed only by suspending the semiconductor chip 1 with the wire 6 such as Au wire. In one embodiment of the present invention, the package has an 80-pin Q
The FP was used, and the wire 6 was an Au wire with a diameter of 30 μm, and sealing could be performed without problems.
【００２４】[0024]
【発明の効果】以上説明したように、本発明によれば、
ダイス付け工程や、長時間のAgペーストキュア工程を省
略することが出来、生産効率の向上、及びコストの改善
効果に寄与するところが大きい。As described above, according to the present invention,
The dicing process and the long-time Ag paste curing process can be omitted, which greatly contributes to the improvement of production efficiency and the effect of cost reduction.
【図１】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.
【図２】 本発明の一実施例の説明図FIG. 2 is an explanatory diagram of an embodiment of the present invention.
【図３】 従来例の説明図FIG. 3 is an explanatory diagram of a conventional example.
１ 半導体チップ ２ 半導体チップ固定機構 ３ ダイステージの無いリードフレーム ４ インナーリード ５ パッド ６ ワイヤ ７ モールド樹脂 ８ ウエハ載置台 ９ ウエハ 11 ワイヤボンディング機構 12 チップトランスファアーム 13 チップトランスファ機構 14 チップ補正爪 15 バキューム孔 16 ヒートブロック 17 リードフレーム搬送レール 18 リードフレーム搬送機構 19 ワイヤボンディングヘッド 20 ワイヤボンディングツール 21 インナーリードヒート面 1 semiconductor chip 2 semiconductor chip fixing mechanism 3 lead frame without die stage 4 inner lead 5 pad 6 wire 7 mold resin 8 wafer mounting table 9 wafer 11 wire bonding mechanism 12 chip transfer arm 13 chip transfer mechanism 14 chip correction claw 15 vacuum hole 16 Heat block 17 Lead frame transport rail 18 Lead frame transport mechanism 19 Wire bonding head 20 Wire bonding tool 21 Inner lead heating surface
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 均 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 伊藤 則夫 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 奥山 重徳 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 佐々木 健一 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 伊藤 保 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hitoshi Kobayashi 1st at Nishigaoka, Murata, Shibata-gun, Miyagi Prefecture, Murata-cho, Fujitsu Limited Miyagi Electronics Co., Ltd. (72) Norio Ito Shibata-gun, Miyagi Prefecture 1st in Nishigaoka, Murata-cho, Fujita Miyagi Electronics Co., Ltd. (72) Inventor Shigenori Okuyama 1st in Nishigaoka, Murata-cho, Shibata-gun, Miyagi 1st Miyagi Electro, Fujitsu Limited In Nix (72) Inventor Kenichi Sasaki 1st in Nishigaoka, Murata, Murata-cho, Shibata-gun, Miyagi Prefecture 1 In Fujitsu Miyagi Electronic Co., Ltd. (72) Inventor, Ito Murata, Murata-cho, Shibata-gun, Miyagi 1 in Nishigaoka, Fuji Miyagi Electronics Co., Ltd.
Claims (2)
定機構(2) により固定して、ダイステージの無いリード
フレーム(3) のインナーリード(4) と、該半導体チップ
(1)上のパッド(5) との間にワイヤ(6) のボンディング
を行う工程と、 ワイヤボンディングされた該半導体チップ(1) の単体、
並びに該ダイステージの無いリードフレーム(3) をモー
ルド樹脂(7) により封止する工程とを含む事を特徴とす
る半導体装置の製造方法。1. A semiconductor chip (1) unit is fixed by a semiconductor chip fixing mechanism (2), an inner lead (4) of a lead frame (3) without a die stage, and the semiconductor chip.
A step of bonding the wire (6) to the pad (5) on the (1), and the wire-bonded semiconductor chip (1) alone,
And a step of sealing the lead frame (3) having no die stage with a mold resin (7).
体チップ(1) をワイヤボンディング機構(11)に搬送する
チップトランスファアーム(12)を有するチップトランス
ファ機構(13)と、該半導体チップ(1) をチップ補正爪(1
4)によりバキューム孔(15)を有するヒートブロック(16)
上に位置決めした後、該半導体チップ(1) を該ヒートブ
ロック(16)上に吸着固定する半導体チップ固定機構(2)
と、積層されたダイステージの無いリードフレーム(3)
を該半導体チップ(1) 上に順次搬送するリードフレーム
搬送レール(17)を有するリードフレーム搬送機構(18)
と、ワイヤボンディングヘッド(19)先端のワイヤボンデ
ィングツール(20)により該半導体チップ(1) にワイヤ
(6) をボンディングするワイヤボンディング機構(11)と
を備える事を特徴とする半導体装置の製造装置。2. A chip transfer mechanism (13) having a chip transfer arm (12) for transferring a semiconductor chip (1) from a wafer (9) on a wafer mounting table (8) to a wire bonding mechanism (11); Replace the semiconductor chip (1) with the chip compensation nail (1
Heat block (16) with vacuum hole (15) by 4)
A semiconductor chip fixing mechanism (2) for adsorbing and fixing the semiconductor chip (1) on the heat block (16) after positioning it above
And leadframe without stacked die stages (3)
A lead frame transfer mechanism (18) having a lead frame transfer rail (17) for sequentially transferring the semiconductor chips onto the semiconductor chip (1)
And the wire bonding tool (20) at the tip of the wire bonding head (19) to wire the semiconductor chip (1).
An apparatus for manufacturing a semiconductor device, comprising: a wire bonding mechanism (11) for bonding (6).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150915A JPH0714870A (en) | 1993-06-23 | 1993-06-23 | Method and apparatus for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150915A JPH0714870A (en) | 1993-06-23 | 1993-06-23 | Method and apparatus for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714870A true JPH0714870A (en) | 1995-01-17 |
Family
ID=15507182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150915A Pending JPH0714870A (en) | 1993-06-23 | 1993-06-23 | Method and apparatus for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714870A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396288B1 (en) | 1997-03-28 | 2002-05-28 | Oji Paper Co., Ltd | Orientation measuring instrument |
| US6538385B2 (en) | 2000-06-22 | 2003-03-25 | Hitachi, Ltd. | Cathode-ray tube and flat electrode of electronic gun and production method |
-
1993
- 1993-06-23 JP JP5150915A patent/JPH0714870A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396288B1 (en) | 1997-03-28 | 2002-05-28 | Oji Paper Co., Ltd | Orientation measuring instrument |
| USRE40488E1 (en) * | 1997-03-28 | 2008-09-09 | Oji Paper Co., Ltd. | Orientation measuring instrument |
| US6538385B2 (en) | 2000-06-22 | 2003-03-25 | Hitachi, Ltd. | Cathode-ray tube and flat electrode of electronic gun and production method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545347B2 (en) | Enhanced leadless chip carrier | |
| US5696033A (en) | Method for packaging a semiconductor die | |
| JP3423897B2 (en) | Method for manufacturing semiconductor device | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| US5972738A (en) | PBGA stiffener package | |
| JPH08111491A (en) | Semiconductor device | |
| US7642638B2 (en) | Inverted lead frame in substrate | |
| JP2003273279A (en) | Semiconductor device and its manufacturing method | |
| CN104299948A (en) | Cavity package | |
| US6836961B2 (en) | Ceramic packaging method employing flip-chip bonding | |
| JPH0714870A (en) | Method and apparatus for manufacturing semiconductor device | |
| US20030057529A1 (en) | Package for a discrete device and manufacturing method of the same | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| US7229849B2 (en) | Method for packaging a semiconductor device | |
| JPH0621132A (en) | Semiconductor device and manufacture thereof | |
| JP3686267B2 (en) | Manufacturing method of semiconductor device | |
| US5960261A (en) | Method for manufacturing semiconductor package | |
| JP3382097B2 (en) | IC sealed package | |
| JP2681145B2 (en) | Resin-sealed semiconductor device | |
| JPH05243307A (en) | Semiconductor device | |
| JP2723855B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2003017516A (en) | Method for manufacturing semiconductor device and molding apparatus used for it | |
| JP2001284370A (en) | Method of manufacturing semiconductor device | |
| US20020109222A1 (en) | Multi-die integrated circuit package structure and method of manufacturing the same | |
| JPS58216448A (en) | Semiconductor device and manufacture thereof |