JPH07142977A - Mos transistor drive circuit - Google Patents

Mos transistor drive circuit

Info

Publication number
JPH07142977A
JPH07142977A JP28930693A JP28930693A JPH07142977A JP H07142977 A JPH07142977 A JP H07142977A JP 28930693 A JP28930693 A JP 28930693A JP 28930693 A JP28930693 A JP 28930693A JP H07142977 A JPH07142977 A JP H07142977A
Authority
JP
Japan
Prior art keywords
current
transistor
electrode
drive
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28930693A
Other languages
Japanese (ja)
Inventor
Masaaki Saji
正明 佐治
Hiroyoshi Kawahara
広義 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28930693A priority Critical patent/JPH07142977A/en
Publication of JPH07142977A publication Critical patent/JPH07142977A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To change the base current according to the output current of a driver transistor and to suppress the excess power consumption in the MOS transistor drive circuit. CONSTITUTION:The collector of a driver transistor Q1 is connected to the gate of a load transistor Q1. The current which passes the emitter of the driver transistor Q1 is detected by a current detecting circuit 30. A constant current circuit 20 gives the current according to its amount to the driver transistor Q1. Thus, the electric charge stored in the gate of the load transistor Q1 is discharged sufficiently and the collector current of the driver transistor Q1 can be reduced. Thus, the current of the constant current circuit 20 can be also reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、ＭＯＳトランジスタ
の駆動を制御する技術に関し、特にＭＯＳトランジスタ
がオフしている際に流れる無駄な消費電流を抑えるＭＯ
Ｓトランジスタ駆動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for controlling the driving of a MOS transistor, and more particularly to an MO that suppresses useless current consumption that flows when the MOS transistor is off.
The present invention relates to an S transistor drive circuit.

【０００２】[0002]

【従来の技術】図１９は、ＮチャネルタイプのＭＯＳト
ランジスタである負荷トランジスタＱL のスイッチング
を制御する、従来のＭＯＳトランジスタ駆動回路３００
の構成を示す回路図である。ＭＯＳトランジスタ駆動回
路３００は駆動トランジスタＱ1 と、電流源４と、入力
バッファ５とを備えている。負荷トランジスタＱL のゲ
ートはゲート抵抗２を介してＭＯＳトランジスタ駆動回
路３００の出力端３０１に接続されており、負荷トラン
ジスタＱL のスイッチングは出力端３０１に与えられる
信号によって制御される。2. Description of the Related Art FIG. 19 shows a conventional MOS transistor drive circuit 300 for controlling switching of a load transistor Q L which is an N-channel type MOS transistor.
3 is a circuit diagram showing the configuration of FIG. The MOS transistor drive circuit 300 includes a drive transistor Q 1 , a current source 4, and an input buffer 5. The gate of the load transistor Q L is connected to the output terminal 301 of the MOS transistor drive circuit 300 via a gate resistor 2, the switching of the load transistor Q L is controlled by a signal applied to the output terminal 301.

【０００３】駆動トランジスタＱ1 のコレクタは出力端
３０１に、エミッタは接地ＧＮＤに、ベースは電流源４
を介して電源ＶＢＢに、それぞれ接続されている。駆動
トランジスタＱ1 のベースは又、入力バッファ５の出力
端にも接続されている。入力バッファ５の入力端には負
荷トランジスタＱL のスイッチングを制御する制御信号
が与えられる。The drive transistor Q 1 has a collector at the output terminal 301, an emitter at the ground GND, and a base at the current source 4.
Are respectively connected to the power source VBB via. The base of the driving transistor Q 1 is also connected to the output terminal of the input buffer 5. A control signal for controlling the switching of the load transistor Q L is applied to the input terminal of the input buffer 5.

【０００４】今、入力バッファ５の入力端の電位（制御
信号の電位）、出力端の電位をそれぞれＶ1 ，Ｖ2 、駆
動トランジスタＱ1 のベース電流及びコレクタ電流をそ
れぞれＩB ，ＩC と呼称する。電位Ｖ1 が立ち上がるこ
とによって駆動トランジスタＱ1 はゲート抵抗２を介し
て負荷トランジスタＱL のゲートの電位を低下させ、負
荷トランジスタＱL はオフする。Now, the input terminal potential (control signal potential) of the input buffer 5 and the output terminal potential are V 1 and V 2 , respectively, and the base current and collector current of the driving transistor Q 1 are I B and I C , respectively. Call. Driving transistor Q 1 by the potential V 1 is rising lowers the potential of the gate of the load transistor Q L through the gate resistor 2, the load transistor Q L is turned off.

【０００５】図２０はＭＯＳトランジスタ駆動回路３０
０の動作を示すグラフであり、電位Ｖ1 ，Ｖ2 及び電流
ＩB ，ＩC の経時的変化を表している。時刻ｔ1 に電位
Ｖ1が立ち上がると（制御信号が負荷トランジスタＱL
をオフさせようとすると）、ほぼ同時に電位Ｖ2 が立ち
上がる。このため入力バッファ５の出力端へは電流が流
れず、電流源４が供給する電流は電流ＩB として駆動ト
ランジスタＱ1 のベースに流れ込む。このため駆動トラ
ンジスタＱ1 のコレクタには電流ＩC が流れ込み、抵抗
２を介して負荷トランジスタＱL のゲートの電荷を引き
抜く。FIG. 20 shows a MOS transistor drive circuit 30.
Is a graph showing the operation of a 0, the potential V 1, V 2 and current I B, which represents the time course of I C. When the potential V 1 rises at time t 1 (the control signal changes to the load transistor Q L
Is turned off), the potential V 2 rises almost at the same time. Therefore, no current flows into the output end of the input buffer 5, and the current supplied by the current source 4 flows into the base of the drive transistor Q 1 as the current I B. Therefore the current I C flows in the collector of the driver transistor Q 1, via a resistor 2 pulling out the charge of the gate of the load transistor Q L.

【０００６】[0006]

【発明が解決しようとする課題】ところがＭＯＳトラン
ジスタの特徴として、信号を切り換える時にそのゲート
容量を充放電する期間のみ駆動電流を必要とする。そし
て理論的にはその他の期間は駆動電流は全く必要としな
い。これは図２０の電流ＩC のグラフが、時刻ｔ1 〜ｔ
2 以外には流れないことからも判る。However, as a feature of the MOS transistor, the drive current is required only during the period of charging / discharging the gate capacitance when switching the signal. And theoretically, no drive current is required during other periods. This graph of the current I C in FIG. 20, the time t 1 ~t
It can be understood from the fact that it does not flow other than 2 .

【０００７】しかし、同図の電流ＩB のグラフからわか
るように、電流ＩC の大きさに依らずに駆動トランジス
タＱ1 のベースには一定の電流が流れつづけるため、負
荷トランジスタＱL のゲート容量を放電する期間以外に
おいて、不要な電力が消費されるという問題点があっ
た。このような問題は負荷トランジスタＱL のゲート容
量を充電する場合においても同様に生じる。However, as can be seen from the graph of the current I B in the same figure, a constant current continues to flow to the base of the drive transistor Q 1 regardless of the magnitude of the current I C , so the gate of the load transistor Q L There is a problem that unnecessary electric power is consumed except during the period for discharging the capacity. Such a problem similarly occurs when charging the gate capacitance of the load transistor Q L.

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、負荷トランジスタのゲートから
得られる電位、電流の大きさに応じて駆動トランジスタ
のベース電流を制御し、駆動トランジスタの無駄な電流
の供給を抑制して、消費電力を低減することを目的とす
る。The present invention has been made to solve the above problems, and controls the base current of the drive transistor according to the potential and the magnitude of the current obtained from the gate of the load transistor to control the drive transistor. It is an object to suppress useless supply of current and reduce power consumption.

【０００９】[0009]

【課題を解決するための手段】この発明にかかるＭＯＳ
トランジスタ駆動回路の第１の態様は、ゲート電極を有
するＭＯＳトランジスタを負荷トランジスタとして駆動
し、（ａ）前記ゲート電極に接続された駆動出力端子
と、（ｂ）前記駆動出力端子に接続された第１電極、並
びに第２電極及び制御電極を含む駆動トランジスタと、
（ｃ）前記駆動トランジスタの前記制御電極に接続され
た接続点と、（ｄ）入力端と、前記接続点に接続された
出力端とを含む入力バッファと、（ｅ）制御信号を入力
し、前記制御信号に基づいて前記接続点に出力電流を供
給する電流供給回路と、（ｆ）前記駆動トランジスタの
前記第２電極に流れる電流を検出し、これに基づいて前
記制御信号を出力する電流検出回路とを備える。ここで
前記電流検出回路は（ｆ−１）前記第２電極に流れる電
流を電圧に変換し、第１の検出電位として出力する第１
の電流電圧変換器と、（ｆ−２）前記第１の検出電位を
入力する非反転入力端と、反転入力端及び出力端を含む
オペアンプと、（ｆ−３）前記オペアンプの前記出力端
に接続され、前記制御信号に相当する制御電流を出力
し、前記制御電流を電圧に変換して得られる第２の検出
電位を前記オペアンプの前記反転入力端に与える制御信
号生成部とを有する。MOS according to the present invention
A first aspect of the transistor drive circuit is to drive a MOS transistor having a gate electrode as a load transistor, and (a) a drive output terminal connected to the gate electrode, and (b) a drive output terminal connected to the drive output terminal. A drive transistor including one electrode and a second electrode and a control electrode;
(C) an input buffer including a connection point connected to the control electrode of the drive transistor, (d) an input end, and an output end connected to the connection point; and (e) inputting a control signal, A current supply circuit that supplies an output current to the connection point based on the control signal, and (f) a current detection that detects a current flowing in the second electrode of the drive transistor and outputs the control signal based on the detected current. And a circuit. Here, the current detection circuit (f-1) converts the current flowing through the second electrode into a voltage and outputs the voltage as a first detection potential.
A current-voltage converter, (f-2) an operational amplifier including a non-inverting input terminal for inputting the first detection potential, an inverting input terminal and an output terminal, and (f-3) an output terminal of the operational amplifier. And a control signal generation unit that is connected and outputs a control current corresponding to the control signal, and applies a second detection potential obtained by converting the control current to a voltage to the inverting input terminal of the operational amplifier.

【００１０】第１の態様において望ましくは、前記制御
信号生成部が（ｆ−３−１）前記オペアンプの出力端に
接続された制御電極と、前記電流供給回路に接続された
第１電極と、固定電位が与えられた第２電極とを含み、
ＭＯＳ型である出力トランジスタを有する。In the first aspect, preferably, the control signal generator is (f-3-1) a control electrode connected to the output terminal of the operational amplifier, and a first electrode connected to the current supply circuit. A second electrode to which a fixed potential is applied,
It has a MOS type output transistor.

【００１１】あるいは（ｆ−３−１）の代わりに（ｆ−
３−２）前記オペアンプの出力端に与えられる信号に基
づき、前記制御電流を流す電流供給素子と、（ｆ−３−
３）前記制御電流に基づいて前記第２の検出電位を得る
第２の電流電圧変換器とを有する。Alternatively, instead of (f-3-1), (f-
3-2) A current supply element for flowing the control current, based on a signal given to the output terminal of the operational amplifier, and (f-3-
3) A second current-voltage converter that obtains the second detection potential based on the control current.

【００１２】ここで望ましくは、前記第２の電流電圧変
換器が（ｆ−３−３−１）前記オペアンプの反転入力端
に接続された一端と、固定電位が与えられる他端とを含
む抵抗を有し、前記電流供給素子が（ｆ−３−２−１）
前記オペアンプの出力端に接続された制御電極と、前記
電流供給回路に接続された第１電極と、前記オペアンプ
の反転入力端に接続された第２電極とを含む出力トラン
ジスタを有する。Here, it is desirable that the second current-voltage converter has (f-3-3-1) a resistor including one end connected to the inverting input end of the operational amplifier and the other end to which a fixed potential is applied. And the current supply element has (f-3-2-1)
It has an output transistor including a control electrode connected to the output terminal of the operational amplifier, a first electrode connected to the current supply circuit, and a second electrode connected to the inverting input terminal of the operational amplifier.

【００１３】また第１の態様において望ましくは、前記
電流供給回路が（ｅ−１）前記制御信号を受ける第１の
枝と、（ｅ−２）前記第１の枝に流れる電流に対応して
前記出力電流を出力する第２の枝とを含むカレントミラ
ー回路を有する。In the first aspect, preferably, the current supply circuit corresponds to (e-1) a first branch for receiving the control signal and (e-2) a current flowing through the first branch. A current mirror circuit including a second branch that outputs the output current.

【００１４】この発明にかかるＭＯＳトランジスタ駆動
回路の第２の態様は、この場合において、前記電流供給
回路が（ｅ−３）前記出力電流の最低値を規定する補助
電流を前記第２の枝に与える電流源を更に有するもので
ある。In a second aspect of the MOS transistor drive circuit according to the present invention, in this case, the current supply circuit (e-3) supplies an auxiliary current defining the minimum value of the output current to the second branch. It further has a current source to give.

【００１５】あるいは（ｅ−３）の代わりに（ｅ−４）
前記制御信号にかかわらず、前記第１の枝に所定の電流
を流す電流源を更に有するものである。Alternatively, instead of (e-3), (e-4)
Regardless of the control signal, a current source for causing a predetermined current to flow through the first branch is further included.

【００１６】またこの発明にかかるＭＯＳトランジスタ
駆動回路の第２の態様は、第１の態様において前記オペ
アンプが所定のオフセットを発生させるものである。In a second aspect of the MOS transistor drive circuit according to the present invention, the operational amplifier in the first aspect generates a predetermined offset.

【００１７】この発明にかかるＭＯＳトランジスタ駆動
回路の第３の態様は、ゲート電極を有するＭＯＳトラン
ジスタを負荷トランジスタとして駆動し、（ａ）前記ゲ
ート電極に接続された駆動出力端子と、（ｂ）前記駆動
出力端子に接続された第１電極、並びに第２電極及び制
御電極を含む駆動トランジスタと、（ｃ）前記駆動トラ
ンジスタの前記制御電極に接続された接続点と、（ｄ）
入力端と、前記接続点に接続された出力端とを含む入力
バッファと、（ｅ）制御信号を入力し、前記制御信号に
基づいて前記接続点に出力電流を供給する電流供給回路
と、（ｆ）前記トランジスタの前記第２電極に流れる電
流を検出し、これに基づいて前記制御信号を出力する電
流検出回路とを備える。ここで、前記電流検出回路は
（ｆ−１）前記第２電極に流れる電流を電圧に変換し、
第１の検出電位として出力する第１の電流電圧変換器
と、（ｆ−２）前記第１の検出電位を入力する非反転入
力端、並びに互いに共通して前記電流供給回路に接続さ
れた反転入力端及び出力端を含むオペアンプとを有す
る。According to a third aspect of the MOS transistor drive circuit of the present invention, a MOS transistor having a gate electrode is driven as a load transistor, (a) a drive output terminal connected to the gate electrode, and (b) the drive output terminal. A drive transistor including a first electrode connected to a drive output terminal, and a second electrode and a control electrode; (c) a connection point connected to the control electrode of the drive transistor; and (d)
An input buffer including an input end and an output end connected to the connection point; (e) a current supply circuit which inputs a control signal and supplies an output current to the connection point based on the control signal; f) A current detection circuit that detects a current flowing through the second electrode of the transistor and outputs the control signal based on the detected current. Here, the current detection circuit (f-1) converts the current flowing through the second electrode into a voltage,
A first current-voltage converter that outputs as a first detection potential, (f-2) a non-inverting input terminal that inputs the first detection potential, and an inversion connected to the current supply circuit in common with each other. An operational amplifier including an input end and an output end.

【００１８】望ましくは、前記電流供給回路が（ｅ−
１）前記制御信号を受ける制御電極と、固定電位が与え
られる第１電極と、前記出力電流を供給する第２電極と
を含み、ＭＯＳ型の電流供給トランジスタを有する。Preferably, the current supply circuit is (e-
1) A MOS type current supply transistor including a control electrode for receiving the control signal, a first electrode to which a fixed potential is applied, and a second electrode for supplying the output current, and having a MOS type current supply transistor.

【００１９】この発明にかかるＭＯＳトランジスタ駆動
回路の第４の態様は、ゲート電極を有するＭＯＳトラン
ジスタを負荷トランジスタとして駆動し、（ａ）前記ゲ
ート電極に接続された駆動出力端子と、（ｂ）第１の制
御信号が与えられる制御電極と、前記駆動出力端子に接
続された第１電極と、第２電極とを含む第１の駆動トラ
ンジスタと、（ｃ）前記第１の制御信号と相補的な第２
の制御信号が与えられる制御電極と、第１電極と、前記
駆動出力端子に接続された第２電極とを含む第２の駆動
トランジスタと、（ｄ）前記第１の駆動トランジスタの
前記制御電極に接続された第１の接続点と、（ｅ）前記
第２の駆動トランジスタの前記制御電極に接続された第
２の接続点と、（ｆ）前記第１の接続点に接続されて前
記第１の制御信号を出力する出力端と、入力端と、を含
む入力バッファと、（ｇ）前記第２の接続点に接続され
て前記第２の制御信号を出力する出力端と、前記入力バ
ッファの前記入力端に接続された入力端と、を含むイン
バータと、（ｈ）第３の制御信号を入力し、前記第３の
制御信号に基づいて前記第１の接続点に第１の出力電流
を供給する第１の電流供給回路と、（ｉ）第４の制御信
号を入力し、前記第４の制御信号に基づいて前記第２の
接続点に第２の出力電流を供給する第２の電流供給回路
と、（ｊ）前記第１の駆動トランジスタの前記第２電極
に流れる電流を検出し、これに基づいて前記第３の制御
信号を出力する第１の電流検出回路と、（ｋ）前記第２
の駆動トランジスタの前記第１電極に流れる電流を検出
し、これに基づいて前記第４の制御信号を出力する第２
の電流検出回路とを備える。According to a fourth aspect of the MOS transistor drive circuit of the present invention, a MOS transistor having a gate electrode is driven as a load transistor, (a) a drive output terminal connected to the gate electrode, and (b) a drive output terminal. A first drive transistor including a control electrode to which a first control signal is applied, a first electrode connected to the drive output terminal, and a second electrode; and (c) a first drive transistor complementary to the first control signal. Second
A control electrode to which a control signal is applied, a first electrode, and a second drive transistor including a second electrode connected to the drive output terminal; and (d) the control electrode of the first drive transistor. A connected first connection point, (e) a second connection point connected to the control electrode of the second drive transistor, and (f) a first connection point connected to the first connection point. Of the input buffer, the input buffer including an output end for outputting the control signal and an input end, and (g) an output end connected to the second connection point for outputting the second control signal; An inverter including an input terminal connected to the input terminal, and (h) a third control signal is input, and a first output current is applied to the first connection point based on the third control signal. A first current supply circuit for supplying, and (i) inputting a fourth control signal, A second current supply circuit for supplying a second output current to the second connection point on the basis of the control signal of No. 4, and (j) a current flowing through the second electrode of the first drive transistor is detected. A first current detection circuit that outputs the third control signal based on the first current detection circuit, and (k) the second current detection circuit.
Detecting a current flowing through the first electrode of the driving transistor of the second transistor, and outputting the fourth control signal based on the detected current.
Current detection circuit.

【００２０】この発明にかかるＭＯＳトランジスタ駆動
回路の第５の態様は、ゲート電極を有するＭＯＳトラン
ジスタを負荷トランジスタとして駆動し、（ａ）前記ゲ
ート電極に接続された駆動出力端子と、（ｂ）前記ゲー
ト電極に接続された電位検出端子と、（ｃ）前記駆動出
力端子に接続された第１電極、並びに第２電極及び制御
電極を含む駆動トランジスタと、（ｄ）前記駆動トラン
ジスタの前記制御電極に接続された接続点と、（ｅ）入
力端と、前記接続点に接続された出力端とを含む入力バ
ッファと、（ｆ）制御信号を入力し、前記制御信号に基
づいて前記接続点に出力電流を供給する電流供給回路
と、（ｇ）前記電位検出端子に与えられた電位を第１の
検出電位として検出し、これに基づいて前記制御信号を
出力する電位検出回路とを備える。ここで前記電位検出
回路は（ｇ−１）前記電位検出端子に接続された非反転
入力端と、反転入力端及び出力端を含む第１のオペアン
プと、（ｇ−２）前記第１のオペアンプの前記出力端に
接続され、前記制御信号に相当する制御電流を出力し、
前記制御電流を電圧に変換して得られる第２の検出電位
を前記オペアンプの前記反転入力端に与える制御信号生
成部とを有する。According to a fifth aspect of the MOS transistor drive circuit of the present invention, a MOS transistor having a gate electrode is driven as a load transistor, and (a) a drive output terminal connected to the gate electrode, and (b) the drive output terminal. A potential detection terminal connected to the gate electrode; (c) a drive transistor including a first electrode connected to the drive output terminal; and a second electrode and a control electrode; and (d) a control electrode of the drive transistor. An input buffer including a connected connection point, (e) an input end, and an output end connected to the connection point, and (f) a control signal is input and output to the connection point based on the control signal. A current supply circuit that supplies a current, and (g) a potential detection circuit that detects the potential applied to the potential detection terminal as a first detection potential and outputs the control signal based on the detected potential. Provided with a door. Here, the potential detection circuit includes (g-1) a first operational amplifier including a non-inverting input terminal connected to the potential detection terminal, an inverting input terminal and an output terminal, and (g-2) the first operational amplifier. Connected to the output terminal of the, to output a control current corresponding to the control signal,
And a control signal generation unit that applies a second detection potential obtained by converting the control current to a voltage to the inverting input terminal of the operational amplifier.

【００２１】第５の態様において第１に望ましくは、前
記駆動出力端子は抵抗を介して前記ゲート電極に接続さ
れ、前記電位検出端子は直接に前記ゲート電極に接続さ
れる。In the fifth aspect, firstly, the drive output terminal is preferably connected to the gate electrode via a resistor, and the potential detection terminal is directly connected to the gate electrode.

【００２２】あるいはこれと異なり、第２に望ましく
は、前記駆動出力端子は抵抗を介して前記ゲート電極に
接続され、前記電位検出端子は前記駆動出力端子に接続
される。Alternatively, secondly, preferably, the drive output terminal is connected to the gate electrode via a resistor, and the potential detection terminal is connected to the drive output terminal.

【００２３】これらの場合において望ましくは、前記制
御信号生成部が（ｇ−２−１）前記第１のオペアンプの
出力端に与えられる信号に基づき、前記制御電流を流す
電流供給素子と、（ｇ−３−３）前記制御電流に基づい
て前記第２の検出電位を得る電流電圧変換器とを有す
る。In these cases, preferably, the control signal generator (g-2-1) supplies a current supply element for flowing the control current based on a signal given to the output terminal of the first operational amplifier, -3-3) A current-voltage converter that obtains the second detection potential based on the control current.

【００２４】この発明にかかるＭＯＳトランジスタ駆動
回路の第６の態様は、第５の態様において更に更に前記
電位検出回路が（ｇ−３）前記電位検出端に接続された
反転入力端と、前記第１のオペアンプの前記非反転入力
端に接続された出力端と、前記接続点に与えられる電位
と論理的に相補的な電位が与えられる非反転入力端とを
含む第２のオペアンプを有したものである。According to a sixth aspect of the MOS transistor drive circuit of the present invention, in the fifth aspect, the potential detection circuit further comprises (g-3) an inverting input end connected to the potential detection end, and the sixth aspect. A second operational amplifier including an output terminal connected to the non-inverting input terminal of the first operational amplifier and a non-inverting input terminal to which a potential that is logically complementary to the potential applied to the connection point is applied. Is.

【００２５】第５及び第６の態様において望ましくは、
前記電流供給回路が（ｆ−１）前記制御信号を受ける第
１の枝と、（ｆ−２）前記第１の枝に流れる電流に対応
して前記出力電流を出力する第２の枝とを含むカレント
ミラー回路を有する。In the fifth and sixth aspects, preferably,
The current supply circuit has (f-1) a first branch for receiving the control signal, and (f-2) a second branch for outputting the output current corresponding to a current flowing through the first branch. It has a current mirror circuit including.

【００２６】[0026]

【作用】この発明の第１の態様において、電流検出回路
は駆動トランジスタの第２電極に流れる電流を検出し、
これに応じた制御電流が電流供給回路に与えられる。電
流供給回路は、制御電流に応じた出力電流を供給する。
従って、駆動トランジスタの第２電極に流れる電流が小
さくなった場合には出力電流も抑制される。駆動トラン
ジスタの第２電極に流れる電流は第１の電流電圧変換回
路によって第１の検出電位に一旦変換され、制御信号生
成部が与える第２の検出電位と共にオペアンプにおいて
比較される。そして制御信号生成部はその比較結果に基
づいて制御電流の量を制御する。In the first aspect of the present invention, the current detection circuit detects the current flowing through the second electrode of the drive transistor,
A control current corresponding to this is given to the current supply circuit. The current supply circuit supplies an output current according to the control current.
Therefore, when the current flowing through the second electrode of the drive transistor becomes small, the output current is also suppressed. The current flowing through the second electrode of the drive transistor is once converted into the first detection potential by the first current-voltage conversion circuit, and is compared with the second detection potential provided by the control signal generation unit in the operational amplifier. Then, the control signal generation unit controls the amount of control current based on the comparison result.

【００２７】制御信号生成部が出力トランジスタとして
ＭＯＳ型のトランジスタを有する場合には、そのオン抵
抗と制御電流との積が第２の検出電位として生成され
る。When the control signal generator has a MOS type transistor as an output transistor, the product of the ON resistance and the control current is generated as the second detection potential.

【００２８】あるいは制御信号生成部が電流供給素子及
び第２の電流電圧変換器を有する場合には、電流供給素
子が制御電流を流し、これを第２の電流電圧変換器が第
２の検出電位に変換する。Alternatively, when the control signal generator has the current supply element and the second current-voltage converter, the current supply element causes the control current to flow, and the second current-voltage converter supplies the control current to the second detection potential. Convert to.

【００２９】抵抗は第２の電流電圧変換器として機能
し、出力トランジスタは電流供給素子として機能する。The resistor functions as a second current-voltage converter, and the output transistor functions as a current supply element.

【００３０】カレントミラー回路の第１の枝には制御電
流が流れ、第２の枝には第１の枝に流れる電流に応じた
出力電流が流れるので、制御電流に応じた出力電流が流
れることになる。Since the control current flows through the first branch of the current mirror circuit and the output current according to the current flowing through the first branch flows through the second branch, the output current according to the control current must flow. become.

【００３１】この発明の第２の態様において、カレント
ミラー回路の第２の枝に与えられる補助電流は、第１の
枝に流れる制御電流の大きさにかかわらず、一定の電流
を供給するので、出力電流の最低値はこの補助電流によ
って規定される。In the second aspect of the present invention, the auxiliary current supplied to the second branch of the current mirror circuit supplies a constant current regardless of the magnitude of the control current flowing in the first branch. The minimum output current is specified by this auxiliary current.

【００３２】カレントミラー回路の第１の枝に流れる所
定の電流は見かけ上、制御電流の最低値を規定すること
になる。The predetermined current flowing through the first branch of the current mirror circuit apparently defines the minimum value of the control current.

【００３３】オペアンプのオフセットは、見かけ上第１
の検出電位を増加させ、その最低値を規定することにな
る。The offset of the operational amplifier is apparently the first
The detection potential of is increased and the minimum value is specified.

【００３４】この発明の第３の態様においても電流検出
回路は駆動トランジスタの第２電極に流れる電流を検出
し、これに応じた制御電流が電流供給回路に与えられ、
電流供給回路は制御電流に応じた出力電流を供給するの
で、駆動トランジスタの第２電極に流れる電流が小さく
なった場合には出力電流も抑制される。但し、第１の態
様とは異なり、制御信号は電流の態様ではなく電位の態
様をとる。つまり駆動トランジスタの第２電極に流れる
電流は第１の電流電圧変換回路によって第１の検出電位
に一旦変換された後、オペアンプによってボルテージフ
ォロワされて制御信号として電流供給回路に与えられ
る。Also in the third aspect of the present invention, the current detection circuit detects the current flowing through the second electrode of the drive transistor, and the control current corresponding to this is supplied to the current supply circuit.
Since the current supply circuit supplies the output current according to the control current, the output current is also suppressed when the current flowing through the second electrode of the drive transistor becomes small. However, unlike the first mode, the control signal takes the form of potential rather than the form of current. That is, the current flowing through the second electrode of the drive transistor is once converted into the first detection potential by the first current-voltage conversion circuit, then voltage-followed by the operational amplifier and given to the current supply circuit as a control signal.

【００３５】この場合、電位としての態様をとる制御信
号をその制御電極に受けるＭＯＳ型のトランジスタが、
出力電流を流す。In this case, a MOS type transistor whose control electrode receives a control signal in the form of a potential is
Apply output current.

【００３６】この発明の第４の態様において、第１の電
流検出回路は第１の駆動トランジスタの第２電極に流れ
る電流を検出し、これに応じた第１の制御信号が第１の
電流供給回路に与えられる。第１の電流供給回路は、第
１の制御電流に応じた第１の出力電流を供給する。従っ
て、第１の駆動トランジスタの第２電極に流れる電流が
小さくなった場合には第１の出力電流も抑制される。同
様にして、第２の検出回路と第２の電流供給回路の作用
により、第２の駆動トランジスタの第１電極に流れる電
流が小さくなった場合には第２の出力電流も抑制され
る。インバータによって第１の制御信号と相補的な第２
の制御信号が得られ、それぞれ第１及び第２の駆動トラ
ンジスタを相補的に動作させる。In the fourth aspect of the present invention, the first current detection circuit detects the current flowing through the second electrode of the first drive transistor, and the first control signal corresponding thereto detects the first current supply. Given to the circuit. The first current supply circuit supplies a first output current according to the first control current. Therefore, when the current flowing through the second electrode of the first drive transistor becomes small, the first output current is also suppressed. Similarly, due to the actions of the second detection circuit and the second current supply circuit, when the current flowing through the first electrode of the second drive transistor becomes small, the second output current is also suppressed. A second, complementary to the first control signal by the inverter
Control signals are obtained, and the first and second drive transistors are complementarily operated.

【００３７】この発明の第５の態様において、制御信号
生成部は、自身が生成する第２の検出電位を、自身の動
作を制御する第１のオペアンプの反転入力端にフィード
バックするので、第１のオペアンプの非反転入力端に与
えられた電位に基づいて制御電流を出力する。In the fifth aspect of the present invention, the control signal generator feeds back the second detection potential generated by itself to the inverting input terminal of the first operational amplifier for controlling the operation of the first control potential. The control current is output based on the potential given to the non-inverting input terminal of the operational amplifier.

【００３８】電位検出端子が直接に負荷トランジスタの
ゲート電極に接続され、電位検出端子が直接に第１のオ
ペアンプの非反転入力端に接続された場合には、第１の
検出電位は負荷トランジスタのゲートに与えられる電位
（ゲート電位）となり、制御電流はこれに対応して流れ
る。When the potential detection terminal is directly connected to the gate electrode of the load transistor and the potential detection terminal is directly connected to the non-inverting input terminal of the first operational amplifier, the first detection potential is the load transistor. The potential is applied to the gate (gate potential), and the control current flows correspondingly.

【００３９】電位検出端子が駆動出力端子に接続された
場合には、第１の検出電位は駆動トランジスタの第１電
極の電位となり、駆動トランジスタに流れる電流を間接
的に示したものとなる。従って、制御電流は駆動トラン
ジスタに流れる電流に対応して流れる。When the potential detection terminal is connected to the drive output terminal, the first detection potential becomes the potential of the first electrode of the drive transistor, which indirectly indicates the current flowing through the drive transistor. Therefore, the control current flows corresponding to the current flowing through the drive transistor.

【００４０】電流電圧変換器は、電流供給素子が流す制
御電流を電圧に変換し、第２の検出電位を第１のオペア
ンプの反転入力端に与える。The current-voltage converter converts the control current passed by the current supply element into a voltage and applies the second detection potential to the inverting input terminal of the first operational amplifier.

【００４１】特にこの発明の第６の態様では、第２のオ
ペアンプの非反転入力端には接続点に与えられる電位と
論理的に相補的な電位が与えられるので、その出力端は
第１のオペアンプの非反転入力端にも、接続点に与えら
れる電位と論理的に相補的な電位を与える。In particular, in the sixth aspect of the present invention, the non-inverting input terminal of the second operational amplifier is supplied with a potential that is logically complementary to the potential applied to the connection point, so that the output terminal thereof has the first potential. A potential that is logically complementary to the potential applied to the connection point is also applied to the non-inverting input terminal of the operational amplifier.

【００４２】第５及び第６の態様においても、第１の態
様においてと同様にカレントミラー回路の第１の枝には
制御電流が流れ、第２の枝には第１の枝に流れる電流に
応じた出力電流が流れるので、制御電流に応じた出力電
流が流れることになる。Also in the fifth and sixth aspects, as in the first aspect, the control current flows through the first branch of the current mirror circuit, and the current flowing through the first branch flows through the second branch. Since the corresponding output current flows, the output current corresponding to the control current flows.

【００４３】[0043]

【実施例】Ａ．適用態様：この発明の実施例の具体的説
明を行う前に、この発明の適用態様を説明する。図１は
この発明の適用態様を示す回路図であり、ＭＯＳトラン
ジスタ駆動回路１００の出力端１０１が、ゲート抵抗２
を介して負荷トランジスタＱL のゲートに接続されてい
る。負荷トランジスタＱL は他の３つのＮチャネルＭＯ
Ｓトランジスタと共にＨブリッジ駆動回路ＨＢを構成
し、モータＭの駆動を制御する。EXAMPLES A. Application Mode: Before the specific description of the embodiments of the present invention, the application mode of the present invention will be described. FIG. 1 is a circuit diagram showing an application mode of the present invention, in which an output terminal 101 of a MOS transistor drive circuit 100 has a gate resistance 2
Is connected to the gate of the load transistor Q L via. The load transistor Q L has three other N channel MOs.
An H-bridge drive circuit HB is configured with the S transistor to control the drive of the motor M.

【００４４】ＭＯＳトランジスタ駆動回路１００は駆動
トランジスタＱ1 、入力バッファ５、定電流回路２０及
び電流検出回路３０を備えている。定電流回路２０の入
力端は電源ＶＢＢに接続され、その出力端は入力バッフ
ァ５の出力端と駆動トランジスタＱ1 のベースに共通に
接続される。そして定電流回路２０の流す電流は、入力
バッファ５の出力端の電位が上昇すると、ベース電流と
して駆動トランジスタＱ1 に流れ込む。The MOS transistor drive circuit 100 includes a drive transistor Q 1 , an input buffer 5, a constant current circuit 20 and a current detection circuit 30. The input end of the constant current circuit 20 is connected to the power supply VBB, and the output end thereof is commonly connected to the output end of the input buffer 5 and the base of the drive transistor Q 1 . When the potential at the output end of the input buffer 5 rises, the constant current circuit 20 causes the current to flow into the drive transistor Q 1 as a base current.

【００４５】一方、電流検出回路３０は駆動トランジス
タＱ1 のエミッタと接地ＧＮＤとの間に設けられ、駆動
トランジスタＱ1 のエミッタ電流を検出することによっ
て負荷トランジスタＱL のゲートからの電荷の引き抜き
の完了を検出する。そしてこの完了を検出した場合に、
定電流回路２０の流す電流を低減し、不要な電力消費が
行われることを回避する。On the other hand, the current detection circuit 30 is provided between the emitter of the drive transistor Q 1 and the ground GND, and detects the emitter current of the drive transistor Q 1 to extract the charge from the gate of the load transistor Q L. Detect completion. And when this completion is detected,
The current flowing through the constant current circuit 20 is reduced to avoid unnecessary power consumption.

【００４６】Ｂ．電流検出型駆動回路：以下の第１〜第
６実施例においては、ＭＯＳトランジスタ駆動回路１０
０において定電流回路２０、電流検出回路３０の構成例
を具体的に述べる。そして、第８実施例以降では、後述
するように負荷トランジスタＱL のゲートの電位を検出
する実施例について説明を行う。B. Current detection type drive circuit: In the following first to sixth embodiments, the MOS transistor drive circuit 10 is used.
0, the configuration examples of the constant current circuit 20 and the current detection circuit 30 will be specifically described. Then, in the eighth and subsequent embodiments, an embodiment will be described in which the gate potential of the load transistor Q L is detected as described later.

【００４７】（Ｂ−１）第１実施例：図２は、この発明
の第１実施例にかかるＭＯＳトランジスタ駆動回路１０
０ａの構成を示す回路図である。ＭＯＳトランジスタ駆
動回路１００ａは、図１に示されたＭＯＳトランジスタ
駆動回路１００の定電流回路２０、電流検出回路３０を
それぞれ定電流回路２１、電流検出回路３１に置換した
構成を有している。(B-1) First Embodiment: FIG. 2 shows a MOS transistor drive circuit 10 according to the first embodiment of the present invention.
It is a circuit diagram which shows the structure of 0a. The MOS transistor drive circuit 100a has a configuration in which the constant current circuit 20 and the current detection circuit 30 of the MOS transistor drive circuit 100 shown in FIG. 1 are replaced with a constant current circuit 21 and a current detection circuit 31, respectively.

【００４８】定電流回路２１は互いに共通して電源ＶＢ
Ｂに接続されるエミッタを含むＰＮＰトランジスタ
Ｑ2 ，Ｑ3 を有している。トランジスタＱ2 ，Ｑ3 のベ
ースは共通してトランジスタＱ2 のコレクタに接続され
ている。つまり、トランジスタＱ2 ，Ｑ3 はカレントミ
ラー回路を構成している。The constant current circuits 21 are commonly connected to the power source VB.
It has PNP transistors Q 2 and Q 3 including an emitter connected to B. The bases of the transistors Q 2 and Q 3 are commonly connected to the collector of the transistor Q 2 . That is, the transistors Q 2 and Q 3 form a current mirror circuit.

【００４９】トランジスタＱ2 のコレクタは更に電流検
出回路３０に接続されており、トランジスタＱ3 のコレ
クタは入力バッファ５の出力端と駆動トランジスタＱ1
のベースに共通して接続されている。このため、トラン
ジスタＱ2 に流れた電流に応じてトランジスタＱ3 から
定電流が出力されることになる。The collector of the transistor Q 2 is further connected to the current detection circuit 30, and the collector of the transistor Q 3 is connected to the output terminal of the input buffer 5 and the driving transistor Q 1.
Commonly connected to the base of. Therefore, a constant current is output from the transistor Q 3 according to the current flowing in the transistor Q 2 .

【００５０】一方、電流検出回路３１はトランジスタＱ
4 、オペアンプ３１ａ、抵抗３１ｂ，３１ｃを有してい
る。抵抗３１ｃは、駆動トランジスタＱ1 のエミッタ電
流を電圧に変換し、オペアンプ３１ａの非反転入力端の
電位を決定する。オペアンプ３１ａの出力端はトランジ
スタＱ4 のベースに接続され、そのエミッタは抵抗３１
ｂの一端に接続される。抵抗３１ｂの一端はオペアンプ
３１ａの反転入力端にも接続され、他端が接地ＧＮＤに
接続されているので、オペアンプ３１ａの非反転入力端
の電位にまでオペアンプ３１ａの反転入力端の電位が上
昇するように、抵抗３１ｂへトランジスタＱ4 が電流を
供給する。従って、駆動トランジスタＱ1 のエミッタ電
流量に対応した電流がトランジスタＱ4 のエミッタに流
れることになる。よって駆動トランジスタＱ1 のエミッ
タ電流量に対応した電流がトランジスタＱ4 のコレクタ
電流として流れることになる。On the other hand, the current detection circuit 31 has a transistor Q.
4 , it has an operational amplifier 31a and resistors 31b and 31c. The resistor 31c converts the emitter current of the drive transistor Q 1 into a voltage and determines the potential of the non-inverting input terminal of the operational amplifier 31a. The output terminal of the operational amplifier 31a is connected to the base of the transistor Q 4 , and its emitter is the resistor 31.
It is connected to one end of b. Since one end of the resistor 31b is also connected to the inverting input end of the operational amplifier 31a and the other end is connected to the ground GND, the potential of the inverting input end of the operational amplifier 31a rises to the potential of the non-inverting input end of the operational amplifier 31a. Thus, transistor Q 4 supplies current to resistor 31b. Therefore, a current corresponding to the amount of the emitter current of the driving transistor Q 1 flows in the emitter of the transistor Q 4 . Therefore, a current corresponding to the amount of the emitter current of the driving transistor Q 1 flows as the collector current of the transistor Q 4 .

【００５１】また、トランジスタＱ4 のコレクタは定電
流回路２１のトランジスタＱ2 のコレクタに接続されて
いるので、トランジスタＱ4 のコレクタ電流に応じて駆
動トランジスタＱ1 のベースに電流が供給されることに
なる。Further, since the collector of the transistor Q 4 is connected to the collector of the transistor Q 2 of the constant current circuit 21, a current is supplied to the base of the driving transistor Q 1 according to the collector current of the transistor Q 4. become.

【００５２】図３は、ＭＯＳトランジスタ駆動回路１０
０ａの動作を説明するグラフである。但し、入力バッフ
ァ５の入力端及び出力端の電位をそれぞれＶ1 ，Ｖ2 と
し、オペアンプ３１ａの非反転入力端及び反転入力端の
電位をそれぞれＶ3 ，Ｖ4 とし、駆動トランジスタＱ1
のベース電流、コレクタ電流をそれぞれＩB ，ＩC とし
ている。FIG. 3 shows a MOS transistor drive circuit 10.
It is a graph explaining operation | movement of 0a. However, the potentials of the input terminal and the output terminal of the input buffer 5 are V 1 and V 2 , respectively, and the potentials of the non-inverting input terminal and the inverting input terminal of the operational amplifier 31a are V 3 and V 4 , respectively, and the driving transistor Q 1
The base current and collector current of the above are respectively set as I B and I C.

【００５３】時刻ｔ1 において電位Ｖ1 が立ち上がる
と、ほぼ同時に電位Ｖ2 も立ち上がる。これによって電
流ＩB ，ＩC も立ち上がる。これによって負荷トランジ
スタＱL のゲート容量に蓄積されていた電荷が引き抜か
れ、また電位Ｖ3 も立ち上がる。コレクタ電流ＩC は負
荷トランジスタＱL のゲート容量に蓄積されていた電荷
が引き抜かれてゆくにつれて減少してゆき、やがて時刻
ｔ2 においてコレクタ電流ＩC はほぼ０となる。When the potential V 1 rises at time t 1 , the potential V 2 rises almost at the same time. As a result, the currents I B and I C also rise. As a result, the charge accumulated in the gate capacitance of the load transistor Q L is extracted and the potential V 3 rises. Collector current I C is Yuki decreases with the charge that has been accumulated in the gate capacitance of the load transistor Q L Yuku withdrawn, the collector current I C is substantially zero at eventually time t 2.

【００５４】このため駆動トランジスタＱ1 に流れるエ
ミッタ電流もほぼ０となり、抵抗３１ｃとエミッタ電流
との積で定まる電圧降下に対応して電位Ｖ3 も低下す
る。これに伴い、トランジスタＱ4 は電位Ｖ4 が低下す
るように抵抗３１ｂに流す電流を減少させるので、トラ
ンジスタＱ2 に流れる電流も減少する。従って、トラン
ジスタＱ2 と共にカレントミラー回路を構成するトラン
ジスタＱ3 の供給する電流も減少し、結局電流ＩB も減
少することになる。Therefore, the emitter current flowing through the drive transistor Q 1 also becomes almost 0, and the potential V 3 also drops in accordance with the voltage drop determined by the product of the resistor 31c and the emitter current. Along with this, the transistor Q 4 decreases the current flowing through the resistor 31b so that the potential V 4 decreases, so that the current flowing through the transistor Q 2 also decreases. Therefore, the current supplied by the transistor Q 3 which forms the current mirror circuit together with the transistor Q 2 also decreases, and the current I B also decreases.

【００５５】以上のように、第１実施例では、負荷トラ
ンジスタＱL のゲート容量に蓄えられていた電荷を引き
抜く場合のみ定電流源回路２１が十分な電流を供給し、
それ以外の場合においては殆ど供給しないので、従来の
ＭＯＳトランジスタ駆動回路と比較して消費電流を抑え
ることが可能となる。As described above, in the first embodiment, the constant current source circuit 21 supplies a sufficient current only when the charge stored in the gate capacitance of the load transistor Q L is extracted.
In other cases, almost no power is supplied, so that the current consumption can be suppressed as compared with the conventional MOS transistor drive circuit.

【００５６】（Ｂ−２）第２実施例：第１実施例におけ
るトランジスタＱ4 及び抵抗３１ｂの代わりに、ＭＯＳ
トランジスタのオン抵抗を用いて同様の効果を得ること
ができる。図４は、この発明の第２実施例にかかるＭＯ
Ｓトランジスタ駆動回路１００ｂの構成を示す回路図で
ある。ＭＯＳトランジスタ駆動回路１００ｂは、図２に
示されたＭＯＳトランジスタ駆動回路１００ａの電流検
出回路３１を電流検出回路３２に置換した構成を有して
いる。(B-2) Second embodiment: A MOS is used instead of the transistor Q 4 and the resistor 31b in the first embodiment.
A similar effect can be obtained by using the on resistance of the transistor. FIG. 4 shows an MO according to the second embodiment of the present invention.
It is a circuit diagram which shows the structure of the S transistor drive circuit 100b. The MOS transistor drive circuit 100b has a configuration in which the current detection circuit 31 of the MOS transistor drive circuit 100a shown in FIG. 2 is replaced with a current detection circuit 32.

【００５７】電流検出回路３２はオペアンプ３１ａ、抵
抗３１ｃ及びＮチャネルＭＯＳトランジスタＱ41を有し
ている。第１実施例で示された電流検出回路３１と同様
に、抵抗３１ｃは駆動トランジスタＱ1 のエミッタと接
地ＧＮＤとの間に接続されており、その一端はオペアン
プ３１ａの非反転入力端に接続されているので、オペア
ンプ３１ａの非反転入力端の電位Ｖ3 は駆動トランジス
タＱ1 のエミッタ電流に応じて変化する。[0057] The current detection circuit 32 has an operational amplifier 31a, resistors 31c and N-channel MOS transistor Q 41. Similar to the current detection circuit 31 shown in the first embodiment, the resistor 31c is connected between the emitter of the driving transistor Q 1 and the ground GND, and one end thereof is connected to the non-inverting input end of the operational amplifier 31a. Therefore, the potential V 3 at the non-inverting input terminal of the operational amplifier 31a changes according to the emitter current of the drive transistor Q 1 .

【００５８】一方、トランジスタＱ41のソースが接地さ
れ、そのドレインがオペアンプ３１ａの反転入力端に接
続されている。そしてオペアンプ３１ａの出力端がトラ
ンジスタＱ41のゲートに接続されているので、オペアン
プ３１ａの出力端の電位Ｖ4が電位Ｖ3 と等しくなるよ
うにトランジスタＱ41が駆動される。このときトランジ
スタＱ41に流れる電流とそのオン抵抗との積によって電
位Ｖ4 が決定されるので、第１実施例と同様にして駆動
トランジスタＱ1 のエミッタ電流に対応した電流が、定
電流回路２１に与えられることになる。従って各部の電
位、電流の波形は図３に示されたものと同一になり、第
１実施例と同様の効果が得られることになる。しかも部
品の点数を第１実施例よりも少なくすることができる。On the other hand, the source of the transistor Q 41 is grounded, and the drain thereof is connected to the inverting input terminal of the operational amplifier 31a. And the output terminal of the operational amplifier 31a is connected to the gate of the transistor Q 41, the transistor Q 41 is driven so that the potential V 4 at the output terminal of the operational amplifier 31a becomes equal to the potential V 3. At this time, the potential V 4 is determined by the product of the current flowing in the transistor Q 41 and its on-resistance, so that the current corresponding to the emitter current of the driving transistor Q 1 is the constant current circuit 21 as in the first embodiment. Will be given to. Therefore, the potential and current waveforms of the respective parts are the same as those shown in FIG. 3, and the same effects as in the first embodiment can be obtained. Moreover, the number of parts can be reduced as compared with the first embodiment.

【００５９】（Ｂ−３）第３実施例：第１実施例で示さ
れたＭＯＳトランジスタ駆動回路１００ａにおいて、駆
動トランジスタＱ1 のエミッタ電流がほぼゼロとなって
定電流回路２１の出力する電流が一旦ほぼゼロになって
しまうと、次に駆動トランジスタＱ1 を起動させること
ができない場合も生じてくる。そこで第３実施例では、
駆動トランジスタＱ1の起動を保証するため、駆動トラ
ンジスタＱ1 のエミッタ電流がほぼゼロになってもその
後駆動トランジスタＱ1 の起動が可能なだけの電流を供
給する電流源を新たに追加するものである。(B-3) Third Embodiment: In the MOS transistor drive circuit 100a shown in the first embodiment, the emitter current of the drive transistor Q 1 becomes almost zero, and the current output from the constant current circuit 21 changes. Once it becomes almost zero, the drive transistor Q 1 may not be activated next time. Therefore, in the third embodiment,
To ensure the activation of the driving transistor Q 1, in which the emitter current of the driving transistor Q 1 is newly added current source for supplying a substantially thereafter becomes zero driving transistor to Q 1 Starting capable only of current is there.

【００６０】図５は、この発明の第３実施例にかかるＭ
ＯＳトランジスタ駆動回路１００ｃの構成を示す回路図
である。ＭＯＳトランジスタ駆動回路１００ｃは、図２
に示されたＭＯＳトランジスタ駆動回路１００ａの定電
流回路２１を定電流回路２２に置換した構成を有してい
る。FIG. 5 shows an M according to the third embodiment of the present invention.
It is a circuit diagram showing a configuration of an OS transistor drive circuit 100c. The MOS transistor drive circuit 100c is shown in FIG.
The constant current circuit 21 of the MOS transistor drive circuit 100a shown in FIG.

【００６１】定電流回路２２は、定電流回路２１に追加
して電流源２２１を設けた構成を有している。電流源２
２１はトランジスタＱ3 のコレクタに接続されている。The constant current circuit 22 has a structure in which a current source 221 is provided in addition to the constant current circuit 21. Current source 2
21 is connected to the collector of the transistor Q 3 .

【００６２】図６はＭＯＳトランジスタ駆動回路１００
ｃの動作を示すグラフである。カレントミラー回路の一
方の枝であるトランジスタＱ2 にほとんど電流が流れ
ず、したがってカレントミラー回路の他方の枝であるト
ランジスタＱ3 にほとんど電流が流れない場合であって
も、ベース電流ＩB には常に電流ＩS が流れる。FIG. 6 shows a MOS transistor drive circuit 100.
It is a graph which shows operation of c. Even when almost no current flows through the transistor Q 2 which is one branch of the current mirror circuit and therefore almost no current flows through the transistor Q 3 which is the other branch of the current mirror circuit, the base current I B is The current I S always flows.

【００６３】このため、時刻ｔ1 において電位Ｖ1 ，Ｖ
2 が立ち上がり、駆動トランジスタＱ1 のコレクタ電流
ＩC が立ち上がり、そして時刻ｔ2 においてほぼゼロと
なった後でも、時刻ｔ3 においてベース電流ＩB として
常に電流ＩS が流れている。Therefore, at time t 1 , the potentials V 1 , V
2 rises, the collector current I C of the drive transistor Q 1 rises, and becomes almost zero at time t 2 , and the current I S always flows as the base current I B at time t 3 .

【００６４】従って、再度の駆動トランジスタＱ1 の起
動を保証しつつ、電力の消費を低減することができると
いう効果がある。Therefore, there is an effect that the power consumption can be reduced while guaranteeing the activation of the drive transistor Q 1 again.

【００６５】（Ｂ−４）第４実施例：図７は、この発明
の第４実施例にかかるＭＯＳトランジスタ駆動回路１０
０ｄの構成を示す回路図である。ＭＯＳトランジスタ駆
動回路１００ｄは、図２に示されたＭＯＳトランジスタ
駆動回路１００ａの定電流回路２１を定電流回路２３に
置換した構成を有している。(B-4) Fourth Embodiment: FIG. 7 shows a MOS transistor drive circuit 10 according to a fourth embodiment of the present invention.
It is a circuit diagram which shows the structure of 0d. The MOS transistor drive circuit 100d has a configuration in which the constant current circuit 21 of the MOS transistor drive circuit 100a shown in FIG. 2 is replaced with a constant current circuit 23.

【００６６】定電流回路２３は、定電流回路２１に追加
して電流源２３１を設けた構成を有している。電流源２
３１はトランジスタＱ3 のベースに接続されている。カ
レントミラー回路の一方の枝であるトランジスタＱ2 に
ほとんど電流が流れない場合であっても、カレントミラ
ー回路の他方の枝であるトランジスタＱ3 のベース電流
が供給されるので、第３実施例と同様にしてベース電流
ＩB には常に電流ＩSが流れる。The constant current circuit 23 has a structure in which a current source 231 is provided in addition to the constant current circuit 21. Current source 2
31 is connected to the base of the transistor Q 3 . Even when almost no current flows through the transistor Q 2 which is one branch of the current mirror circuit, the base current of the transistor Q 3 which is the other branch of the current mirror circuit is supplied, so that the third embodiment is different from the third embodiment. Similarly, the current I S always flows as the base current I B.

【００６７】よって、各部の電位、電流のグラフは第３
実施例に対応した図６と同様になり、第３実施例と同様
の効果を得ることができる。Therefore, the graph of the potential and current of each part is the third
This is similar to FIG. 6 corresponding to the embodiment, and the same effect as the third embodiment can be obtained.

【００６８】（Ｂ−５）第５実施例：図８は、この発明
の第５実施例にかかるＭＯＳトランジスタ駆動回路１０
０ｅの構成を示す回路図である。ＭＯＳトランジスタ駆
動回路１００ｅは、図２に示されたＭＯＳトランジスタ
駆動回路１００ａの電流検出回路３１を電流検出回路３
３に置換した構成を有している。(B-5) Fifth Embodiment: FIG. 8 shows a MOS transistor drive circuit 10 according to the fifth embodiment of the present invention.
It is a circuit diagram which shows the structure of 0e. The MOS transistor drive circuit 100e has the same structure as the current detection circuit 31 of the MOS transistor drive circuit 100a shown in FIG.
It has a configuration in which it is replaced with 3.

【００６９】電流検出回路３３は、電流検出回路３１の
オペアンプ３１ａをオペアンプ３３ａに置換した構成を
有している。オペアンプ３３ａはオフセット電圧Ｖ0 を
有しており、その非反転入力端及び反転入力端の電位を
それぞれＶ3 ，Ｖ4 とすると、Ｖ4 ＝Ｖ0 ＋Ｖ3 の関係
が成立するようにその出力端の電位が定まる。The current detection circuit 33 has a structure in which the operational amplifier 31a of the current detection circuit 31 is replaced with an operational amplifier 33a. The operational amplifier 33a has an offset voltage V 0 , and if the potentials at its non-inverting input terminal and inverting input terminal are V 3 and V 4 , respectively, its output is such that V 4 = V 0 + V 3 is satisfied. The potential of the edge is determined.

【００７０】図９はＭＯＳトランジスタ駆動回路１００
ｄの動作を示すグラフである。駆動トランジスタＱ1 の
コレクタ電流ＩC が殆ど流れず、したがって電位Ｖ3 の
電位がほとんどゼロにある場合に、電位Ｖ4 はオフセッ
ト電圧Ｖ0 に維持される。こんオフセット電圧Ｖ0 の維
持のためにはトランジスタＱ4 及び抵抗３１ｂに常に少
量ながら一定の電流が流れる必要があり、よって定電流
回路２１も常に一定の電流を流すことになる。つまりベ
ース電流ＩB は常に少なくとも電流ＩS を流すことにな
る。FIG. 9 shows a MOS transistor drive circuit 100.
It is a graph which shows operation | movement of d. The potential V 4 is maintained at the offset voltage V 0 when almost no collector current I C of the drive transistor Q 1 flows and thus the potential V 3 is almost zero. In order to maintain the offset voltage V 0 , it is necessary that a small amount of constant current always flows through the transistor Q 4 and the resistor 31b. Therefore, the constant current circuit 21 also always flows constant current. That is, the base current I B always flows at least the current I S.

【００７１】駆動トランジスタＱ1 のコレクタ電流ＩC
が時刻ｔ1 において立ち上がり、そして時刻ｔ2 におい
てほぼゼロとなった後でも、ベース電流ＩB として常に
電流ＩS が流れているので、第３及び第４実施例と同様
の効果を得ることができる。Collector current I C of drive transistor Q 1
Since the current I S always flows as the base current I B even after the voltage rises at time t 1 and becomes almost zero at time t 2 , the same effect as in the third and fourth embodiments can be obtained. it can.

【００７２】図１０はオペアンプ３３ａの構成の一部を
示す回路図である。差動増幅器を構成するトランジスタ
Ｑ11，Ｑ12のエミッタにはそれぞれ電流Ｉ11，Ｉ12が与
えられる。それぞれのトランジスタＱ11，Ｑ12のベース
・エミッタ間電圧をそれぞれＶBE11，ＶBE12とするとオ
フセット電圧Ｖ0 は、Ｖ0 ＝ＶBE11−ＶBE12で与えられ
る。これはｌｎ（Ｉ11／Ｉ12）に比例するので、電流Ｉ
11，Ｉ12のアンバランスを生ぜしめる回路を用いること
により、オフセット電圧Ｖ0 を有するオペアンプ３３ａ
を実現することができる。FIG. 10 is a circuit diagram showing a part of the configuration of the operational amplifier 33a. Currents I 11 and I 12 are applied to the emitters of the transistors Q 11 and Q 12 that form the differential amplifier, respectively. Each of the transistors Q 11, Q offset voltage V 0 the base-emitter V voltage respectively BE11, when the V BE12 of 12 is given by V 0 = V BE11 -V BE12. This is proportional to ln (I 11 / I 12 ), so the current I
An operational amplifier 33a having an offset voltage V 0 is used by using a circuit which causes an imbalance of 11 and I 12.
Can be realized.

【００７３】（Ｂ−６）第６実施例：図１１は、この発
明の第６実施例にかかるＭＯＳトランジスタ駆動回路１
００ｆの構成を示す回路図である。ＭＯＳトランジスタ
駆動回路１００ｆは、図２に示されたＭＯＳトランジス
タ駆動回路１００ａの定電流回路２１及び電流検出回路
３１をそれぞれ定電流回路２４及び電流検出回路３４に
置換した構成を有している。(B-6) Sixth Embodiment: FIG. 11 shows a MOS transistor drive circuit 1 according to the sixth embodiment of the present invention.
It is a circuit diagram which shows the structure of 00f. The MOS transistor drive circuit 100f has a configuration in which the constant current circuit 21 and the current detection circuit 31 of the MOS transistor drive circuit 100a shown in FIG. 2 are replaced with a constant current circuit 24 and a current detection circuit 34, respectively.

【００７４】定電流回路２４はＮチャネルトランジスタ
Ｑ5 から構成されており、そのドレインが電源ＶＢＢに
接続され、ソースが駆動トランジスタＱ1 のベースに接
続されている。またそのゲートは電流検出回路３４に接
続されている。The constant current circuit 24 is composed of an N-channel transistor Q 5 , its drain is connected to the power supply VBB, and its source is connected to the base of the drive transistor Q 1 . Further, its gate is connected to the current detection circuit 34.

【００７５】電流検出回路３４は抵抗３１ｃ及びオペア
ンプ３４ａを有しており、抵抗３１ｃは他の実施例と同
様にして駆動トランジスタＱ1 のエミッタと接地ＧＮＤ
との間に接続されている。オペアンプ３４ａの非反転入
力端は抵抗３１ｃと共通して駆動トランジスタＱ1 のエ
ミッタに接続されており、抵抗３１ｃによってエミッタ
電流から変換された電圧を受ける。The current detection circuit 34 has a resistor 31c and an operational amplifier 34a. The resistor 31c is connected to the emitter of the drive transistor Q 1 and the ground GND in the same manner as the other embodiments.
Is connected between and. The non-inverting input terminal of the operational amplifier 34a is connected to the emitter of the drive transistor Q 1 in common with the resistor 31c, and receives the voltage converted from the emitter current by the resistor 31c.

【００７６】オペアンプ３４ａの非反転入力端は自身の
出力端と共通して接続され、これは定電流回路２４を構
成するトランジスタＱ5 のゲートに接続されている。即
ちオペアンプ３４ａはボルテージフォロワとして機能す
る。The non-inverting input terminal of the operational amplifier 34a is commonly connected to its own output terminal, which is connected to the gate of the transistor Q 5 constituting the constant current circuit 24. That is, the operational amplifier 34a functions as a voltage follower.

【００７７】ＮチャネルＭＯＳトランジスタは、ゲート
・ソース間電圧が大きくなるとそのオン抵抗が小さくな
る。従って、負荷トランジスタＱL のゲート容量に蓄積
された電荷が引き抜かれ、駆動トランジスタＱ1 のエミ
ッタ電流が減少して電位Ｖ4が低下すると、トランジス
タＱ5 のオン抵抗は大きくなる。このため定電流回路２
４が出力するトランジスタＱ5 のソース電流は小さくな
り、駆動トランジスタＱ1 のベース電流ＩB も低下す
る。各部の電位、電流のグラフは図３と同様になる。The ON resistance of the N-channel MOS transistor decreases as the gate-source voltage increases. Therefore, the load transistor Q charge stored in the gate capacitance of the L is withdrawn when the potential V 4 decreases the emitter current of the driver transistor Q 1 is decreased, the ON resistance of the transistor Q 5 is increased. Therefore, the constant current circuit 2
The source current of the transistor Q 5 output from the transistor 4 becomes small, and the base current I B of the drive transistor Q 1 also decreases. The graph of the potential and current of each part is similar to that of FIG.

【００７８】従って、第１実施例と同様にして不要な電
力の消費を回避することができるという効果があり、し
かも部品の点数を少なくすることができる。Therefore, as in the first embodiment, there is an effect that unnecessary power consumption can be avoided, and the number of parts can be reduced.

【００７９】（Ｂ−７）第７実施例：上記第１〜第６実
施例においては、負荷トランジスタＱL のゲート容量を
放電する場合のみについて説明したが、これを充電する
場合にも本発明を適用することができる。[0079] (B-7) Seventh Embodiment: In the above-described first to sixth embodiments have been described only to discharge the gate capacitance of the load transistor Q L, also the present invention in case of charging them Can be applied.

【００８０】図１２は、この発明の第７実施例にかかる
ＭＯＳトランジスタ駆動回路１２０の構成を示す回路図
である。ＭＯＳトランジスタ駆動回路１２０は抵抗２を
介して負荷トランジスタＱL のゲートに接続されてお
り、ＭＯＳトランジスタ駆動回路１１０と、図１に示さ
れたＭＯＳトランジスタ駆動回路１００とを備えてい
る。ＭＯＳトランジスタ駆動回路１００，１１０はそれ
ぞれ負荷トランジスタＱＬのゲート容量の放電及び充電
を制御する。FIG. 12 is a circuit diagram showing the structure of a MOS transistor drive circuit 120 according to the seventh embodiment of the present invention. MOS transistor drive circuit 120 is connected to the gate of the load transistor Q L through the resistor 2, the MOS transistor drive circuit 110, and a MOS transistor drive circuit 100 shown in FIG. MOS transistor drive circuit 100, 110 for controlling the discharge and charge of the gate capacitance of each load transistor Q L.

【００８１】ＭＯＳトランジスタ駆動回路１１０は入力
インバータ６、定電流回路４０、電流検出回路５０及び
駆動トランジスタＱ０ を有しており、それぞれＭＯＳ
トランジスタ駆動回路１００の入力バッファ５、定電流
回路２０、電流検出回路３０及び駆動トランジスタＱ1
に対応している。入力インバータ６の入力端はＭＯＳト
ランジスタ駆動回路１００の入力バッファ５の入力端と
共通して接続され、入力インバータ６の出力端は定電流
回路４０と共に駆動トランジスタＱ0 のベースに接続さ
れている。電流検出回路５０は駆動トランジスタＱ0 の
コレクタ電流を検出し、定電流源４０は電流検出回路５
０の制御を受けて駆動トランジスタＱ0 のベースに電流
を供給する。The MOS transistor drive circuit 110 has an input inverter 6, a constant current circuit 40, a current detection circuit 50 and a drive transistor Q 0 , each of which is a MOS transistor.
The input buffer 5, constant current circuit 20, current detection circuit 30, and drive transistor Q 1 of the transistor drive circuit 100
It corresponds to. The input end of the input inverter 6 is commonly connected to the input end of the input buffer 5 of the MOS transistor drive circuit 100, and the output end of the input inverter 6 is connected to the base of the drive transistor Q 0 together with the constant current circuit 40. The current detection circuit 50 detects the collector current of the drive transistor Q 0 , and the constant current source 40 detects the current detection circuit 5.
Under the control of 0 , a current is supplied to the base of the drive transistor Q 0 .

【００８２】ＭＯＳトランジスタ駆動回路１１０はＭＯ
Ｓトランジスタ駆動回路１００と時間的に相補的な動作
を行う。即ちＭＯＳトランジスタ駆動回路１００が負荷
トランジスタＱL のゲート容量の放電を行うときにはＭ
ＯＳトランジスタ駆動回路１１０は充電を行わず、ＭＯ
Ｓトランジスタ駆動回路１１０が負荷トランジスタＱL
のゲート容量の充電を行うときにはＭＯＳトランジスタ
駆動回路１００は放電を行わない。The MOS transistor drive circuit 110 is an MO
An operation complementary to the S-transistor drive circuit 100 in time is performed. That is, when the MOS transistor drive circuit 100 discharges the gate capacitance of the load transistor Q L , M
The OS transistor drive circuit 110 does not charge, and MO
The S transistor drive circuit 110 causes the load transistor Q L
The MOS transistor drive circuit 100 does not discharge when charging the gate capacitance of the.

【００８３】定電流回路４０や電流検出回路５０は、定
電流回路２０や電流検出回路３０と同様に、上記各実施
例に示されたようにして実現可能であり、しかも負荷ト
ランジスタＱL のゲート容量の充電がなされ、もはや電
荷の供給を必要としない場合において駆動トランジスタ
Ｑ0 へのベース電流の供給量を抑制できるので、不要な
電力の消費を回避することができる。The constant current circuit 40 and the current detection circuit 50, like the constant current circuit 20 and the current detection circuit 30, can be realized as shown in each of the above embodiments, and the gate of the load transistor Q L can be realized. Since the amount of base current supplied to the drive transistor Q 0 can be suppressed when the capacitor is charged and the charge is no longer required to be supplied, unnecessary power consumption can be avoided.

【００８４】Ｃ．電位検出型駆動回路：以下の第８〜９
実施例においては、負荷トランジスタＱL のゲートの電
位を検出して駆動トランジスタＱ1 のベース電流を制御
するタイプのＭＯＳトランジスタ駆動回路について説明
する。C. Potential detection type drive circuit: the following eighth to ninth
In the embodiment, a MOS transistor drive circuit of the type that detects the potential of the gate of the load transistor Q L and controls the base current of the drive transistor Q 1 will be described.

【００８５】図１３はこの発明の第８〜９実施例を包括
的に示すＭＯＳトランジスタ駆動回路２００の構成及び
これと負荷トランジスタＱL との接続関係を示す回路図
である。[0085] Figure 13 is a circuit diagram showing the configuration and connection relationship between the load transistor Q L which the MOS transistor drive circuit 200 indicating the first 8-9 embodiment of the present invention comprehensively.

【００８６】ＭＯＳトランジスタ駆動回路２００は駆動
出力端子２０１と、電位検出端子２０２とを備えてい
る。駆動出力端子２０１は抵抗２を介して負荷トランジ
スタＱL のゲートに接続されており、電位検出端子２０
２は負荷トランジスタＱL のゲートに直接、あるいは抵
抗２を介して負荷トランジスタＱL のゲートに接続され
ている。The MOS transistor drive circuit 200 has a drive output terminal 201 and a potential detection terminal 202. Driving the output terminal 201 is connected to the gate of the load transistor Q L through the resistor 2, the potential detection terminal 20
2 is connected to the gate of the load transistor Q L directly or through a resistor 2, the gate of the load transistor Q L.

【００８７】ＭＯＳトランジスタ駆動回路２００はＭＯ
Ｓトランジスタ駆動回路１００と同様にして駆動トラン
ジスタＱ1 、入力バッファ５及び定電流回路２０を備え
ているが、ＭＯＳトランジスタ駆動回路１００と異なり
電流検出回路３０ではなくこれに代わって電位検出回路
６０を備えている。電位検出回路６０は電位検出端子２
０２に接続されており、これに与えられている電位を検
出し、これに基づいて定電流回路２０の出力する電流を
制御する。The MOS transistor drive circuit 200 is an MO
Like the S-transistor drive circuit 100, the drive transistor Q 1 , the input buffer 5 and the constant current circuit 20 are provided, but unlike the MOS transistor drive circuit 100, not the current detection circuit 30 but the potential detection circuit 60 instead. I have it. The potential detection circuit 60 has a potential detection terminal 2
It is connected to 02, detects the electric potential given to this, and controls the electric current which the constant current circuit 20 outputs based on this.

【００８８】駆動トランジスタＱ1 のベースは入力バッ
ファ５の出力端に接続され、そのコレクタは駆動出力端
子２０１に接続され、そのエミッタは接地ＧＮＤに接続
されている。The base of the drive transistor Q 1 is connected to the output terminal of the input buffer 5, its collector is connected to the drive output terminal 201, and its emitter is connected to the ground GND.

【００８９】負荷トランジスタＱL のゲート容量に蓄積
された電荷が十分引き抜かれることにより、そのゲート
の電位は低下するので、これに対応して電位検出回路６
０が定電流回路２０の出力する電流を低減させるように
働きかけることにより、電流検出型駆動回路と同様にし
て不要な電力の消費を回避することができる。Since the electric charge accumulated in the gate capacitance of the load transistor Q L is sufficiently extracted, the potential of the gate decreases, and accordingly the potential detecting circuit 6
Since 0 works to reduce the current output from the constant current circuit 20, unnecessary power consumption can be avoided in the same manner as in the current detection type drive circuit.

【００９０】以下、各実施例において電位検出回路６０
の具体的な構成例及び、電位出力端子２０２の接続関係
の例について説明する。The potential detecting circuit 60 in each embodiment will be described below.
An example of a specific configuration and a connection relationship of the potential output terminal 202 will be described.

【００９１】（Ｃ−１）第８実施例：図１４は、この発
明の第８実施例にかかるＭＯＳトランジスタ駆動回路２
００ａの構成を示す回路図である。ＭＯＳトランジスタ
駆動回路２００ａは、図１３に示されたＭＯＳトランジ
スタ駆動回路２００の定電流回路２０及び電位検出回路
６０を、それぞれ定電流回路２１及び電位検出回路６１
に置換した構成を有している。また、駆動出力端子２０
１は抵抗２を介して負荷トランジスタＱL のゲートに接
続され、電位検出端子２０２は直接に負荷トランジスタ
ＱL のゲートに接続されている。(C-1) Eighth Embodiment: FIG. 14 shows a MOS transistor drive circuit 2 according to an eighth embodiment of the present invention.
It is a circuit diagram which shows the structure of 00a. The MOS transistor drive circuit 200a includes the constant current circuit 21 and the potential detection circuit 60 of the MOS transistor drive circuit 200 shown in FIG.
It has a configuration that is replaced with. In addition, the drive output terminal 20
1 is connected to the gate of the load transistor Q L through the resistor 2, the potential detection terminal 202 is connected directly to the gate of the load transistor Q L.

【００９２】定電流回路２１の構成は第１実施例におい
て説明した通りである。また電位検出回路６１はオペア
ンプ３１ａ、トランジスタＱ4 、抵抗３１ｂを有してお
り、これら三者間の接続関係は、図２を用いて第１実施
例において示された電流検出回路３１のそれと同一であ
る。但し電流検出回路３１とは異なり、電位検出回路６
１は電位を検出するので、駆動トランジスタＱ1 のエミ
ッタ電流を電圧に変換する抵抗３１ｃを有してはいな
い。その代わり、オペアンプ３１ａの非反転入力端は電
位検出端子２０２に接続されている。The configuration of the constant current circuit 21 is as described in the first embodiment. Further, the potential detection circuit 61 has an operational amplifier 31a, a transistor Q 4 , and a resistor 31b, and the connection relationship among these three is the same as that of the current detection circuit 31 shown in the first embodiment using FIG. Is. However, unlike the current detection circuit 31, the potential detection circuit 6
Since 1 detects the potential, it does not have the resistor 31c for converting the emitter current of the drive transistor Q 1 into a voltage. Instead, the non-inverting input terminal of the operational amplifier 31a is connected to the potential detection terminal 202.

【００９３】今、駆動トランジスタＱ1 のコレクタ電流
及びベース電流をそれぞれＩC ，ＩB とし、オペアンプ
３１ａの非反転入力端及び反転入力端の電位をそれぞれ
Ｖ3，Ｖ4 と呼称する。図１５はこれらの電位、電流の
経時的変化を示すグラフである。時刻ｔ1 以前において
は、負荷トランジスタＱL のゲート容量は正の電荷で充
電されており、そのゲートの電位即ち電位Ｖ3 は比較的
高い電位（“Ｈ”）にある。このため、電位Ｖ4 も高い
電位（“Ｈ”）に維持されている。このとき電位Ｖ4 を
得るべく抵抗３１ｂにはトランジスタＱ4 によって大き
な電流が供給され、従って定電流回路２１におけるトラ
ンジスタＱ3 も大きなコレクタ電流を出力する。Now, the collector current and the base current of the drive transistor Q 1 are referred to as I C and I B , respectively, and the potentials at the non-inverting input terminal and the inverting input terminal of the operational amplifier 31a are referred to as V 3 and V 4 , respectively. FIG. 15 is a graph showing changes over time in these potentials and currents. At time t 1 earlier, the gate capacitance of the load transistor Q L is charged with a positive charge, the potential i.e. the potential V 3 of the gate is in a relatively high potential ( "H"). Therefore, the potential V 4 is also maintained at a high potential (“H”). In this case the resistor 31b to obtain the potential V 4 is supplied with a large current by the transistor Q 4, thus also the transistor Q 3 in the constant current circuit 21 outputs a large collector current.

【００９４】しかし、時刻ｔ1 以前においては、電位Ｖ
1 が比較的低い電位（“Ｌ”）にあり、従ってこれを受
けた入力バッファ５の出力端の電位Ｖ2 も比較的低い電
位（“Ｌ”）にある。このためトランジスタＱ3 の出力
する電流は入力バッファ５に長れ、駆動トランジスタＱ
1 のベース電流ＩB としてはほとんど供給されない。よ
ってコレクタ電流ＩC も時刻ｔ1 以前では殆ど流れな
い。However, before the time t 1 , the potential V
1 is at a relatively low potential (“L”), and therefore the potential V 2 at the output end of the input buffer 5 which receives it is also at a relatively low potential (“L”). Therefore, the current output from the transistor Q 3 is extended to the input buffer 5, and the driving transistor Q 3
It is hardly supplied as a base current I B. Therefore, the collector current I C hardly flows before time t 1 .

【００９５】時刻ｔ1 において電位Ｖ1 が立ち上がる
と、ほぼ同時に電位Ｖ2 も立ち上がる。このため、入力
バッファ５に流れていたトランジスタＱ3 のコレクタ電
流は駆動トランジスタＱ1 のベース電流ＩB として供給
されることになる。よってベース電流ＩB も時刻ｔ1 で
立ち上がり、このためコレクタ電流ＩC も時刻ｔ1 で立
ち上がる。When the potential V 1 rises at time t 1 , the potential V 2 rises almost at the same time. Therefore, the collector current of the transistor Q 3 flowing in the input buffer 5 is supplied as the base current I B of the driving transistor Q 1 . Therefore, the base current I B also rises at time t 1 , and therefore the collector current I C also rises at time t 1 .

【００９６】時刻ｔ1 以降はコレクタ電流ＩC によって
ゲート容量に蓄積された正の電荷が引き抜かれるので、
電位Ｖ3 は低下してゆく。これに伴い電位Ｖ4 も低下
し、トランジスタＱ4 のコレクタ電流も減少する。よっ
て定電流回路２１の出力する電流も減少し、ベース電流
ＩB も減少してゆく。これに伴ってコレクタ電流ＩC も
減少する。After time t 1, the positive charge accumulated in the gate capacitance is extracted by the collector current I C ,
The potential V 3 decreases. Along with this, the potential V 4 also decreases, and the collector current of the transistor Q 4 also decreases. Therefore, the current output from the constant current circuit 21 also decreases, and the base current I B also decreases. Along with this, the collector current I C also decreases.

【００９７】このように電位Ｖ3 が低下するにつれて定
電流回路２１の出力する電流も減少するので、負荷トラ
ンジスタＱL のゲートの電位Ｖ3 が低下した後は殆どベ
ース電流ＩB が流れず、不要な電力の消費を回避するこ
とができるという効果がある。しかも第１実施例と比較
して抵抗３１ｃが不要であるので部品の点数を少なくす
ることができる。[0097] Since the potential V 3 also decreases current output of the constant current circuit 21 as it drops, does not flow hardly base current I B is after the load transistor Q potential V 3 of the gate of L decreases, There is an effect that unnecessary power consumption can be avoided. Moreover, as compared with the first embodiment, the resistor 31c is not necessary, so that the number of parts can be reduced.

【００９８】なお、電位検出端子２０２は駆動出力端子
２０１と共通して、抵抗２に接続してもよい。図１６は
このようにした場合の本実施例を説明する回路図であ
る。この場合には駆動トランジスタＱ1 のコレクタ電流
ＩC の大きさによって駆動トランジスタＱ1 のコレクタ
・エミッタ間電圧ＶCEが変化することを利用している。
即ち、コレクタ電流ＩC が減少することによりコレクタ
・エミッタ間電圧ＶCEも低下するので、電位Ｖ3 も低下
する。The potential detection terminal 202 may be connected to the resistor 2 in common with the drive output terminal 201. FIG. 16 is a circuit diagram for explaining this embodiment in such a case. It utilizes the fact that the collector-emitter voltage V CE of the driving transistor Q 1 by the magnitude of the collector current I C of the driving transistor Q 1 is changed in this case.
That is, as the collector current I C decreases, the collector-emitter voltage V CE also decreases, so the potential V 3 also decreases.

【００９９】以上のようにして電位検出端子２０２は間
接的に駆動トランジスタＱ1 のコレクタ電流を、従って
そのエミッタ電流を検出するので、第１実施例と同様の
効果を得ることができる。この場合における各電流、電
位の変化は図１５に示したものと同様である。As described above, the potential detection terminal 202 indirectly detects the collector current of the drive transistor Q 1 , and hence the emitter current thereof, and therefore the same effect as that of the first embodiment can be obtained. Changes in each current and potential in this case are similar to those shown in FIG.

【０１００】（Ｃ−２）第９実施例：図１７は、この発
明の第９実施例にかかるＭＯＳトランジスタ駆動回路２
００ｂの構成を示す回路図である。ＭＯＳトランジスタ
駆動回路２００ｂは、図１３に示されたＭＯＳトランジ
スタ駆動回路２００の定電流回路２０及び電位検出回路
６０を、それぞれ定電流回路２１及び電位検出回路６２
に置換した構成を有している。(C-2) Ninth Embodiment: FIG. 17 shows a MOS transistor drive circuit 2 according to the ninth embodiment of the present invention.
It is a circuit diagram which shows the structure of 00b. The MOS transistor drive circuit 200b includes the constant current circuit 21 and the potential detection circuit 60 of the MOS transistor drive circuit 200 shown in FIG.
It has a configuration that is replaced with.

【０１０１】電位検出回路６２は図１６を用いて第８実
施例において示された電位検出回路６１に、インバータ
６２ａ、オペアンプ６２ｂ及びトランジスタＱ6 を付加
した構成を有している。The potential detecting circuit 62 has a structure in which an inverter 62a, an operational amplifier 62b and a transistor Q 6 are added to the potential detecting circuit 61 shown in the eighth embodiment with reference to FIG.

【０１０２】インバータ６２ａの入力端は入力バッファ
５の入力端に接続されて制御信号が与えられる。トラン
ジスタＱ6 のベースはインバータ６２ａの出力端に接続
され、そのエミッタは接地される。オペアンプ６２ｂの
非反転入力端はトランジスタＱ6 のコレクタに接続さ
れ、その反転入力端は電位検出端子２０２に接続され
る。オペアンプ６２ｂの出力端はオペアンプ３１ａの非
反転入力端に接続される。The input end of the inverter 62a is connected to the input end of the input buffer 5 to receive a control signal. The base of the transistor Q 6 is connected to the output terminal of the inverter 62a, and its emitter is grounded. The non-inverting input terminal of the operational amplifier 62b is connected to the collector of the transistor Q 6 , and its inverting input terminal is connected to the potential detection terminal 202. The output terminal of the operational amplifier 62b is connected to the non-inverting input terminal of the operational amplifier 31a.

【０１０３】駆動トランジスタＱ1 がオフしている場合
であっても、負荷トランジスタＱLが他のＭＯＳトラン
ジスタ駆動回路によってそのゲート容量が充電されてい
る場合がある。この図においてはプルアップ抵抗６３に
よって他のＭＯＳトランジスタ駆動回路を表現してい
る。他のＭＯＳトランジスタ駆動回路としては、例えば
図１２のＭＯＳトランジスタ駆動回路１１０を用いるこ
とができる。[0103] Even if the driving transistor Q 1 is turned off, there is a case where the load transistor Q L is charged the gate capacitance by another MOS transistor drive circuit. In this figure, another MOS transistor drive circuit is represented by the pull-up resistor 63. As another MOS transistor drive circuit, for example, the MOS transistor drive circuit 110 of FIG. 12 can be used.

【０１０４】このような充電期間においては負荷トラン
ジスタＱL のゲート電位が高いにもかかわらずにベース
電流ＩB を抑制する必要がある。しかし、電位検出回路
６１を用いた場合には、抵抗３１ｂに流される電流が低
下せず、定電流回路２１が出力する電流も減少せず、ト
ランジスタＱ1 のベース電流を抑制させることができな
くなる。In such a charging period, it is necessary to suppress the base current I B even though the gate potential of the load transistor Q L is high. However, when the potential detection circuit 61 is used, the current flowing through the resistor 31b does not decrease, the current output by the constant current circuit 21 does not decrease, and the base current of the transistor Q 1 cannot be suppressed. .

【０１０５】上記のように構成された電位検出回路６２
においては、負荷トランジスタＱLのゲート電位が高い
場合、オペアンプ６２ｂが十分低い電位をオペアンプ３
１ａの非反転入力端に供給するので、上記の問題点を回
避することができる。The potential detection circuit 62 configured as described above.
In the case where the load transistor Q L has a high gate potential, the operational amplifier 62b supplies a sufficiently low potential.
Since the signal is supplied to the non-inverting input terminal of 1a, the above problems can be avoided.

【０１０６】図１８は第９実施例の動作を示すグラフで
ある。ここで入力バッファ５の入力端の電位（制御信号
の電位）及び出力端の電位をそれぞれＶ1 ，Ｖ2 とし、
オペアンプ３１ａの非反転入力端及び反転入力端の電位
をそれぞれＶ3 ，Ｖ4 とし、インバータ６２ａの出力端
の電位をＶ5 とし、オペアンプ６２ｂの反転入力端及び
非反転入力端の電位をそれぞれＶ6 ，Ｖ7 としている。FIG. 18 is a graph showing the operation of the ninth embodiment. Here, the potential of the input terminal of the input buffer 5 (potential of the control signal) and the potential of the output terminal are V 1 and V 2 , respectively,
The potentials of the non-inverting input terminal and the inverting input terminal of the operational amplifier 31a are V 3 and V 4 , the potential of the output terminal of the inverter 62a is V 5, and the potentials of the inverting input terminal and the non-inverting input terminal of the operational amplifier 62b are V respectively. It is set to 6, V 7.

【０１０７】時刻ｔ1 において電位Ｖ1 ，Ｖ2 が立ち上
がっても負荷トランジスタＱL のゲート電位、即ち電位
Ｖ6 が低下しない場合であっても、インバータ６２ａに
よって電位Ｖ5 が立ち下がるので、トランジスタＱ6 の
動作によって電位Ｖ7 も立ち下がる。このためオペアン
プ６２ｂの動作によって電位Ｖ3 は立ち下がり、電位Ｖ
4 も立ち下がるので、定電流回路２１が出力する電流も
減少する。従って負荷トランジスタＱL のゲート電位が
十分低下しない場合においても不要な電力の消費を回避
することができる。[0107] The gate potential also rises the potential V 1, V 2 at time t 1 the load transistor Q L, namely even when the potential V 6 is not reduced, since the inverter 62a falls potential V 5, transistor The potential V 7 also falls due to the operation of Q 6 . Therefore, the potential V 3 falls due to the operation of the operational amplifier 62b, and the potential V 3
Since 4 also falls, the current output by the constant current circuit 21 also decreases. Therefore, even when the gate potential of the load transistor Q L does not drop sufficiently, unnecessary power consumption can be avoided.

【０１０８】この際、トランジスタＱ6 のコレクタを直
接に電位検出端子２０２に接続することも考えられる。
しかし、それでは電位検出端子２０２に直接に接続され
た負荷トランジスタＱL のゲート電位を強制的に“Ｌ”
にしていまって望ましくない。これを回避するために
は、この実施例のようにオペアンプ３１ａと電位検出端
子２０２との間にバッファとしてオペアンプ６２ｂを設
けることが望ましい。At this time, it may be considered that the collector of the transistor Q 6 is directly connected to the potential detection terminal 202.
However, in that case, the gate potential of the load transistor Q L directly connected to the potential detection terminal 202 is forced to "L".
It's not desirable. In order to avoid this, it is desirable to provide an operational amplifier 62b as a buffer between the operational amplifier 31a and the potential detection terminal 202 as in this embodiment.

【０１０９】[0109]

【発明の効果】以上に説明したように、この発明にかか
るＭＯＳトランジスタ駆動回路によれば、駆動トランジ
スタに無駄な電流を流すことを抑制するので、消費電力
を低減するという効果を有する。As described above, according to the MOS transistor drive circuit of the present invention, it is possible to suppress the useless current from flowing through the drive transistor, so that the power consumption can be reduced.

【０１１０】特に第２の態様では駆動トランジスタの起
動を保証することができる。Particularly in the second mode, the activation of the drive transistor can be guaranteed.

【０１１１】特に第３及び第５の態様においては部品の
点数を少なくすることができる。Particularly, in the third and fifth aspects, the number of parts can be reduced.

【０１１２】特に第４の態様では負荷トランジスタのゲ
ート電極の充電・放電のいずれの場合に関してもその効
果を奏する。Particularly in the fourth mode, the effect is obtained in both cases of charging and discharging the gate electrode of the load transistor.

【０１１３】特に第６の態様においては、ゲート電極の
電位にかかわらずに消費電力を低減することができる。Particularly in the sixth aspect, the power consumption can be reduced regardless of the potential of the gate electrode.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明の適用態様を示す回路図である。FIG. 1 is a circuit diagram showing an application mode of the present invention.

【図２】この発明の第１実施例の構成を示す回路図であ
る。FIG. 2 is a circuit diagram showing a configuration of a first embodiment of the present invention.

【図３】この発明の第２実施例の動作を示すグラフであ
る。FIG. 3 is a graph showing the operation of the second embodiment of the present invention.

【図４】この発明の第２実施例の構成を示す回路図であ
る。FIG. 4 is a circuit diagram showing a configuration of a second embodiment of the present invention.

【図５】この発明の第３実施例の構成を示す回路図であ
る。FIG. 5 is a circuit diagram showing a configuration of a third embodiment of the present invention.

【図６】この発明の第３実施例の動作を示すグラフであ
る。FIG. 6 is a graph showing the operation of the third embodiment of the present invention.

【図７】この発明の第４実施例の構成を示す回路図であ
る。FIG. 7 is a circuit diagram showing a configuration of a fourth embodiment of the present invention.

【図８】この発明の第５実施例の構成を示す回路図であ
る。FIG. 8 is a circuit diagram showing a configuration of a fifth embodiment of the present invention.

【図９】この発明の第５実施例の動作を示すグラフであ
る。FIG. 9 is a graph showing the operation of the fifth embodiment of the present invention.

【図１０】この発明の第５実施例の一部の構成を示す回
路図である。FIG. 10 is a circuit diagram showing a partial configuration of a fifth embodiment of the present invention.

【図１１】この発明の第６実施例の構成を示す回路図で
ある。FIG. 11 is a circuit diagram showing a configuration of a sixth embodiment of the present invention.

【図１２】この発明の第７実施例の構成を示す回路図で
ある。FIG. 12 is a circuit diagram showing a configuration of a seventh embodiment of the present invention.

【図１３】この発明の第８〜９実施例を包括的に示す回
路図である。FIG. 13 is a circuit diagram comprehensively showing the eighth to ninth embodiments of the present invention.

【図１４】この発明の第８実施例の構成を示す回路図で
ある。FIG. 14 is a circuit diagram showing a configuration of an eighth embodiment of the present invention.

【図１５】この発明の第８実施例の動作を示すグラフで
ある。FIG. 15 is a graph showing the operation of the eighth embodiment of the present invention.

【図１６】この発明の第８実施例の構成を示す回路図で
ある。FIG. 16 is a circuit diagram showing a configuration of an eighth embodiment of the present invention.

【図１７】この発明の第９実施例の構成を示す回路図で
ある。FIG. 17 is a circuit diagram showing a configuration of a ninth embodiment of the present invention.

【図１８】この発明の第９実施例の動作を示すグラフで
ある。FIG. 18 is a graph showing the operation of the ninth embodiment of the present invention.

【図１９】従来の技術を示す回路図である。FIG. 19 is a circuit diagram showing a conventional technique.

【図２０】従来の技術を示すグラフである。FIG. 20 is a graph showing a conventional technique.

【符号の説明】[Explanation of symbols]

１００，１００ａ〜１００ｆ，１１０，１２０，２０
０，２００ａ，２００ｂＭＯＳトランジスタ駆動回路 Ｑ0 ，Ｑ1 駆動トランジスタ ＱL 負荷トランジスタ ５ 入力バッファ ６ 入力インバータ ２０，２１，２２，２３ 定電流回路 ３０，３１，３２，３３ 電流検出回路 ２２１，２３１ 電流源 ６１，６２ 電位検出回路100, 100a-100f, 110, 120, 20
0,200a, 200bMOS transistor drive circuit Q 0, Q 1 driving transistor Q L load transistor 5 input buffer 6 input inverter 20, 21, 22, 23 constant current circuit 30, 31, 32, 33 current detecting circuit 221, 231 current source 61,62 potential detection circuit

Claims (17)

【特許請求の範囲】[Claims] 【請求項１】 ゲート電極を有するＭＯＳトランジスタ
を負荷トランジスタとして駆動し、 （ａ）前記ゲート電極に接続された駆動出力端子と、 （ｂ）前記駆動出力端子に接続された第１電極、並びに
第２電極及び制御電極を含む駆動トランジスタと、 （ｃ）前記駆動トランジスタの前記制御電極に接続され
た接続点と、 （ｄ）入力端と、前記接続点に接続された出力端とを含
む入力バッファと、 （ｅ）制御信号を入力し、前記制御信号に基づいて前記
接続点に出力電流を供給する電流供給回路と、 （ｆ）前記駆動トランジスタの前記第２電極に流れる電
流を検出し、これに基づいて前記制御信号を出力する電
流検出回路と を備え、 前記電流検出回路は （ｆ−１）前記第２電極に流れる電流を電圧に変換し、
第１の検出電位として出力する第１の電流電圧変換器
と、 （ｆ−２）前記第１の検出電位を入力する非反転入力端
と、反転入力端及び出力端を含むオペアンプと、 （ｆ−３）前記オペアンプの前記出力端に接続され、前
記制御信号に相当する制御電流を出力し、前記制御電流
を電圧に変換して得られる第２の検出電位を前記オペア
ンプの前記反転入力端に与える制御信号生成部と を有するＭＯＳトランジスタ駆動回路。1. A MOS transistor having a gate electrode is driven as a load transistor, and (a) a drive output terminal connected to the gate electrode; (b) a first electrode connected to the drive output terminal; and An input buffer including a drive transistor including two electrodes and a control electrode, (c) a connection point connected to the control electrode of the drive transistor, (d) an input end, and an output end connected to the connection point And (e) a current supply circuit that inputs a control signal and supplies an output current to the connection point based on the control signal, and (f) detects a current flowing through the second electrode of the drive transistor, A current detection circuit that outputs the control signal based on the following: (f-1) the current detection circuit converts the current flowing through the second electrode into a voltage,
A first current-voltage converter for outputting as a first detection potential; (f-2) a non-inverting input end for inputting the first detection potential; and an operational amplifier including an inverting input end and an output end, (f-2) -3) A second detection potential, which is connected to the output terminal of the operational amplifier, outputs a control current corresponding to the control signal, and converts the control current into a voltage, is applied to the inverting input terminal of the operational amplifier. And a control signal generator for giving a MOS transistor drive circuit. 【請求項２】 前記制御信号生成部は （ｆ−３−１）前記オペアンプの出力端に接続された制
御電極と、前記電流供給回路に接続された第１電極と、
固定電位が与えられた第２電極とを含み、ＭＯＳ型であ
る出力トランジスタ を有する、請求項１記載のＭＯＳトランジスタ駆動回
路。2. The control signal generator includes (f-3-1) a control electrode connected to the output terminal of the operational amplifier, and a first electrode connected to the current supply circuit.
The MOS transistor drive circuit according to claim 1, further comprising a second type electrode to which a fixed potential is applied, the output transistor being a MOS type. 【請求項３】 前記制御信号生成部は （ｆ−３−２）前記オペアンプの出力端に与えられる信
号に基づき、前記制御電流を流す電流供給素子と、 （ｆ−３−３）前記制御電流に基づいて前記第２の検出
電位を得る第２の電流電圧変換器と を有する請求項１記載のＭＯＳトランジスタ駆動回路。3. The control signal generating section comprises: (f-3-2) a current supply element for flowing the control current based on a signal given to an output terminal of the operational amplifier; and (f-3-3) the control current. A second current-voltage converter for obtaining the second detection potential based on the above. 【請求項４】 前記第２の電流電圧変換器は （ｆ−３−３−１）前記オペアンプの反転入力端に接続
された一端と、固定電位が与えられる他端とを含む抵抗 を有し、 前記電流供給素子は （ｆ−３−２−１）前記オペアンプの出力端に接続され
た制御電極と、前記電流供給回路に接続された第１電極
と、前記オペアンプの反転入力端に接続された第２電極
とを含む出力トランジスタ を有する、請求項３記載のＭＯＳトランジスタ駆動回
路。4. The second current-voltage converter (f-3-3-1) has a resistance including one end connected to the inverting input end of the operational amplifier and the other end to which a fixed potential is applied. The current supply element is (f-3-2-1) connected to a control electrode connected to the output terminal of the operational amplifier, a first electrode connected to the current supply circuit, and an inverting input terminal of the operational amplifier. The MOS transistor drive circuit according to claim 3, further comprising an output transistor including a second electrode. 【請求項５】 前記電流供給回路は （ｅ−１）前記制御信号を受ける第１の枝と、 （ｅ−２）前記第１の枝に流れる電流に対応して前記出
力電流を出力する第２の枝と を含むカレントミラー回路を有する、請求項１乃至４の
いずれか１項に記載のＭＯＳトランジスタ駆動回路。5. The current supply circuit comprises: (e-1) a first branch for receiving the control signal; and (e-2) a first branch for outputting the output current corresponding to a current flowing through the first branch. The MOS transistor drive circuit according to claim 1, further comprising a current mirror circuit including two branches. 【請求項６】 前記電流供給回路は （ｅ−３）前記出力電流の最低値を規定する補助電流を
前記第２の枝に与える電流源 を更に有する、請求項５記載のＭＯＳトランジスタ駆動
回路。6. The MOS transistor drive circuit according to claim 5, wherein the current supply circuit further includes: (e-3) a current source that supplies an auxiliary current defining the minimum value of the output current to the second branch. 【請求項７】 前記電流供給回路は （ｅ−４）前記制御信号にかかわらず、前記第１の枝に
所定の電流を流す電流源 を更に有する、請求項５記載のＭＯＳトランジスタ駆動
回路。7. The MOS transistor drive circuit according to claim 5, wherein the current supply circuit further includes: (e-4) a current source for supplying a predetermined current to the first branch regardless of the control signal. 【請求項８】 前記オペアンプは所定のオフセットを発
生させる請求項１記載のＭＯＳトランジスタ駆動回路。8. The MOS transistor drive circuit according to claim 1, wherein the operational amplifier generates a predetermined offset. 【請求項９】 ゲート電極を有するＭＯＳトランジスタ
を負荷トランジスタとして駆動し、 （ａ）前記ゲート電極に接続された駆動出力端子と、 （ｂ）前記駆動出力端子に接続された第１電極、並びに
第２電極及び制御電極を含む駆動トランジスタと、 （ｃ）前記駆動トランジスタの前記制御電極に接続され
た接続点と、 （ｄ）入力端と、前記接続点に接続された出力端とを含
む入力バッファと、 （ｅ）制御信号を入力し、前記制御信号に基づいて前記
接続点に出力電流を供給する電流供給回路と、 （ｆ）前記トランジスタの前記第２電極に流れる電流を
検出し、これに基づいて前記制御信号を出力する電流検
出回路と を備え、 前記電流検出回路は （ｆ−１）前記第２電極に流れる電流を電圧に変換し、
第１の検出電位として出力する第１の電流電圧変換器
と、 （ｆ−２）前記第１の検出電位を入力する非反転入力
端、並びに互いに共通して前記電流供給回路に接続され
た反転入力端及び出力端を含むオペアンプと を有するＭＯＳトランジスタ駆動回路。9. A MOS transistor having a gate electrode is driven as a load transistor, and (a) a drive output terminal connected to the gate electrode; (b) a first electrode connected to the drive output terminal; and An input buffer including a drive transistor including two electrodes and a control electrode, (c) a connection point connected to the control electrode of the drive transistor, (d) an input end, and an output end connected to the connection point And (e) a current supply circuit that inputs a control signal and supplies an output current to the connection point based on the control signal, and (f) detects a current flowing through the second electrode of the transistor, and A current detection circuit that outputs the control signal based on the following: (f-1) the current detection circuit converts a current flowing through the second electrode into a voltage,
A first current-voltage converter that outputs a first detection potential, (f-2) a non-inverting input terminal that inputs the first detection potential, and an inversion connected to the current supply circuit in common with each other. A MOS transistor drive circuit having an operational amplifier including an input terminal and an output terminal. 【請求項１０】 前記電流供給回路は （ｅ−１）前記制御信号を受ける制御電極と、固定電位
が与えられる第１電極と、前記出力電流を供給する第２
電極とを含み、ＭＯＳ型の電流供給トランジスタ を有する、請求項９記載のＭＯＳトランジスタ駆動回
路。10. The current supply circuit comprises: (e-1) a control electrode for receiving the control signal; a first electrode to which a fixed potential is applied; and a second electrode for supplying the output current.
10. The MOS transistor drive circuit according to claim 9, further comprising a MOS type current supply transistor including an electrode. 【請求項１１】ゲート電極を有するＭＯＳトランジスタ
を負荷トランジスタとして駆動し、 （ａ）前記ゲート電極に接続された駆動出力端子と、 （ｂ）第１の制御信号が与えられる制御電極と、前記駆
動出力端子に接続された第１電極と、第２電極とを含む
第１の駆動トランジスタと、 （ｃ）前記第１の制御信号と相補的な第２の制御信号が
与えられる制御電極と、第１電極と、前記駆動出力端子
に接続された第２電極とを含む第２の駆動トランジスタ
と、 （ｄ）前記第１の駆動トランジスタの前記制御電極に接
続された第１の接続点と、 （ｅ）前記第２の駆動トランジスタの前記制御電極に接
続された第２の接続点と、 （ｆ）前記第１の接続点に接続されて前記第１の制御信
号を出力する出力端と、入力端と、を含む入力バッファ
と、 （ｇ）前記第２の接続点に接続されて前記第２の制御信
号を出力する出力端と、前記入力バッファの前記入力端
に接続された入力端と、を含むインバータと、 （ｈ）第３の制御信号を入力し、前記第３の制御信号に
基づいて前記第１の接続点に第１の出力電流を供給する
第１の電流供給回路と、 （ｉ）第４の制御信号を入力し、前記第４の制御信号に
基づいて前記第２の接続点に第２の出力電流を供給する
第２の電流供給回路と、 （ｊ）前記第１の駆動トランジスタの前記第２電極に流
れる電流を検出し、これに基づいて前記第３の制御信号
を出力する第１の電流検出回路と、 （ｋ）前記第２の駆動トランジスタの前記第１電極に流
れる電流を検出し、これに基づいて前記第４の制御信号
を出力する第２の電流検出回路と を備えるＭＯＳトランジスタ駆動回路。11. A MOS transistor having a gate electrode is driven as a load transistor, (a) a drive output terminal connected to the gate electrode, (b) a control electrode to which a first control signal is applied, and the drive. A first drive transistor including a first electrode connected to the output terminal and a second electrode; (c) a control electrode to which a second control signal complementary to the first control signal is applied; A second drive transistor including one electrode and a second electrode connected to the drive output terminal; (d) a first connection point connected to the control electrode of the first drive transistor; e) a second connection point connected to the control electrode of the second drive transistor, (f) an output terminal connected to the first connection point and outputting the first control signal, and an input An input buffer containing an edge and (G) an inverter including an output end connected to the second connection point and outputting the second control signal, and an input end connected to the input end of the input buffer, and (h) A first current supply circuit for inputting a third control signal and supplying a first output current to the first connection point based on the third control signal; and (i) inputting a fourth control signal. A second current supply circuit that supplies a second output current to the second connection point based on the fourth control signal; and (j) a second current supply circuit that flows to the second electrode of the first drive transistor. A first current detection circuit that detects a current and outputs the third control signal based on the detected current; (k) detects a current flowing through the first electrode of the second drive transistor, and based on this And a second current detection circuit that outputs the fourth control signal. Transistor drive circuit. 【請求項１２】 ゲート電極を有するＭＯＳトランジス
タを負荷トランジスタとして駆動し、 （ａ）前記ゲート電極に接続された駆動出力端子と、 （ｂ）前記ゲート電極に接続された電位検出端子と、 （ｃ）前記駆動出力端子に接続された第１電極、並びに
第２電極及び制御電極を含む駆動トランジスタと、 （ｄ）前記駆動トランジスタの前記制御電極に接続され
た接続点と、 （ｅ）入力端と、前記接続点に接続された出力端とを含
む入力バッファと、 （ｆ）制御信号を入力し、前記制御信号に基づいて前記
接続点に出力電流を供給する電流供給回路と、 （ｇ）前記電位検出端子に与えられた電位を第１の検出
電位として検出し、これに基づいて前記制御信号を出力
する電位検出回路と を備え、 前記電位検出回路は （ｇ−１）前記電位検出端子に接続された非反転入力端
と、反転入力端及び出力端を含む第１のオペアンプと、 （ｇ−２）前記第１のオペアンプの前記出力端に接続さ
れ、前記制御信号に相当する制御電流を出力し、前記制
御電流を電圧に変換して得られる第２の検出電位を前記
オペアンプの前記反転入力端に与える制御信号生成部と を有するＭＯＳトランジスタ駆動回路。12. A MOS transistor having a gate electrode is driven as a load transistor, (a) a drive output terminal connected to the gate electrode, (b) a potential detection terminal connected to the gate electrode, and (c) ) A drive transistor including a first electrode connected to the drive output terminal, and a second electrode and a control electrode; (d) a connection point connected to the control electrode of the drive transistor; and (e) an input end. An input buffer including an output end connected to the connection point, (f) a current supply circuit which inputs a control signal and supplies an output current to the connection point based on the control signal, (g) A potential detection circuit that detects a potential applied to a potential detection terminal as a first detection potential and outputs the control signal based on the first detection potential, wherein the potential detection circuit is (g-1) the potential A non-inverting input terminal connected to the output terminal, a first operational amplifier including an inverting input terminal and an output terminal, and (g-2) connected to the output terminal of the first operational amplifier and corresponding to the control signal. And a control signal generator that outputs a control current and supplies a second detection potential obtained by converting the control current to a voltage to the inverting input terminal of the operational amplifier. 【請求項１３】 前記駆動出力端子は抵抗を介して前記
ゲート電極に接続され、前記電位検出端子は直接に前記
ゲート電極に接続される、請求項１２記載のＭＯＳトラ
ンジスタ駆動回路。13. The MOS transistor drive circuit according to claim 12, wherein the drive output terminal is connected to the gate electrode via a resistor, and the potential detection terminal is directly connected to the gate electrode. 【請求項１４】 前記駆動出力端子は抵抗を介して前記
ゲート電極に接続され、前記電位検出端子は前記駆動出
力端子に接続される、請求項１２記載のＭＯＳトランジ
スタ駆動回路。14. The MOS transistor drive circuit according to claim 12, wherein the drive output terminal is connected to the gate electrode via a resistor, and the potential detection terminal is connected to the drive output terminal. 【請求項１５】 前記制御信号生成部は、 （ｇ−２−１）前記第１のオペアンプの出力端に与えら
れる信号に基づき、前記制御電流を流す電流供給素子
と、 （ｇ−３−３）前記制御電流に基づいて前記第２の検出
電位を得る電流電圧変換器と を有する請求項１３又は１４記載のＭＯＳトランジスタ
駆動回路。15. The control signal generation section includes: (g-2-1) a current supply element for flowing the control current based on a signal given to an output terminal of the first operational amplifier; The MOS transistor drive circuit according to claim 13 or 14, further comprising: a current-voltage converter that obtains the second detection potential based on the control current. 【請求項１６】 前記電位検出回路は （ｇ−３）前記電位検出端に接続された反転入力端と、
前記第１のオペアンプの前記非反転入力端に接続された
出力端と、前記接続点に与えられる電位と論理的に相補
的な電位が与えられる非反転入力端とを含む第２のオペ
アンプ を更に有する、請求項１２記載のＭＯＳトランジスタ駆
動回路。16. The potential detection circuit comprises: (g-3) an inverting input terminal connected to the potential detection terminal,
A second operational amplifier including an output terminal connected to the non-inverting input terminal of the first operational amplifier, and a non-inverting input terminal supplied with a potential that is logically complementary to the potential applied to the connection point. The MOS transistor drive circuit according to claim 12, which has. 【請求項１７】 前記電流供給回路は （ｆ−１）前記制御信号を受ける第１の枝と、 （ｆ−２）前記第１の枝に流れる電流に対応して前記出
力電流を出力する第２の枝と を含むカレントミラー回路を有する、請求項１２乃至１
６のいずれか１項に記載のＭＯＳトランジスタ駆動回
路。17. The current supply circuit comprises: (f-1) a first branch for receiving the control signal; and (f-2) a first branch for outputting the output current corresponding to a current flowing through the first branch. 2. A current mirror circuit including two branches.
7. The MOS transistor drive circuit according to any one of 6 above.
JP28930693A 1993-11-18 1993-11-18 Mos transistor drive circuit Pending JPH07142977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28930693A JPH07142977A (en) 1993-11-18 1993-11-18 Mos transistor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28930693A JPH07142977A (en) 1993-11-18 1993-11-18 Mos transistor drive circuit

Publications (1)

Publication Number Publication Date
JPH07142977A true JPH07142977A (en) 1995-06-02

Family

ID=17741480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28930693A Pending JPH07142977A (en) 1993-11-18 1993-11-18 Mos transistor drive circuit

Country Status (1)

Country Link
JP (1) JPH07142977A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135804A (en) * 1996-08-19 1998-05-22 Siemens Ag Driving circuit device for semiconductor device controlled by electric field effect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135804A (en) * 1996-08-19 1998-05-22 Siemens Ag Driving circuit device for semiconductor device controlled by electric field effect

Similar Documents

Publication Publication Date Title
JP2639325B2 (en) Constant voltage generator
US6603341B2 (en) Load drive circuit having low voltage detector
US6163190A (en) Hysteresis comparator circuit consuming a small current
US6963498B2 (en) Bootstrap capacitor refresh circuit
WO2005085879A1 (en) Current detecting circuit, load drive, and storage
JPH01288010A (en) Driver circuit
JP2002058239A (en) Drive signal supply circuit
JP4066231B2 (en) Switching regulator
US6518804B2 (en) Semiconductor integrated circuit device
JP2001326567A (en) Mosfet driving circuit
JPH07142977A (en) Mos transistor drive circuit
JPH10215567A (en) Power source circuit
JP3638696B2 (en) VCO circuit driving method and VCO circuit
JP2001308688A (en) Output device
JP3697678B2 (en) V / F conversion circuit
JP4319336B2 (en) MOS switching circuit
US5408136A (en) Circuit for providing fast logic transitions
JP2897706B2 (en) Reference voltage generation circuit
JP5193590B2 (en) Oscillator circuit
JP4581231B2 (en) Gate drive circuit for voltage driven semiconductor device
US7859306B2 (en) Load driving circuit
JP4400992B2 (en) Drive signal supply circuit
JP5303927B2 (en) Switching power supply circuit
JP2723650B2 (en) Signal switching circuit
JP2001157443A (en) Pulse control circuit and synchronous rectifying circuit