JPH07142637A - Hybrid integrated circuit board - Google Patents
Hybrid integrated circuit boardInfo
- Publication number
- JPH07142637A JPH07142637A JP29215693A JP29215693A JPH07142637A JP H07142637 A JPH07142637 A JP H07142637A JP 29215693 A JP29215693 A JP 29215693A JP 29215693 A JP29215693 A JP 29215693A JP H07142637 A JPH07142637 A JP H07142637A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- detecting
- microcracks
- integrated circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は混成集積回路基板に関
し、特に、基板周縁部の前記基板上に配置され、両端に
設けられた抵抗測定用パッドにより、電気抵抗を測定し
て、前記基板の端面より発生するマイクロクラックの発
生を検出するためのマイクロクラック検知用導体パター
ンを備える混成集積回路基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit board, and more particularly, it is arranged on the board at the peripheral portion of the board, and electric resistances are measured by resistance measuring pads provided at both ends of the board so as to measure the board. The present invention relates to a hybrid integrated circuit board having a microcrack detecting conductor pattern for detecting the occurrence of microcracks generated from an end surface.
【０００２】[0002]
【従来の技術】従来、この種の混成集積回路基板は一例
を図３に示すように、基板３１上に回路接続用リード端
子６を接続するためのリード端子接続用パッド３７1 ，
３７2と基板３１のエッジとの中間部を貫いて、リード
端子接続用パッド３７1 ，３７ 2 にリード端子６を接続
するためのボンディングをする等の工程中に発生するマ
イクロクラック３1 ，３2 を検出するためのマイクロク
ラック検出用導体パターン３２1 ，３２2 が形成され、
この導体パターン３２1 ，３２2 の両端にはそれぞれそ
の導体パターン３２1 ，３２2 の電気抵抗を測定するた
めの抵抗測定パッド３５1 ，３５2 が設けられている
（特開昭５８−１４７０５３号公報参照）。2. Description of the Related Art Conventionally, this kind of hybrid integrated circuit board is an example.
As shown in FIG. 3, lead ends for circuit connection are formed on the substrate 31.
Lead terminal connection pad 37 for connecting the child 61，
372The lead through the middle part between the
Pad 37 for connecting terminals1, 37 2Connect lead terminal 6 to
To generate a bond during the process such as bonding
Black crack 31, 32To detect
Rack detection conductor pattern 321, 322Is formed,
This conductor pattern 321, 322At both ends of
Conductor pattern 321, 322To measure the electrical resistance of
Resistance measuring pad 351, 352Is provided
(See JP-A-58-147053).
【０００３】マイクロクラック３1 ，３2 が発生する
と、マイクロクラック検知用導体パターン３２1 ，３２
2 を切断するので、同導体パターン３２1 ，３２2 の電
気抵抗値が無限大もしくは極めて大きくなることから、
抵抗測定用リード端子４を介して抵抗測定用パッド３５
1 〜３５1 および３５2 〜３５2 間の抵抗値を測定する
ことにより、マイクロクラック３1 ，３2 の発生を知る
ことができる。When the microcracks 3 1 , 3 2 occur, the microcrack detecting conductor patterns 32 1 , 32
Since 2 is cut, the electric resistance values of the conductor patterns 32 1 and 32 2 become infinite or extremely large.
Resistance measurement pad 35 via resistance measurement lead terminal 4
By measuring 1-35 1 and 35 2 to 35 resistance value between 2 can know the occurrence of microcracks 3 1, 3 2.
【０００４】[0004]
【発明が解決しようとする課題】上述した従来のマイク
ロクラック検知方法では、基板の側面に配置された端子
のパッド列の最も外側の両端子パッドを使用してその間
の抵抗値によってマイクロクラックの発生を検知してい
るため、端子が接続されていない基板端面に発生したマ
イクロクラックの検知ができないという欠点があった。
また、基板の１端面に対して２端子を使用するので、ク
ラック検知面を増やして行くためには、測定用端子パッ
ドを増やさなければならないので、基板スペースが拡大
してしまうという欠点がある。In the above-described conventional microcrack detecting method, the outermost terminal pads of the pad row of the terminals arranged on the side surface of the substrate are used and the microcracks are generated due to the resistance value therebetween. Therefore, there is a drawback that it is impossible to detect the microcracks generated on the end surface of the substrate to which the terminals are not connected.
Further, since two terminals are used for one end surface of the substrate, it is necessary to increase the number of measurement terminal pads in order to increase the number of crack detection surfaces.
【０００５】本発明の目的は、基板スペースを拡大する
ことなく、リード端子パッド配置面以外の基板周縁のマ
イクロクラック発生を検知することの可能な混成集積回
路基板を提供することである。An object of the present invention is to provide a hybrid integrated circuit board capable of detecting the occurrence of microcracks on the peripheral edge of the substrate other than the lead terminal pad arrangement surface without expanding the substrate space.
【０００６】[0006]
【課題を解決するための手段】本発明の混成集積回路基
板は、マイクロクラック検知用導体パターンは前記基板
上を基板端面に沿って内部回路を包囲して配置されてい
る。In a hybrid integrated circuit board according to the present invention, a conductor pattern for detecting microcracks is arranged on the board so as to surround an internal circuit along an end face of the board.
【０００７】基板の表裏２面のおのおのに形成された内
部回路をそれぞれ包囲して形成された２つのマイクロク
ラック検知用導体パターンを直列に接続するためのスル
ーホールを有し、前記直列接続されたマイクロクラック
検知用導体パターンの両端に抵抗測定用パッドが接続さ
れているものを含む。There is a through hole for connecting in series two conductor patterns for detecting microcracks, which are formed so as to respectively surround the internal circuits formed on each of the two front and back surfaces of the substrate, and are connected in series. It includes one in which resistance measuring pads are connected to both ends of the microcrack detecting conductor pattern.
【０００８】[0008]
【作用】マイクロクラック検知用導体パターンが内部回
路を包囲して配置されているので、端子用パッドの増設
のために基板スペースを拡大することなしにすべての端
面から発生するマイクロクラックを検出することができ
る。[Function] Since the conductor pattern for detecting microcracks is arranged so as to surround the internal circuit, it is possible to detect the microcracks generated from all end faces without expanding the board space for the addition of terminal pads. You can
【０００９】スルーホールで表裏２面に配置されたマイ
クロクラック検知用導体パターンを接続したものは、基
板の表裏２面に発生したマイクロクラックを１組の抵抗
測定パッドによって検出することができ、基板スペース
を拡大する必要がない。In the case where the through-holes are connected to the conductor patterns for detecting microcracks arranged on the front and back sides, the microcracks generated on the front and back sides of the board can be detected by a pair of resistance measuring pads. No need to expand space.
【００１０】[0010]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００１１】図１（ａ）は本発明の混成集積回路基板の
第１実施例の平面図、同図（ｂ）は同図（ａ）のＡＡ線
拡大縦断面図である。FIG. 1 (a) is a plan view of a first embodiment of a hybrid integrated circuit board of the present invention, and FIG. 1 (b) is an enlarged vertical sectional view taken along line AA of FIG. 1 (a).
【００１２】混成集積回路基板１１にはリード端子接続
用パッド７の列と基板１の端面との間を通過してマイク
ロクラック検知用導体パターン２が内部回路（不図示）
を包囲するように基板１の外周縁に沿って設けられ、両
端には抵抗測定用パッド５が形成されている。マイクロ
クラック検知用導体パターン２は図１（ｂ）に示すよう
に、基板１上に印刷焼成して形成され、その上に絶縁膜
８が形成され、次に、リード端子接続用パッド７と内部
回路パターンが印刷、焼成されている。リード端子接続
用パッド７には回路接続用リード端子６が接続され、抵
抗測定用パッド５には抵抗測定用リード端子４が接続さ
れる。On the hybrid integrated circuit board 11, a microcrack detecting conductor pattern 2 is passed through between the row of the lead terminal connecting pads 7 and the end surface of the board 1 to form an internal circuit (not shown).
Are provided along the outer peripheral edge of the substrate 1 so as to surround them, and resistance measuring pads 5 are formed at both ends. As shown in FIG. 1B, the microcrack detecting conductor pattern 2 is formed by printing and baking on the substrate 1, an insulating film 8 is formed thereon, and then the lead terminal connecting pad 7 and the inside are formed. The circuit pattern is printed and fired. The circuit connection lead terminal 6 is connected to the lead terminal connection pad 7, and the resistance measurement lead terminal 4 is connected to the resistance measurement pad 5.
【００１３】抵抗測定用リード端子５によってマイクロ
クラック検知用導体パターン２の電気抵抗値を測定し、
マイクロクラック３の発生を検知することができる。The resistance measuring lead terminal 5 is used to measure the electric resistance of the microcrack detecting conductor pattern 2.
The generation of the microcracks 3 can be detected.
【００１４】本実施例の混成集積回路基板では、マイク
ロクラック検知用導体パターンが内部回路を包囲するよ
うに形成されているので、基板のすべての端面から発生
するマイクロクラックの検知が可能である。In the hybrid integrated circuit board of this embodiment, since the microcrack detecting conductor pattern is formed so as to surround the internal circuit, it is possible to detect the microcracks generated from all the end faces of the board.
【００１５】図２（ａ）は本発明の混成集積回路基板２
の第２実施例の平面図、同図（ｂ）は同図（ａ）の裏側
からみた平面図、同図（ｃ）は同図（ａ）のＢＢ線縦断
面図である。FIG. 2A shows a hybrid integrated circuit board 2 of the present invention.
2B is a plan view of the second embodiment, FIG. 4B is a plan view seen from the back side of FIG. 4A, and FIG. 6C is a vertical cross-sectional view taken along line BB of FIG.
【００１６】混成集積回路基板３１は、基板２１の表裏
両面にそれぞれ内部回路（不図示）が形成され、表面に
はマイクロクラック検知用導体パターン２２1 がリード
端子接続用パッド２７と基板端面との間を通って内部回
路を包囲するように基板２１の周縁に沿って形成されて
いる。また、基板２１の裏面にはマイクロクラック検知
用導体パターン２２2 が同様に形成されている。さら
に、スルーホール９が設けられ、マイクロクラック検知
用導体パターン２２1 と２２2 とを接続している。した
がってマイクロクラック検知用導体パターン２２1 と２
２2 とは直列に接続されており、また、接続された導体
パターン２２1 と２２2 の端は、それぞれ抵抗測定用パ
ッド２５1 と２５2 に接続されている。抵抗測定用パッ
ド２５1 ，２５2 には、図１（ｃ）に例を示すように、
抵抗測定用リード端子４2 が接続される。ここで、絶縁
膜２８があるので抵抗測定用リード端子４2 はマイクロ
クラック検知用導体パターン２２1 ，２２2 には接触し
ないようになっている。In the hybrid integrated circuit board 31, internal circuits (not shown) are formed on both front and back surfaces of the board 21, and a microcrack detecting conductor pattern 22 1 is formed on the surface of the lead terminal connecting pad 27 and the board end surface. It is formed along the peripheral edge of the substrate 21 so as to surround the internal circuit therethrough. Further, a conductor pattern 22 2 for detecting microcracks is similarly formed on the back surface of the substrate 21. Further, a through hole 9 is provided to connect the microcrack detecting conductor patterns 22 1 and 22 2 . Therefore, the microcrack detecting conductor patterns 22 1 and 2
The 2 2 are connected in series, also connected to conductor patterns 22 1 and 22 2 of the end are connected resistance measuring pads 25 1 and 25 2. As shown in FIG. 1 (c), the resistance measuring pads 25 1 and 25 2 are
The resistance measurement lead terminal 4 2 is connected. Here, since there is the insulating film 28, the resistance measuring lead terminal 4 2 does not come into contact with the microcrack detecting conductor patterns 22 1 and 22 2 .
【００１７】本実施例の混成集積回路基板では、表裏両
面の内部回路を包囲するマイクロクラック検知用導体パ
ターンがスルーホールで直列に接続され、１組の抵抗測
定用パッドを介する抵抗測定によりマイクロクラックの
発生を検知するので、基板スペースを拡大することなく
すべての端面から発生するマイクロクラックの検知がで
きる。In the hybrid integrated circuit board of this embodiment, the conductor patterns for detecting microcracks that surround the internal circuits on both front and back surfaces are connected in series by through holes, and the microcracks are measured by resistance measurement through a pair of resistance measurement pads. Since the occurrence of the cracks is detected, it is possible to detect the microcracks generated from all the end faces without expanding the substrate space.
【００１８】[0018]
【発明の効果】以上説明したように本発明は、マイクロ
クラック検知用導体パターンを内部回路を包囲して配置
することにより、測定端子用パッドの増設なしにすべて
の端面から発生するマイクロクラックの検知が可能で、
製品の信頼性が向上するとともに基板スペースを拡大す
る必要がなくなる効果がある。As described above, according to the present invention, by arranging the conductor pattern for detecting microcracks so as to surround the internal circuit, the detection of microcracks generated from all the end faces without the addition of the pads for the measuring terminals. Is possible,
This has the effect of improving the reliability of the product and eliminating the need to expand the board space.
【００１９】さらに、基板の表裏２面にそれぞれマイク
ロクラック検知用導体パターンを形成してスルーホール
により直列接続することにより、１組の抵抗測定用パッ
ドにより両面のマイクロクラック発生を検知し、基板ス
ペースの拡大が回避できるという効果がある。Further, by forming conductor patterns for detecting microcracks on the front and back surfaces of the substrate respectively and connecting them in series by through holes, the occurrence of microcracks on both sides is detected by a pair of resistance measuring pads, and the substrate space There is an effect that the expansion of can be avoided.
【図１】（ａ）は本発明の混成集積回路基板の第１実施
例の平面図、（ｂ）は（ａ）のＡＡ線拡大縦断面図であ
る。FIG. 1A is a plan view of a first embodiment of a hybrid integrated circuit board of the present invention, and FIG. 1B is an enlarged vertical sectional view taken along line AA of FIG.
【図２】（ａ）は本発明の混成集積回路基板の第２実施
例の平面図、（ｂ）は（ａ）の裏側からみた平面図、
（ｃ）は（ａ）のＢＢ線縦断面図である。2A is a plan view of a second embodiment of the hybrid integrated circuit board according to the present invention, FIG. 2B is a plan view seen from the back side of FIG.
(C) is a vertical cross-sectional view taken along line BB of (a).
【図３】（ａ）は混成集積回路基板の従来例の平面図、
（ｂ）は（ａ）のＣＣ線縦断面図である。FIG. 3A is a plan view of a conventional example of a hybrid integrated circuit board;
(B) is a CC line longitudinal cross-sectional view of (a).
１，２１ 基板 ２，２２1 ，２２2 マイクロクラック検知用導体パ
ターン ３，３1 ，３2 マイクロクラック ４，４1 ，４2 抵抗測定用リード端子 ５，２５1 ，２５2 抵抗測定用パッド ６ 回路接続用リード端子 ７，２７ リード端子接続用パッド ８，２８ 絶縁膜1, 21 Substrate 2, 22 1 , 22 2 Microcrack detection conductor pattern 3, 3 1 , 3 2 Microcrack 4, 4 1 , 4 2 Resistance measurement lead terminal 5, 25 1 , 25 2 Resistance measurement pad 6 Lead terminal for circuit connection 7,27 Lead terminal connection pad 8,28 Insulation film
Claims (2)
端に設けられた抵抗測定用パッドにより電気抵抗を測定
して、前記基板の端面より発生するマイクロクラックの
発生を検知するためのマイクロクラック検知用導体パタ
ーンを備える混成集積回路基板において、 前記マイクロクラック検知用導体パターンは前記基板上
を基板端面に沿って内部回路を包囲して配置されている
ことを特徴とする混成集積回路基板。1. A micro for detecting the occurrence of a microcrack generated from an end face of the substrate by measuring electric resistance with resistance measuring pads arranged on the substrate at the peripheral edge of the substrate and provided at both ends. A hybrid integrated circuit board comprising a crack detecting conductor pattern, wherein the microcrack detecting conductor pattern is arranged on the substrate so as to surround an internal circuit along an end face of the substrate.
れた内部回路をそれぞれ包囲して形成された２つのマイ
クロクラック検知用導体パターンを直列に接続するため
のスルーホールを有し、 前記直列接続されたマイクロクラック検知用導体パター
ンの両端に抵抗測定用パッドが接続されている請求項１
に記載の混成集積回路基板。2. A through hole for connecting in series two conductor patterns for detecting microcracks, each of which is formed by surrounding an internal circuit formed on each of the front and back surfaces of the substrate, A resistance measuring pad is connected to both ends of the connected microcrack detecting conductor pattern.
The hybrid integrated circuit board according to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5292156A JP2526514B2 (en) | 1993-11-22 | 1993-11-22 | Hybrid integrated circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5292156A JP2526514B2 (en) | 1993-11-22 | 1993-11-22 | Hybrid integrated circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142637A true JPH07142637A (en) | 1995-06-02 |
| JP2526514B2 JP2526514B2 (en) | 1996-08-21 |
Family
ID=17778275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5292156A Expired - Fee Related JP2526514B2 (en) | 1993-11-22 | 1993-11-22 | Hybrid integrated circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2526514B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008160055A (en) * | 2006-11-29 | 2008-07-10 | Kyocera Corp | Package for housing electronic components, package for multiple housing of electronic components and electronic device, and method of discriminating these |
| JP2019533164A (en) * | 2016-10-28 | 2019-11-14 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | Crack detection circuit mounting apparatus and detection system |
-
1993
- 1993-11-22 JP JP5292156A patent/JP2526514B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008160055A (en) * | 2006-11-29 | 2008-07-10 | Kyocera Corp | Package for housing electronic components, package for multiple housing of electronic components and electronic device, and method of discriminating these |
| JP2019533164A (en) * | 2016-10-28 | 2019-11-14 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | Crack detection circuit mounting apparatus and detection system |
| US10996265B2 (en) | 2016-10-28 | 2021-05-04 | Huawei Technologies Co., Ltd. | Apparatus equipped with crack detection circuit and detection system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2526514B2 (en) | 1996-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001156417A (en) | Pattern for inspecting connection between circuit boards | |
| JP2526514B2 (en) | Hybrid integrated circuit board | |
| JPH0669306A (en) | Sheetlike ceramic package | |
| JPH05335117A (en) | Chip network resistor | |
| CN212034439U (en) | Single-side overline type conducting circuit film | |
| JPH09307024A (en) | Chip carrier | |
| JP2892474B2 (en) | Via inspection method for ceramic substrate | |
| JP2812806B2 (en) | Package for integrated circuit with test pad | |
| CN111601454A (en) | Single-sided overline type conducting circuit film and manufacturing method thereof | |
| JPS62274687A (en) | Printed circuit board | |
| JPH05241178A (en) | Circuit device | |
| SU1388704A1 (en) | Transducer for monitoring parameters of development of surface cracks | |
| JPS642335Y2 (en) | ||
| JPH05302955A (en) | Pattern inspection method of printed wiring board | |
| JPH1097902A (en) | Chip resistor | |
| JP2897847B2 (en) | How to connect printed circuit boards | |
| JPS6228783Y2 (en) | ||
| JPS634960B2 (en) | ||
| JPH06273466A (en) | Method for measuring chip parts | |
| JPH05144520A (en) | Connector device | |
| JPH0590977U (en) | Printed wiring board | |
| JP2001343414A (en) | Board inspection method and inspecting instrument using the same | |
| JP2003234226A (en) | Method of inspecting laminated inductor for printed conductor | |
| JPH01268191A (en) | Inspecting method for wiring net of ceramic board | |
| JPH02336A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |