JPH0713190A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH0713190A
JPH0713190A JP5157697A JP15769793A JPH0713190A JP H0713190 A JPH0713190 A JP H0713190A JP 5157697 A JP5157697 A JP 5157697A JP 15769793 A JP15769793 A JP 15769793A JP H0713190 A JPH0713190 A JP H0713190A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
liquid crystal
pixel
diffusion length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5157697A
Other languages
Japanese (ja)
Inventor
Hajime Sato
肇 佐藤
Shizuko Zama
志都子 座間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5157697A priority Critical patent/JPH0713190A/en
Publication of JPH0713190A publication Critical patent/JPH0713190A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To provide the liquid crystal display device which prevents the deterioration in image quality by a fluctuation in pixel potentials by effectively suppressing the light leak current of thin-film transistors(TFTs) constituted as switching elements for pixels. CONSTITUTION:One pixel in a display panel is composed of a liquid crystal cell, storage capacitance and the TFT 23. This liquid crystal cell is composed of a pixel electrode formed on an array substrate, a counter electrode formed on a counter substrate and a liquid crystal layer clamped therebetween. The minority carriers which determine the magnitude of the light leak current and which are shorter in their diffusion length than the diffusion length of the minority carrier of the other TFT 28 used for a driving circuit existing in a position not affected by incident light are used for the TFT 23. The light leak current of the TFT 23 is thus effectively utilized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プロジェクション・デ
ィスプレイのライトバルブなどに用いられる液晶表示装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device used for a light valve of a projection display.

【0002】[0002]

【従来の技術】近年、液晶表示装置は、軽量かつ低消費
電力であるため、テレビ用ディスプレイやオフィス・オ
ートメーション用ディスプレイなどのように、各種分野
で広く利用されるようになってきている。そして、この
ような液晶表示装置を利用したものとしてプロジェクシ
ョン・ディスプレイがある。
2. Description of the Related Art In recent years, liquid crystal display devices have come to be widely used in various fields such as television displays and office automation displays because of their light weight and low power consumption. A projection display is one that utilizes such a liquid crystal display device.

【0003】ここで、カラー画像を投写するプロジェク
ション・ディスプレイに関しては、「S.Morozumi et.a
l. SID ’86 DIGEST,357(1986) 」に記載されている。
この文献は、赤(R)、緑(G)および青(B)の3色
を合成してカラー画像を投写するプロジェクション・デ
ィスプレイについて説明してあり、映像信号に基づき、
光源からの光を投射光信号に変換する電/光変換部にラ
イトバルブを用い、液晶表示装置が用いられている。こ
の液晶表示装置は色分解光学系と色合成光学系との間に
挿入され、R、G、Bの各色に分解された光源光を、各
色毎に映像信号に対応した投射光に変換する。この場
合、光源は液晶表示装置の各画素毎の画素電極と対向す
る対向電極が形成された基板である対向基板側に設置さ
れ、この対向基板側から光源光を照射する構成となって
いる。
Here, regarding the projection display for projecting a color image, "S. Morozumi et.a.
l. SID '86 DIGEST, 357 (1986) ".
This document describes a projection display that combines three colors of red (R), green (G) and blue (B) to project a color image, and based on a video signal,
A liquid crystal display device is used in which a light valve is used as an electric / optical conversion unit that converts light from a light source into a projection light signal. This liquid crystal display device is inserted between a color separation optical system and a color synthesis optical system, and converts the light source light separated into each color of R, G, and B into projection light corresponding to a video signal for each color. In this case, the light source is installed on the counter substrate side, which is the substrate on which the counter electrode facing the pixel electrode of each pixel of the liquid crystal display device is formed, and the source light is emitted from the counter substrate side.

【0004】液晶表示装置は、周知のように、アレイ基
板として構成される第1の電極基板となるアレイ基板と
対向基板として構成される第2の電極基板となる対向基
板を有し、これらアレイ基板および対向基板間に液晶層
を挟持させたものである。そして、アレイ基板には、複
数本の信号線と走査線とがマトリクス状に配置され、こ
れら信号線と走査線との各交差部分には、透明材料によ
る画素電極がそれぞれ設けられ、これら画素電極は画素
用スイッチング素子として機能する薄膜トランジスタを
それぞれ介して前記信号線および走査線の対応するもの
に接続している。また、対向基板には、画素電極と対向
する対向電極が設けられている。
As is well known, the liquid crystal display device has an array substrate serving as a first electrode substrate configured as an array substrate and a counter substrate serving as a second electrode substrate configured as a counter substrate. A liquid crystal layer is sandwiched between a substrate and a counter substrate. A plurality of signal lines and scanning lines are arranged in a matrix on the array substrate, and pixel electrodes made of a transparent material are respectively provided at the intersections of the signal lines and the scanning lines. Are connected to corresponding ones of the signal lines and the scanning lines via thin film transistors which respectively function as pixel switching elements. In addition, a counter electrode facing the pixel electrode is provided on the counter substrate.

【0005】ここで、対向基板は前述のように光源から
の照射光を受けることとなるので、この対向基板にはブ
ラックマトリクスを形成して、画素スイッチング素子を
構成する薄膜トランジスタへの光源光の入射を阻止し、
この光源光による光リーク電流の発生および、それに伴
う画素電位の変動を抑止している。
Here, since the counter substrate receives the irradiation light from the light source as described above, a black matrix is formed on the counter substrate so that the light source light is incident on the thin film transistors forming the pixel switching elements. Prevent
Generation of a light leak current due to the light from the light source and fluctuation of the pixel potential accompanying it are suppressed.

【0006】しかし、対向基板側にブラックマトリクス
を配置しても、基板裏面や出射側である投射光学系から
の反射があるため、薄膜トランジスタに入射される光を
充分に抑えることができない。すなわち、投射光学系側
からも光が入射するためである。これら反射光強度は入
射光強度に比例するため、反射光による影響は入射光強
度が強いほど顕著となる。また、画素電位の変動は、画
像品質の劣化の原因となるが、この画素電位の変動は、
蓄積容量に対する光リーク電流の大きさで決まるので、
画素容量が小さいほど顕著となる。したがって、高精細
を指向した画素サイズの小さい液晶表示装置では、光リ
ーク電流による画素電位の変動が一層問題となる。
However, even if the black matrix is arranged on the counter substrate side, the light incident on the thin film transistor cannot be sufficiently suppressed because of reflection from the projection optical system on the back surface of the substrate or the emission side. That is, light is also incident from the projection optical system side. Since the reflected light intensity is proportional to the incident light intensity, the influence of the reflected light becomes more remarkable as the incident light intensity increases. Further, the fluctuation of the pixel potential causes deterioration of the image quality, but the fluctuation of the pixel potential is
Since it is determined by the amount of light leakage current with respect to the storage capacitance,
The smaller the pixel capacity, the more remarkable. Therefore, in a liquid crystal display device having a small pixel size for high definition, the fluctuation of the pixel potential due to the light leak current becomes more problematic.

【0007】このような光リーク電流を抑える手法とし
て、たとえば特開昭62−262026号公報に記載の
ように、薄膜トランジスタの活性領域の基板側に遮光層
を設け、薄膜トランジスタへの投射光学系からの光の入
射を抑えることが知られている。しかし、薄膜トランジ
スタの形成には1000℃程度の高温工程が必要となる
ため、薄膜トランジスタの下に作る遮光層の材料として
は1000℃以上の高温工程に耐え得る特性が必要とな
るが、このような材料として適切なものがなく、現実的
ではない。
As a method of suppressing such a light leakage current, for example, as disclosed in Japanese Patent Laid-Open No. 62-262026, a light-shielding layer is provided on the substrate side of the active region of a thin film transistor, and a light projection layer from a projection optical system to the thin film transistor is provided. It is known to suppress the incidence of light. However, since a high temperature process of about 1000 ° C. is required to form a thin film transistor, a material for the light shielding layer formed under the thin film transistor is required to have a property capable of withstanding a high temperature process of 1000 ° C. or higher. As there is no suitable one, it is not realistic.

【0008】ところで、アレイ基板には、前述のように
複数本の信号線と走査線とがマトリクス状に配置され、
これら信号線および走査線の各交差部分には、対応する
画素電極との間を接続する画素用スイッチング素子とし
て薄膜トランジスタが設けられる。この他に、マトリク
ス配線が施された表示部の周縁部には、信号線に画像信
号を、また、走査線に走査信号を、それぞれ所定のタイ
ミングで供給する駆動回路が設けられる。この駆動回路
を薄膜トランジスタによって構成する場合、この駆動回
路用の薄膜トランジスタには、画素用スイッチング素子
としての薄膜トランジスタに比べ高い性能が要求され
る。
By the way, as described above, a plurality of signal lines and scanning lines are arranged in a matrix on the array substrate,
At each intersection of these signal lines and scanning lines, a thin film transistor is provided as a pixel switching element that connects with the corresponding pixel electrode. In addition to this, a driving circuit for supplying an image signal to the signal line and a scanning signal to the scanning line at predetermined timings is provided at the peripheral portion of the display unit provided with the matrix wiring. When this drive circuit is configured by thin film transistors, the thin film transistors for this drive circuit are required to have higher performance than thin film transistors as pixel switching elements.

【0009】このような、特性上の相違から、画素用ス
イッチング素子については、トランジスタの性能が低い
アモルファスシリコン薄膜トランジスタを用いることが
可能となる。この場合、より高い性能が要求される駆動
回路にはアモルファスシリコン薄膜トランジスタを適用
できないため、駆動回路を同時に成形することができ
ず、アレイ基板上には画素用スイッチング素子のみを作
り込み、駆動回路にはより高い性能の外付けのICを用
いることとなる。
Due to such differences in characteristics, it is possible to use an amorphous silicon thin film transistor having a low transistor performance as the pixel switching element. In this case, since the amorphous silicon thin film transistor cannot be applied to the drive circuit that requires higher performance, the drive circuit cannot be molded at the same time, and only the pixel switching element is formed on the array substrate to form the drive circuit. Will use a higher performance external IC.

【0010】しかし、このような外付けのICを駆動回
路として設けることは、製造面からみて多くの工程を要
することとなるので、画素用スイッチング素子を形成す
る際に駆動回路も同時に形成できることが望ましい。
However, since providing such an external IC as a drive circuit requires many steps from the viewpoint of manufacturing, the drive circuit can be formed at the same time when the pixel switching element is formed. desirable.

【0011】このことは、アモルファスシリコンに比べ
てトランジスタ特性の良好な多結晶シリコン薄膜トラン
ジスタを用いることにより可能となるが、この場合は、
駆動回路を構成する薄膜トランジスタに対して、トラン
ジスタ特性を改善するための各種処理を行なっている。
たとえば特開昭58−4180号公報または特開昭64
−45162号公報には、基板上に形成された半導体薄
膜のうち、駆動回路に相当する部分のみにアニールを施
してその移動度を高め、駆動回路として要求される性能
を満足するようにした構成が記載されている。また、特
開平1−194351号公報には、基板上に形成された
半導体薄膜のうち、駆動回路に相当する部分の膜厚を厚
くして、駆動回路を構成する薄膜トランジスタのトラン
ジスタ特性を改善した構成が記載されている。
This can be achieved by using a polycrystalline silicon thin film transistor having better transistor characteristics than amorphous silicon. In this case,
Various types of processing for improving transistor characteristics are performed on thin film transistors included in a driver circuit.
For example, JP-A-58-4180 or JP-A-64-4
Japanese Patent Laid-Open No. 45162/1992 discloses a structure in which only a portion of a semiconductor thin film formed on a substrate corresponding to a drive circuit is annealed to increase its mobility so that performance required as a drive circuit is satisfied. Is listed. Further, in Japanese Patent Application Laid-Open No. 1-194351, a structure is improved in which the transistor characteristics of a thin film transistor forming a drive circuit are improved by increasing the film thickness of a portion corresponding to the drive circuit in a semiconductor thin film formed on a substrate. Is listed.

【0012】これら特開昭58−4180号公報、特開
昭64−45162号公報または特開平1−19435
1号公報の公知例に示されたものは、同一基板上に構成
される薄膜トランジスタに対し、画素スイッチング用ま
たは駆動回路用など、それぞれの使用目的に適応した性
能を持たせる手段ではあるが、光リーク電流の対策とし
ては十分なものではない。
These JP-A-58-4180, JP-A-64-45162 or JP-A-1-194435.
The method disclosed in the known example of Japanese Patent Publication No. 1 is a means for providing thin film transistors formed on the same substrate with performances suitable for respective purposes such as pixel switching or drive circuits. It is not sufficient as a measure against leak current.

【0013】ここで、特開昭58−4180号公報に
は、移動度を小さくして光リーク電流の低減を図ること
が記載されているが、移動度は光リークに対し直接的な
物理量でないため、所望の値に旨く制御することが困難
であり、光リーク低減対策としてあまり有効ではない。
また、特開平1−194351号公報で示された膜厚を
変化させることは光リーク電流を低減させる手段の一つ
として有効ではあるが、膜厚を変化させることに限界が
あり、また、微細な制御が困難である。
[0013] Here, Japanese Patent Application Laid-Open No. 58-4180 discloses that mobility is reduced to reduce light leakage current, but mobility is not a direct physical quantity for light leakage. Therefore, it is difficult to properly control to a desired value, and it is not very effective as a light leak reduction measure.
Further, changing the film thickness disclosed in JP-A-1-194351 is effective as one of means for reducing the light leak current, but there is a limit in changing the film thickness, and it is fine. Control is difficult.

【0014】[0014]

【発明が解決しようとする課題】このように、投射光学
系からの反射光等、外部からの光が入射されることによ
り、画素用スイッチング素子として構成される薄膜トラ
ンジスタに光リーク電流が生じ、画素電位の変動による
画像品質の劣化原因となる問題を有している。
As described above, when light from the outside, such as reflected light from the projection optical system, is incident, a light leak current is generated in the thin film transistor configured as a pixel switching element, and the pixel leaks. There is a problem that causes deterioration of image quality due to fluctuations in potential.

【0015】本発明の目的は、画素用スイッチング素子
として構成される薄膜トランジスタの光リーク電流を有
効に抑止して、画素電位の変動による画像品質の劣化を
防止した液晶表示装置を提供することにある。
An object of the present invention is to provide a liquid crystal display device which effectively suppresses a light leak current of a thin film transistor configured as a pixel switching element and prevents deterioration of image quality due to fluctuations in pixel potential. .

【0016】[0016]

【課題を解決するための手段】本発明の液晶表示装置
は、マトリクス状に配線された複数本の信号線および走
査線、各画素毎に設けられそれぞれ薄膜トランジスタに
よる画素用スイッチング素子を介して前記信号線および
走査線に接続された画素電極、画像信号および走査信号
を前記信号線および走査線の対応するものに供給する薄
膜トランジスタにより構成された駆動回路を有する第1
の電極基板と、この第1の電極基板に間隙を対向し前記
画素電極に対向して配置される対向電極を有する第2の
電極基板と、これら第1の電極基板および第2の電極基
板の間隙に挟持された液晶層とを備え、前記画素用スイ
ッチング素子を構成する薄膜トランジスタとして、少数
キャリアの拡散長が、前記駆動回路を構成する薄膜トラ
ンジスタの少数キャリアの拡散長より短いものを用いた
ものである。
In the liquid crystal display device of the present invention, a plurality of signal lines and scanning lines arranged in a matrix are provided for each pixel, and the signal is provided through a pixel switching element formed of a thin film transistor. A pixel electrode connected to the scan line and the scan line, and a drive circuit configured by a thin film transistor for supplying an image signal and a scan signal to a corresponding one of the signal line and the scan line
Of the first electrode substrate and a second electrode substrate having a counter electrode facing the pixel electrode with a gap facing the first electrode substrate, and the first electrode substrate and the second electrode substrate. A thin film transistor having a liquid crystal layer sandwiched in a gap and used as a thin film transistor forming the pixel switching element, wherein the diffusion length of minority carriers is shorter than the diffusion length of the minority carriers of the thin film transistors forming the drive circuit. is there.

【0017】[0017]

【作用】本発明は、画素用スイッチング素子を構成する
薄膜トランジスタとして、光リーク電流の大きさを決定
する少数キャリアの拡散長が、入射光の影響を受けない
位置にある駆動回路等に用いられる他の薄膜トランジス
タの少数キャリアの拡散長より短いものを用いたので、
画素用スイッチング素子を構成する薄膜トランジスタの
光リーク電流を有効に抑止できる。
The present invention is used as a thin film transistor which constitutes a pixel switching element in a driving circuit or the like in which the diffusion length of minority carriers that determines the magnitude of light leakage current is not affected by incident light. Since a thin film transistor whose length is shorter than the diffusion length of the minority carrier is used,
It is possible to effectively suppress the light leakage current of the thin film transistor that constitutes the pixel switching element.

【0018】[0018]

【実施例】以下、本発明の液晶表示装置の一実施例を図
面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the liquid crystal display device of the present invention will be described below with reference to the drawings.

【0019】まず、原理について説明する。First, the principle will be described.

【0020】光リーク電流は、薄膜トランジスタがオフ
状態の時に、入射光によりドレイン接合近傍で発生した
少数キャリアがドレイン接合を越えて流れることにより
生じる。この現象を、薄膜トランジスタの断面形状を表
す図7を用いて具体的に説明する。
The photo-leakage current is generated when minority carriers generated near the drain junction due to incident light flow over the drain junction when the thin film transistor is in the off state. This phenomenon will be specifically described with reference to FIG. 7 showing the cross-sectional shape of the thin film transistor.

【0021】図7において、11は薄膜トランジスタの活
性層で、この活性層11の図示右側はドレイン領域であ
り、左側はソース領域となっている。そして、この活性
層11の上面にはゲート絶縁膜12が形成されており、この
ゲート絶縁膜12を介してゲート電極13が一体に形成され
ている。また、活性層11のドレイン領域は図示のように
正電位14に接続され、ゲート電極13および活性層11のソ
ース領域はそれぞれアース電位15に接続されている。さ
らに、活性層11のドレイン領域近傍には空乏層16が形成
されている。
In FIG. 7, 11 is an active layer of the thin film transistor, the right side of the active layer 11 in the figure is a drain region, and the left side is a source region. A gate insulating film 12 is formed on the upper surface of the active layer 11, and a gate electrode 13 is integrally formed via the gate insulating film 12. Further, the drain region of the active layer 11 is connected to the positive potential 14 as shown, and the gate electrode 13 and the source region of the active layer 11 are each connected to the ground potential 15. Further, a depletion layer 16 is formed near the drain region of the active layer 11.

【0022】上記構成において、光リーク電流に寄与す
る少数キャリアは、ドレイン接合部の空乏層16内および
この空乏層16の近傍、すなわち、空乏層16から拡散長程
度より内側の図示斜線部分の領域17で発生した少数キャ
リアに限られる。これは、空乏層16外では半導体中に電
位傾斜がないため、少数キャリアは拡散電流として流れ
るが、その際、再結合が起こり、電流が距離に対して指
数関数的に減少するためである。
In the above structure, the minority carriers contributing to the photo-leakage current are in the depletion layer 16 at the drain junction and in the vicinity of the depletion layer 16, that is, in the hatched region inside the depletion layer 16 and about the diffusion length. Limited to minority carriers generated in 17. This is because, since there is no potential gradient in the semiconductor outside the depletion layer 16, the minority carriers flow as a diffusion current, but at that time, recombination occurs and the current decreases exponentially with respect to the distance.

【0023】ここで、空乏層16の幅と拡散長、すなわち
図示斜線部分の領域17の幅とを比べると、通常、空乏層
16の幅は拡散長に比べて充分に小さいので、光リーク電
流の大きさは拡散長によって決まることとなる。したが
って、拡散長が長い程、光リーク電流は大きくなる。
Here, comparing the width of the depletion layer 16 with the diffusion length, that is, the width of the region 17 in the shaded area in the figure
Since the width of 16 is sufficiently smaller than the diffusion length, the magnitude of the light leak current is determined by the diffusion length. Therefore, the longer the diffusion length, the larger the light leak current.

【0024】そして、種々の多結晶シリコン薄膜トラン
ジスタについて、光リーク特性の測定を行なったとこ
ろ、トランジスタの製法等により光リーク特性に大きな
差があることがわかった。この測定結果の一例を図8に
示す。
The light leak characteristics of various polycrystalline silicon thin film transistors were measured, and it was found that there was a large difference in the light leak characteristics depending on the manufacturing method of the transistor. An example of this measurement result is shown in FIG.

【0025】この図8は、LPCVD法によりジシラン
ガスを原料としてアモルファスシリコン膜を堆積し、こ
のアモルファスシリコンを600℃の恒温槽中で固相成
長させることによって得た多結晶シリコン膜を活性相と
する薄膜トランジスタの、Green 光をゲート電極と反対
側から入射させた場合の光照射によるリーク電流の測定
結果を示している。そして、図中実線は水素化処理を行
なっていないサンプル、破線は水素化処理を行なったサ
ンプルの特性の結果をそれぞれ示している。また、この
図8において、横軸には薄膜トランジスタの活性層の膜
厚をとっている。
In FIG. 8, an amorphous silicon film is deposited by a LPCVD method using disilane gas as a raw material, and a polycrystalline silicon film obtained by solid-phase growing this amorphous silicon in a constant temperature bath at 600 ° C. is used as an active phase. The measurement result of the leak current by the light irradiation when the Green light of the thin film transistor is made incident from the side opposite to the gate electrode is shown. And, in the figure, the solid line shows the results of the characteristics of the sample not subjected to the hydrogenation treatment, and the broken line shows the results of the characteristics of the sample subjected to the hydrogenation treatment. Further, in FIG. 8, the horizontal axis represents the film thickness of the active layer of the thin film transistor.

【0026】ここで、光リーク電流の発生場所は、前述
したように、ドレイン接合部の空乏層16とこの空乏層16
の両側の拡散長程度の領域17であるため、縦軸で示す光
リーク電流は、活性層膜厚の増加とともに増加してい
る。ここで、同じ膜厚での実線で示す特性と破線で示す
特性との光リーク電流の差は、膜中での少数キャリアの
拡散長の差に基づく。すなわち、破線で示す特性の膜で
は、前述のように水素化処理を行なっているため、膜中
の局在準位が取除かれ、再結合準位が減るために拡散長
が長くなっており、このため、ドレイン接合部の高電界
領域に到達できる少数キャリアの数が増え、光リーク電
流が増加する。
Here, as described above, the place where the light leakage current is generated is the depletion layer 16 at the drain junction and the depletion layer 16
Since it is the region 17 on both sides of which the diffusion length is approximately the same, the light leakage current indicated by the vertical axis increases as the thickness of the active layer increases. Here, the difference in light leakage current between the characteristic indicated by the solid line and the characteristic indicated by the broken line at the same film thickness is based on the difference in the diffusion length of minority carriers in the film. That is, in the film having the characteristic indicated by the broken line, since the hydrogenation treatment is performed as described above, the localized level in the film is removed and the recombination level is reduced, so that the diffusion length is increased. Therefore, the number of minority carriers that can reach the high electric field region of the drain junction increases, and the light leak current increases.

【0027】したがって、光リーク電流を低減するため
には、実線に示すように拡散長を短くすればよいが、実
線で示す特性のように拡散長を短くした場合は、この拡
散長の短さに伴って薄膜トランジスタの特性劣化が表れ
る。上述の例では、局在準位が増加するので、しきい値
電圧が上昇し、ゲート逆バイアス時のリーク電流が増加
する。しかし、前述のように画素用スイッチング素子を
構成する薄膜トランジスタは、駆動回路を構成する薄膜
トランジスタのように高い性能を要求されない。また、
回路構成や駆動方法等によってかなりの幅が出るが、た
とえば、液晶表示装置をHDTV用のライトバルブとし
た場合、駆動回路を構成する薄膜トランジスタには移動
度100(cm2 /Vsec )程度以上、しきい値電圧±2
V程度の性能が望まれる。これに対し、画素用スイッチ
ング素子を構成する薄膜トランジスタは、上述した駆動
回路用の薄膜トランジスタほどの特性は要求されず、移
動度1〜10(cm2 /Vsec )程度、しきい値電圧±5
V程度でも使用可能である。ただし、画素用スイッチン
グ素子を構成する薄膜トランジスタは、光リーク電流は
充分小さくする必要がある。
Therefore, in order to reduce the light leakage current, the diffusion length may be shortened as shown by the solid line. However, when the diffusion length is shortened as shown by the solid line, this diffusion length is short. As a result, the characteristics of the thin film transistor deteriorate. In the above example, since the localized level increases, the threshold voltage rises and the leak current at the time of reverse biasing the gate increases. However, the thin film transistor forming the pixel switching element as described above is not required to have high performance, unlike the thin film transistor forming the driving circuit. Also,
Although the width varies considerably depending on the circuit configuration and driving method, for example, when the liquid crystal display device is a light valve for HDTV, the thin film transistor forming the driving circuit has a mobility of 100 (cm 2 / Vsec) or more. Threshold voltage ± 2
Performance of about V is desired. On the other hand, the thin film transistor forming the pixel switching element is not required to have the characteristics of the thin film transistor for the drive circuit described above, and has a mobility of about 1 to 10 (cm 2 / Vsec) and a threshold voltage of ± 5.
It can be used even at V level. However, the thin film transistor that constitutes the pixel switching element needs to have a sufficiently small light leak current.

【0028】このように、画素用スイッチング素子を構
成する薄膜トランジスタは、性能上比較的余裕があるの
で、規格内であればある程度のしきい値電圧の上昇は液
晶装置全体の特性に影響を与えることはない。また、ゲ
ート逆バイアス時のリーク電流についても、LDD構造
を用いたドレイン部の電界緩和や、活性層膜厚の薄膜化
により規格内に抑えることが可能となり、液晶装置全体
の特性に影響を与えることはない。
As described above, since the thin film transistor which constitutes the pixel switching element has a relatively large margin in terms of performance, a certain increase in the threshold voltage may affect the characteristics of the entire liquid crystal device within the standard. There is no. Also, the leak current at the time of reverse bias of the gate can be suppressed within the standard by relaxing the electric field in the drain portion using the LDD structure and reducing the thickness of the active layer, which affects the characteristics of the entire liquid crystal device. There is no such thing.

【0029】これらの特性をまとめると次のようにな
る。
The characteristics are summarized as follows.

【0030】(1)光リーク電流は、サイズ、膜厚等が
同一構造の薄膜トランジスタでは少数キャリアの拡散長
で決まる。
(1) The light leak current is determined by the diffusion length of minority carriers in a thin film transistor having the same structure such as size and film thickness.

【0031】(2)この少数キャリアの拡散長を短くす
ると光リーク電流は小さくなるがトランジスタ特性が若
干悪くなる。
(2) When the diffusion length of the minority carriers is shortened, the light leak current is reduced but the transistor characteristics are slightly deteriorated.

【0032】(3)光リーク電流が問題となる画素部の
薄膜トランジスタは、駆動回路を構成する薄膜トランジ
スタに比べて必要とされる性能が低い。
(3) The required performance of the thin film transistor in the pixel portion, which causes a problem of light leakage current, is lower than that of the thin film transistor forming the driving circuit.

【0033】これら(1)〜(3)のことから、画素部
の薄膜トランジスタについては、(1)により光リーク
電流を低減させることができ、その結果、(2)の影響
が出ても要求される性能を満足することができる。
From these (1) to (3), the thin film transistor in the pixel portion can reduce the light leak current by (1), and as a result, even if the influence of (2) appears, it is required. The performance can be satisfied.

【0034】そこで、画素用スイッチング素子を構成す
る薄膜トランジスタの拡散長を、駆動回路用など、他の
薄膜トランジスタの拡散長よりも小さくすることによ
り、液晶表示装置の他の特性には影響を与えることな
く、画素用スイッチング素子の光リーク電流を小さくし
ている。すなわち、キャリア拡散長は光リークに対して
直接の物理量であるため所望の値に制御することが容易
であり、また、膜厚を変化させる場合に比べても制御範
囲が広く微細な制御が可能であり、入射光に対する光リ
ーク電流を確実に低減させることができる。その結果、
光リーク電流による画素電位の変動に基づく画像品質の
劣化を防ぎ、良好な画像品質を得ることができる。
Therefore, by making the diffusion length of the thin film transistor constituting the pixel switching element smaller than the diffusion length of other thin film transistors for the drive circuit or the like, the other characteristics of the liquid crystal display device are not affected. The light leakage current of the pixel switching element is reduced. That is, the carrier diffusion length is a direct physical quantity for light leakage, so it is easy to control to a desired value, and the control range is wider and finer control is possible than when changing the film thickness. Therefore, the light leak current with respect to the incident light can be surely reduced. as a result,
It is possible to prevent the deterioration of the image quality due to the fluctuation of the pixel potential due to the light leak current, and to obtain the good image quality.

【0035】以下、このような特性を有する液晶表示装
置を説明する。
A liquid crystal display device having such characteristics will be described below.

【0036】まず、液晶表示装置の等価回路を図2によ
り説明する。
First, an equivalent circuit of the liquid crystal display device will be described with reference to FIG.

【0037】この図2において、表示パネル内の1つの
画素は、液晶セル21、蓄積容量22、画素用スイッチング
素子としての薄膜トランジスタ23により構成される。な
お、液晶セルは21はアレイ基板に設けられた画素電極お
よび対向基板に設けられた対向電極と、これらアレイ基
板および対向基板の間に挟持される液晶層とからなる。
In FIG. 2, one pixel in the display panel is composed of a liquid crystal cell 21, a storage capacitor 22, and a thin film transistor 23 as a pixel switching element. The liquid crystal cell 21 is composed of a pixel electrode provided on the array substrate, a counter electrode provided on the counter substrate, and a liquid crystal layer sandwiched between the array substrate and the counter substrate.

【0038】そして、薄膜トランジスタ23は、アレイ基
板上に構成されており、このアレイ基板上においてマト
リクス配線を構成する信号線24および走査線25の対応す
るものにそれぞれ接続されている。また、マトリクス配
線を駆動する駆動回路26は、走査線25に接続されたY方
向シフトレジスタとしての薄膜トランジスタ27と、信号
線24に画像信号用スイッチング素子としての薄膜トラン
ジスタ28を介して接続するX方向シフトレジスタとして
の薄膜トランジスタ29とで構成される。さらに、薄膜ト
ランジスタ28は、薄膜トランジスタ29のシフト信号によ
り、画像信号30を対応する信号線24に送出する。なお、
これら薄膜トランジスタ27および薄膜トランジスタ29な
どによる画像表示動作は従来と同様であり、説明は省略
する。
The thin film transistor 23 is formed on the array substrate and is connected to the signal lines 24 and the scanning lines 25 corresponding to the matrix wiring on the array substrate, respectively. The drive circuit 26 for driving the matrix wiring is a thin film transistor 27 as a Y direction shift register connected to the scanning line 25, and an X direction shift connected to the signal line 24 via a thin film transistor 28 as a switching element for image signals. It is composed of a thin film transistor 29 as a register. Further, the thin film transistor 28 sends the image signal 30 to the corresponding signal line 24 by the shift signal of the thin film transistor 29. In addition,
The image display operation by the thin film transistor 27, the thin film transistor 29 and the like is the same as the conventional one, and the description thereof will be omitted.

【0039】また、このうち、薄膜トランジスタ23は、
他の駆動回路26用としての薄膜トランジスタ27,28,29
に比べて拡散長が短くなるように構成する。
Of these, the thin film transistor 23 is
Thin film transistors 27, 28, 29 for other drive circuits 26
It is configured so that the diffusion length is shorter than that of.

【0040】次に、上記薄膜トランジスタの断面構造を
図1により説明する。
Next, the sectional structure of the thin film transistor will be described with reference to FIG.

【0041】なお、図1(a)は駆動回路用の薄膜トラ
ンジスタ28を示し、図1(b)は薄膜トランジスタ23を
示している。また、これら薄膜トランジスタ28および薄
膜トランジスタ23の構造は基本的に同一であり、各部に
は共通の符号を付して説明する。
Incidentally, FIG. 1A shows a thin film transistor 28 for a driving circuit, and FIG. 1B shows a thin film transistor 23. Further, the structures of the thin film transistor 28 and the thin film transistor 23 are basically the same, and the same reference numerals are given to the respective parts for description.

【0042】まず、32は多結晶シリコン膜による活性層
で、この活性層32は石英基板33上に形成され、この石英
基板33の上面にはゲート絶縁膜34を介してゲート電極35
が形成されている。さらに、これらの上面には層間絶縁
膜36が形成されており、活性層32のソース/ドレイン領
域は、層間絶縁膜36およびゲート絶縁膜34に図示のよう
にコンタクトホールを設け、この中に金属膜37を堆積す
ることにより、外部との接続が可能となる。なお、薄膜
トランジスタ23については、活性層32のソース/ドレイ
ン領域の一方が、画素電極である透明導電膜38に接続し
ている。
First, 32 is an active layer made of a polycrystalline silicon film, and this active layer 32 is formed on a quartz substrate 33, and a gate electrode 35 is formed on the upper surface of the quartz substrate 33 via a gate insulating film 34.
Are formed. Further, an interlayer insulating film 36 is formed on the upper surfaces of these, and in the source / drain regions of the active layer 32, contact holes are provided in the interlayer insulating film 36 and the gate insulating film 34 as shown in the figure, and metal is formed in the contact holes. By depositing the film 37, external connection is possible. Regarding the thin film transistor 23, one of the source / drain regions of the active layer 32 is connected to the transparent conductive film 38 which is a pixel electrode.

【0043】以下、上記構成による薄膜トランジスタの
拡散長を短くする方法について説明する。
A method of reducing the diffusion length of the thin film transistor having the above structure will be described below.

【0044】まず、第1の方法として、前述したよう
に、薄膜トランジスタの性能を向上させるべく水素化処
理を行なう場合、薄膜トランジスタ23のみ、選択的に水
素化処理を行なわないようにする。
As a first method, as described above, when the hydrogenation process is performed to improve the performance of the thin film transistor, only the thin film transistor 23 is not selectively subjected to the hydrogenation process.

【0045】ここで、水素化処理は、プラズマCVD装
置等のチャンバー内に水素を導入し、高周波を印加して
プラズマをたてることによって行なう。この場合、薄膜
トランジスタを含む基板表面を、たとえばシリコン窒化
膜等のように膜中における水素の拡散係数の小さいもの
で覆っておけば、この覆われた部分での水素化処理は行
なわれない。そこで、水素化処理に先立って、各薄膜ト
ランジスタが形成された基板全面にシリコン窒化膜を堆
積させ、その後、フォトリソグラフィにより、水素化処
理を行なわない画素用スイッチング素子部分のみに、シ
リコン窒化膜を残す。そして、この状態で基板全体を水
素化処理することにより、画素用スイッチング素子を除
いた部分的な水素化処理が行なわれる。
Here, the hydrogenation treatment is performed by introducing hydrogen into a chamber of a plasma CVD apparatus or the like and applying a high frequency to generate plasma. In this case, if the surface of the substrate including the thin film transistor is covered with, for example, a silicon nitride film having a small hydrogen diffusion coefficient in the film, the hydrogenation process is not performed on the covered portion. Therefore, prior to the hydrogenation treatment, a silicon nitride film is deposited on the entire surface of the substrate on which each thin film transistor is formed, and thereafter, the silicon nitride film is left only on the pixel switching element portion not subjected to the hydrogenation treatment by photolithography. . Then, in this state, the entire substrate is hydrogenated, so that a partial hydrogenation is performed except for the pixel switching elements.

【0046】図3は水素化工程を示しており、図3
(b)で示す薄膜トランジスタ23上をシリコン窒化膜40
で覆っている。この状態において前述のように水素41を
導入し、高周波を印加してプラズマを立てることによっ
て水素化処理を行なう。また、水素は窒化膜40中での拡
散が小さいため、水素化の時間を調整することにより、
図3(a)で示す駆動回路用の薄膜トランジスタ28では
水素化処理が行なわれ、図3(b)で示す薄膜トランジ
スタ23では水素化処理が行なわれない。
FIG. 3 shows the hydrogenation process.
A silicon nitride film 40 is formed on the thin film transistor 23 shown in FIG.
Covered with. In this state, hydrogen 41 is introduced as described above, a high frequency is applied, and plasma is generated to perform hydrogenation treatment. Further, since hydrogen diffuses little in the nitride film 40, by adjusting the hydrogenation time,
The thin film transistor 28 for the drive circuit shown in FIG. 3A is subjected to hydrogenation treatment, and the thin film transistor 23 shown in FIG. 3B is not subjected to hydrogenation treatment.

【0047】ここで、水素化が行なわれなかった部分の
薄膜トランジスタ23は、局在準位が多く存在し、この局
在準位が再結合準位として働くため、拡散長は短くな
り、光リーク電流は少なくなる。なお、NMOSおよび
PMOSの光リーク電流を比べると、PMOSの方がN
MOSの1/2〜1/3程度であり、PMOSを用いる
方が光リーク電流を抑えるには若干有利となる。
Here, the thin film transistor 23 in the portion where hydrogenation is not performed has many localized levels, and these localized levels act as recombination levels, so that the diffusion length becomes short and the light leakage is reduced. The current is low. In addition, comparing the optical leakage currents of the NMOS and the PMOS, the PMOS has the N
It is about ½ to ⅓ of that of the MOS, and the use of the PMOS is slightly advantageous for suppressing the light leak current.

【0048】次に、拡散長を短くするための第2の方法
を説明する。この方法は、拡散長を短くしようとする薄
膜トランジスタの活性層の結晶性を悪くする、具体的に
は、結晶粒径を小さくする方法である。これは、固相成
長前に、膜中に固相成長を阻害するものを入れることで
実現できる。この固相成長を阻害するものとしては、酸
素や水素あるいは希ガス元素が知られている。
Next, a second method for shortening the diffusion length will be described. This method is a method of deteriorating the crystallinity of the active layer of the thin film transistor, which is intended to shorten the diffusion length, specifically, a method of reducing the crystal grain size. This can be achieved by putting a substance that inhibits solid phase growth in the film before solid phase growth. Oxygen, hydrogen, or a rare gas element is known as a material that inhibits this solid-phase growth.

【0049】図4は、第2の方法である固相成長前のイ
オン注入工程を示している。図4において、石英基板33
上の全面に、図3で示した活性層32となる多結晶シリコ
ン膜32a を堆積させる。この後、全面にフォトレジスト
42を塗り、フォトマスクを用いて図4(a)で示すよう
に、駆動回路用の薄膜トランジスタ28の活性層となる部
分にはフォトレジスト42を残し、図4(b)で示す薄膜
トランジスタ23の活性層となる部分のみフォトレジスト
42を除去する。この状態で、図示のごとく基板上方から
酸素43をイオン打込み法により注入し、この注入完了後
レジストを剥離し、固相成長を行なう。
FIG. 4 shows an ion implantation step before solid phase growth which is the second method. In FIG. 4, the quartz substrate 33
A polycrystalline silicon film 32a to be the active layer 32 shown in FIG. 3 is deposited on the entire upper surface. After this, apply photoresist to the entire surface
As shown in FIG. 4A, 42 is applied, and a photoresist 42 is left in a portion which becomes an active layer of the thin film transistor 28 for the driving circuit as shown in FIG. 4A, and the thin film transistor 23 shown in FIG. Photoresist only on layer
Remove 42. In this state, oxygen 43 is injected by ion implantation from above the substrate as shown in the figure, and after this injection is completed, the resist is peeled off and solid phase growth is performed.

【0050】ここで、酸素注入の場合、ドーズ量を10
18〜1020(cm-3)程度とすることにより、固相成長時
の結晶粒径を小さくすることができる。
In the case of oxygen implantation, the dose amount is 10
By setting it to about 18 to 10 20 (cm −3 ), the crystal grain size during solid phase growth can be reduced.

【0051】上述したイオン打込みにより固相成長が阻
害され、結晶粒径が小さくなった部分に形成された薄膜
トランジスタは、活性層の結晶粒径が小さいため、単位
体積当りに粒界の占める体積が大きくなる。結晶粒界で
は局在準位密度が高いので、この部分に形成された薄膜
トランジスタは拡散長が短くなり、光リーク電流は小さ
くなる。
In the thin film transistor formed in the portion where the crystal grain size is reduced due to the solid-phase growth hindered by the above-mentioned ion implantation, since the crystal grain size of the active layer is small, the volume occupied by the grain boundaries per unit volume is small. growing. Since the localized level density is high at the crystal grain boundaries, the thin film transistor formed in this portion has a short diffusion length and a small light leak current.

【0052】次に、上述した第2の方法の他の実施例を
図5により説明する。まず、図5(a)で示す駆動回路
用の薄膜トランジスタ28の活性層32となる部分について
は、図4と全く同じで、酸素43が打込まれないようにフ
ォトレジスト42によって全面を覆っている。これに対
し、図5(b)で示す薄膜トランジスタ23の活性層32に
なる部分については、レジストを取除く際に、図5
(b)のように活性層となる部分全面から取除くのでは
なく、薄膜トランジスタ23の活性層32におけるソース/
ドレインとチャネルとの接合部になる部分に、レジスト
42a ,42b を残すようにする。これ以降は、図4の場合
と同じで、基板上方から酸素43をイオン打込み法により
注入し、この注入完了後レジストを剥離し、固相成長を
行なう。
Next, another embodiment of the above-mentioned second method will be described with reference to FIG. First, the portion which becomes the active layer 32 of the thin film transistor 28 for the drive circuit shown in FIG. 5A is exactly the same as in FIG. 4, and the entire surface is covered with the photoresist 42 so that oxygen 43 is not implanted. . On the other hand, the portion which becomes the active layer 32 of the thin film transistor 23 shown in FIG.
Instead of removing from the entire surface that becomes the active layer as in (b), the source / source in the active layer 32 of the thin film transistor 23 is not removed.
Resist on the part that becomes the junction between the drain and the channel.
Leave 42a and 42b. After that, as in the case of FIG. 4, oxygen 43 is implanted from above the substrate by an ion implantation method, and after this implantation is completed, the resist is peeled off and solid phase growth is performed.

【0053】このようにすると、レジスト42a ,42b で
覆われたドレイン接合部は結晶粒径が他の部分に比べて
大きくなり、局在準位密度を下げることとなる。この局
在準位は、強電界が印加されるドレイン接合部では暗時
のリーク電流を生じる発生源となるが、上述のようにこ
の部分の結晶粒径を大きくして局在準位密度を低く抑え
たことにより、暗時のリーク電流が増加することはな
い。また、他の部分は結晶粒径が小さいため拡散長が短
くなるので、光リーク電流は図3の場合と同様に小さく
なる。
In this way, the grain size of the drain junction covered with the resists 42a and 42b becomes larger than that of the other portions, and the localized level density is lowered. This localized level is a source of generation of a leak current in the dark at a drain junction portion to which a strong electric field is applied. As described above, the crystal grain size of this portion is increased to increase the localized level density. By keeping it low, the leak current in the dark does not increase. Further, since the crystal grain size is small in the other portions, the diffusion length is shortened, so that the light leak current is reduced as in the case of FIG.

【0054】さらに、第2の方法の他の実施例を説明す
る。上記実施例ではいずれも活性相の結晶粒径を小さく
するために、固相成長前に、膜中に固相成長を阻害する
酸素や水素或いは希ガス元素を注入しているが、この実
施例は、結晶化している活性層にシリコンを打込むこと
により、微結晶あるいはアモルファス化するものであ
る。このようにしても、活性層の結晶粒径を小さくでき
るので、拡散長が短くなり、光リーク電流は小さくな
る。
Further, another embodiment of the second method will be described. In any of the above examples, in order to reduce the crystal grain size of the active phase, oxygen, hydrogen, or a rare gas element that inhibits solid phase growth is injected into the film before solid phase growth. Is a material that becomes microcrystalline or amorphous by implanting silicon into the crystallized active layer. Even in this case, the crystal grain size of the active layer can be made small, so that the diffusion length becomes short and the light leak current becomes small.

【0055】次に、拡散長を短くするための第3の方法
を説明する。この方法は、拡散長を短くすべき薄膜トラ
ンジスタ23の活性層32に、再結合中心となる元素を入れ
る方法である。ここで、再結合の確率は、エネルギー準
位がバンドの中心に近付くにつれて急速に大きくなるた
め、再結合中心としてはシリコン中でバンド中心付近に
エネルギー準位を形成する元素が都合がよい。このよう
な元素としては、金、鉄等の重金属が適している。
Next, a third method for shortening the diffusion length will be described. This method is a method in which an element serving as a recombination center is put in the active layer 32 of the thin film transistor 23 whose diffusion length should be shortened. Here, since the probability of recombination rapidly increases as the energy level approaches the center of the band, an element that forms an energy level near the band center in silicon is convenient as the recombination center. Heavy metals such as gold and iron are suitable as such elements.

【0056】また、このような元素を活性層に導入する
方法としては、導入位置や導入量のコントロールが容易
なイオン打込み法を用いる。このイオン打込みは、第2
の方法と同様に固相成長前に行なう方法と、ソース/ド
レインに不純物を注入する際に行なう方法とがある。固
相成長前に行なう方法は、第2の方法と同様のレジスト
マスクを形成して、薄膜トランジスタ23の活性層32とな
る部分にのみ、イオン打込み法によって再結合中心を形
成する重金属を導入すればよい。
Further, as a method for introducing such an element into the active layer, an ion implantation method is used which can easily control the introduction position and the introduction amount. This ion implantation is the second
Similar to the above method, there are a method performed before solid phase growth and a method performed when implanting impurities into the source / drain. The method performed before solid phase growth is to form a resist mask similar to the second method, and to introduce a heavy metal forming a recombination center into the active layer 32 of the thin film transistor 23 by ion implantation. Good.

【0057】一方、ソース/ドレインに不純物を注入す
る際に行なう方法は、図6で示すようにして行なう。こ
こで、ソース/ドレインへの不純物の注入は、ゲート電
極35をマスクとして用いることにより行なうが、再結合
中心となる重金属44についてもゲート電極35をマスクと
してイオン打込みを行なう。したがって、重金属44を導
入する必要のない駆動回路用の薄膜トランジスタ28部分
については、ソース/ドレインへの不純物の注入後、レ
ジストマスク45により上面を覆い、活性層32に再結合中
心ができるのを防いでいる。
On the other hand, the method for implanting impurities into the source / drain is as shown in FIG. Here, the impurity is implanted into the source / drain by using the gate electrode 35 as a mask, but the heavy metal 44 serving as the recombination center is also ion-implanted by using the gate electrode 35 as a mask. Therefore, with respect to the thin film transistor 28 portion for the drive circuit which does not require the introduction of the heavy metal 44, the upper surface is covered with the resist mask 45 after the impurity is injected into the source / drain to prevent the recombination center from being formed in the active layer 32. I'm out.

【0058】通常、ソース/ドレインのイオン打込み後
に、不純物を電気的に活性化させるべく高温処理の工程
が入る。この際、再結合中心を形成する重金属元素も同
時に高温処理されるが、この重金属元素の熱拡散距離
は、ソース/ドレイン不純物の熱拡散距離よりも小さい
ため、ソース/ドレイン不純物の熱拡散距離によって決
まるソース/ドレイン接合部にまで重金属元素が達する
ことはない。このため、ソース/ドレイン接合部の局在
準位密度を低くすることができ、暗時のリーク電流は増
加せず、しかも他の部分は拡散長が短いため光リーク電
流は有効に抑止することができる。
Usually, after the source / drain ion implantation, a high temperature treatment step is performed to electrically activate the impurities. At this time, the heavy metal element forming the recombination center is also subjected to high temperature treatment at the same time. However, since the thermal diffusion distance of this heavy metal element is smaller than the thermal diffusion distance of the source / drain impurities, it depends on the thermal diffusion distance of the source / drain impurities. The heavy metal element does not reach the determined source / drain junction. Therefore, the localized level density of the source / drain junction can be lowered, the leak current in the dark does not increase, and the diffusion length of other portions is short, so that the light leak current can be effectively suppressed. You can

【0059】上述した各方法により、多数の薄膜トラン
ジスタの中の任意の薄膜トランジスタの少数キャリアの
拡散長を短くすることができるので、共通のアレイ基板
上に、高性能の薄膜トランジスタによる駆動回路部と、
光リーク電流の少ない薄膜トランジスタによる画素用ス
イッチング素子とを一体に形成することが可能となる。
このため、外付ICによる駆動回路を用いたものに比
べ、製造工程上大幅に有利となる。また、画素用スイッ
チング素子は光リーク電流が少ないので高い表示品質が
得られ、さらに駆動回路は高い駆動性能を維持できる。
By each of the above-mentioned methods, the diffusion length of the minority carriers of any thin film transistor among a large number of thin film transistors can be shortened, so that a driving circuit section of high performance thin film transistors and a high performance thin film transistor can be formed on a common array substrate.
It is possible to integrally form a pixel switching element including a thin film transistor having a small light leak current.
For this reason, it is significantly advantageous in the manufacturing process as compared with the one using the drive circuit by the external IC. Further, since the pixel switching element has a small light leak current, high display quality can be obtained, and the driving circuit can maintain high driving performance.

【0060】[0060]

【発明の効果】本発明の液晶表示装置によれば、画素用
スイッチング素子を構成する薄膜トランジスタとして、
光リーク電流の大きさを決定する少数キャリアの拡散長
が、入射光の影響を受けない位置にある駆動回路等に用
いられる他の薄膜トランジスタの少数キャリアの拡散長
より短いものを用いたため、画素用スイッチング素子の
光リーク電流およびこの光リーク電流に起因する画素電
位の変動を有効に抑止できるので、この画素電位の変動
に基づく画像品質の劣化を防止した、高画像品質で高性
能の液晶表示装置を得ることができる。
According to the liquid crystal display device of the present invention, as a thin film transistor which constitutes a pixel switching element,
The minority carrier diffusion length, which determines the magnitude of light leakage current, is shorter than the minority carrier diffusion length of other thin film transistors used in drive circuits, etc. that are not affected by incident light. Since the light leak current of the switching element and the fluctuation of the pixel potential due to the light leak current can be effectively suppressed, the deterioration of the image quality due to the fluctuation of the pixel potential is prevented, and the liquid crystal display device of high image quality and high performance is provided. Can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示装置の一実施例に用いる薄膜
トランジスタを示す断面図である。 (a)は拡散長が短くない部分 (b)は拡散長が短い部分
FIG. 1 is a cross-sectional view showing a thin film transistor used in an embodiment of a liquid crystal display device of the present invention. (A) is a part where the diffusion length is not short (b) is a part where the diffusion length is short

【図2】同上液晶表示装置の等価回路図である。FIG. 2 is an equivalent circuit diagram of the above liquid crystal display device.

【図3】同上薄膜トランジスタの少数キャリアの拡散長
を短くするための第1の方法を示す説明図である。 (a)は拡散長を短くしない場合 (b)は拡散長を短くする場合
FIG. 3 is an explanatory diagram showing a first method for shortening the diffusion length of minority carriers in the same thin film transistor. (A) When the diffusion length is not shortened (b) When the diffusion length is shortened

【図4】同上薄膜トランジスタの少数キャリアの拡散長
を短くするための第2の方法を示す説明図である。 (a)は拡散長を短くしない場合 (b)は拡散長を短くする場合
FIG. 4 is an explanatory diagram showing a second method for shortening the diffusion length of minority carriers in the same thin film transistor. (A) When the diffusion length is not shortened (b) When the diffusion length is shortened

【図5】同上薄膜トランジスタの少数キャリアの拡散長
を短くするための他の第2の方法を示す説明図である。 (a)は拡散長を短くしない場合 (b)は拡散長を短くする場合
FIG. 5 is an explanatory view showing another second method for shortening the diffusion length of minority carriers of the same thin film transistor. (A) When the diffusion length is not shortened (b) When the diffusion length is shortened

【図6】同上薄膜トランジスタの少数キャリアの拡散長
を短くするための第3の方法を示す説明図である。 (a)は拡散長を短くしない場合 (b)は拡散長を短くする場合
FIG. 6 is an explanatory diagram showing a third method for reducing the diffusion length of minority carriers in the same thin film transistor. (A) When the diffusion length is not shortened (b) When the diffusion length is shortened

【図7】薄膜トランジスタにおける光リーク電流の発生
機構の説明図である。
FIG. 7 is an explanatory diagram of a mechanism of light leakage current generation in a thin film transistor.

【図8】薄膜トランジスタの光リーク電流の測定結果
を、水素化処理有りの場合と無しの場合についてそれぞ
れ示す図である。
FIG. 8 is a diagram showing measurement results of a light leak current of a thin film transistor, with and without hydrogenation treatment.

【符号の説明】[Explanation of symbols]

23 画素用スイッチング素子としての薄膜トランジス
タ 24 信号線 25 走査線 26 駆動回路 38 画素電極としての透明導電膜
23 Thin film transistor as switching element for pixel 24 Signal line 25 Scan line 26 Drive circuit 38 Transparent conductive film as pixel electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配線された複数本の信号
線および走査線、各画素毎に設けられそれぞれ薄膜トラ
ンジスタによる画素用スイッチング素子を介して前記信
号線および走査線に接続された画素電極、画像信号およ
び走査信号を前記信号線および走査線の対応するものに
供給する薄膜トランジスタにより構成された駆動回路を
有する第1の電極基板と、この第1の電極基板に間隙を
対向し前記画素電極に対向して配置される対向電極を有
する第2の電極基板と、これら第1の電極基板および第
2の電極基板の間隙に挟持された液晶層とを備え、 前記画素用スイッチング素子を構成する薄膜トランジス
タとして、少数キャリアの拡散長が、前記駆動回路を構
成する薄膜トランジスタの少数キャリアの拡散長より短
いものを用いたことを特徴とする液晶表示装置。
1. A plurality of signal lines and scanning lines arranged in a matrix, pixel electrodes provided for each pixel and connected to the signal lines and scanning lines via pixel switching elements each formed of a thin film transistor, and an image. A first electrode substrate having a driving circuit configured by a thin film transistor for supplying a signal and a scanning signal to corresponding ones of the signal line and the scanning line, and a gap facing the first electrode substrate and facing the pixel electrode A thin film transistor which comprises a second electrode substrate having counter electrodes arranged in parallel and a liquid crystal layer sandwiched between the first electrode substrate and the second electrode substrate, and which constitutes the pixel switching element. , That the diffusion length of the minority carrier is shorter than the diffusion length of the minority carrier of the thin film transistor that constitutes the driving circuit. A liquid crystal display device according to symptoms.
JP5157697A 1993-06-28 1993-06-28 Liquid crystal display device Pending JPH0713190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5157697A JPH0713190A (en) 1993-06-28 1993-06-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5157697A JPH0713190A (en) 1993-06-28 1993-06-28 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0713190A true JPH0713190A (en) 1995-01-17

Family

ID=15655411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5157697A Pending JPH0713190A (en) 1993-06-28 1993-06-28 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0713190A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400424B1 (en) 1998-06-30 2002-06-04 Hyundai Display Technology Inc. Thin film transistor-liquid crystal display having enhanced storage capacitance and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400424B1 (en) 1998-06-30 2002-06-04 Hyundai Display Technology Inc. Thin film transistor-liquid crystal display having enhanced storage capacitance and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US5949107A (en) Semiconductor device and method of fabricating same
US6603453B2 (en) Semiconductor device and method for manufacturing the same
KR100588597B1 (en) A display device
US6677609B2 (en) Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
KR100481397B1 (en) Thin-film transistor, method for fabricating the same, and liquid crystal display device
US7612378B2 (en) Semiconductor device with multiple impurity regions and image display apparatus
US6288412B1 (en) Thin film transistors for display devices having two polysilicon active layers of different thicknesses
US5903014A (en) Semiconductor device for driving a substrate of an electro-optical device
EP0661582B1 (en) Liquid crystal display
US5783843A (en) Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
US20050253195A1 (en) Semiconductor device and image display device
US7755709B2 (en) Liquid crystal display device having dummy contact holes and fabrication method thereof
US8009241B2 (en) LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device
JP3302187B2 (en) Thin film transistor, semiconductor device using the same, liquid crystal display device
JPH0982969A (en) Thin-film transistor and liquid-crystal display
JP3319975B2 (en) Semiconductor element and liquid crystal display device using the same
US7704890B2 (en) Method for fabricating thin film transistor and pixel structure
JP2898509B2 (en) Active matrix substrate and manufacturing method thereof
JPH0713190A (en) Liquid crystal display device
JP2668317B2 (en) Active matrix panel
JPH0864830A (en) Active matrix substrate and method of fabrication thereof
JP2568990B2 (en) Liquid crystal display device and method of manufacturing the same
KR100286364B1 (en) Method for manufacturing liquid crystal display
KR100267386B1 (en) Electro optical device
JPH1093094A (en) Thin-film transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees