JPH07131790A

JPH07131790A - 動きベクトル検出装置

Info

Publication number: JPH07131790A
Application number: JP27044393A
Authority: JP
Inventors: Eiji Iwata; 英次岩田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-10-28
Filing date: 1993-10-28
Publication date: 1995-05-19

Abstract

(57)【要約】【構成】全画素精度で参照ブロックの画素値と候補ブ
ロックの画素値の差分絶対値和を求める全画素精度差分
絶対値和演算回路２００の後段に、差分絶対値和を格納
するメモリ２０１と、差分絶対値和の大小を比較する比
較器２０３と、比較器２０３の比較出力に基づいてメモ
リ２０１に対して全画素精度の差分絶対値和の最小値及
びその周辺の差分絶対値和を選択的に格納させるメモリ
制御回路２０４と、メモリ２０１に選択的に格納された
全画素精度の差分絶対値和の最小値及びその周辺の差分
絶対値和に基づいて疑似的に半画素精度の差分絶対値和
の最小値を求める半画素精度演算器２０２とを備える。【効果】簡易型アルゴリズムに基づく半画素精度の動
きベクトルの検出ができると共に、メモリの節約及びハ
ードウェア量の削減が可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル画像処理に
おける画像圧縮符号化等に用いられる画像の動きベクト
ル検出を行う動きベクトル検出装置に関するものであ
る。

【０００２】

【従来の技術】従来より、ディジタル画像処理の画像圧
縮符号化等に用いられる動きベクトル検出処理において
一般に実用化されている方式としては、いわゆるブロッ
クマッチング法と勾配法がある。

【０００３】以下、ブロックマッチング法について説明
する。当該ブロックマッチング法は、画像圧縮符号化の
動き補償予測に広く用いられている。

【０００４】先ず、画像フレーム（或いはフィールド）
を細いブロックに分割する。この時のブロックサイズと
しては、一般に８×８画素や１６×１６画素のサイズが
用いられる。ここで、動きベクトル検出処理とは、基本
的には、現フレームの対象ブロック（参照ブロックと呼
ぶ）が、前フレームのどの領域から移動してきたかを検
出する処理である。すなわち、具体的に言うと、動きベ
クトル検出処理は、例えば図６に示すように、現フレー
ムＦｐの参照ブロックＢｐに最も良く似たブロックを前
フレームＦｂの探索範囲Ｅ内の候補ブロックＢｂの集合
より検出し、当該検出された候補ブロックＢｂと参照ブ
ロックＢｐ間の位置のずれ（移動の方向と大きさ）を動
きベクトルとして検出する処理である。

【０００５】ここで、上記動きベクトル検出処理におけ
る上記参照ブロックＢｐに最も良く似た候補ブロックＢ
ｂの判定は、以下のように行われる。すなわち、先ず第
１の判定操作として、ある候補ブロックＢｂの各画素値
について、参照ブロックＢｐの対応する画素値との差分
をとり、その差によって示される評価値、例えば絶対値
和或いは二乗和（自乗和）を求める。

【０００６】次に、第２の判定操作として、上記第１の
判定操作を探索範囲Ｅ内の全ての候補ブロックＢｂにつ
いて行い、それぞれ求めた各差分絶対値和（或いは差分
二乗和）のうちから最小のものを求める。この最小の差
分絶対値和（或いは差分二乗和）を与える候補ブロック
Ｂｂを、参照ブロックＢｐに最も良く似たブロックとす
る。

【０００７】具体的に言うと、参照ブロックＢｐのブロ
ックサイズをＭ×Ｎ画素とし、探索範囲Ｅ内の候補ブロ
ックＢｂの数をＫ×Ｌ個とした場合、上記動きベクトル
検出処理は、以下の数式(1) と、次の数式(2) で表せ
る。なお、上記数式(1) には、差分二乗和でなく、差分
絶対値和Ｄ_i,jを求める式を示している。また、数式
(1) の式中のｒは現フレームＦｐの参照ブロックＢｐの
画素値を表し、数式(1) の式中のｃは前フレームＦｂの
画素値を表している。さらに、数式(2) の式中（ｘ，
ｙ）は、最小となる差分絶対値和（ｍｉｎＤ_i,j）を与
えるときの（ｉ，ｊ）を意味する。この数式(2) におけ
る（ｘ，ｙ）が動きベクトルＭＶ_x,yとなる。

【０００８】

【数１】

【０００９】ＭＶ_x,y＝ｍｉｎＤ_i,j ・・・・(2)

【００１０】このようなことから、参照ブロックＢｐの
ブロックサイズが４×４画素で探索範囲Ｅ内の候補ブロ
ックＢｂの数が７×７個の例を示す図６において、差分
絶対値和Ｄ_5,3 が最小になっているとすると、この
（５，３）が動きベクトルＭＶとなる。

【００１１】ところで、実際の画素間隔の精度を全画素
精度と呼び、当該実際の画素間隔の半分の間隔精度を半
画素精度と呼ぶとすると、例えば、画像圧縮符号化の標
準方式であるいわゆるＭＰＥＧ１，ＭＰＥＧ２において
は、半画素精度の動き補償が採用されている。したがっ
て、ＭＰＥＧ１，ＭＰＥＧ２では、動きベクトルも半画
素単位で表される。このようなことから、動きベクトル
検出は半画素精度で行う必要がある。

【００１２】ここで、上記半画素精度の動きベクトル検
出方式としては、一般に以下の方式が考えられる。図７
〜図９を用いてこの半画素精度の動きベクトル検出方式
について説明する。なお、以下の説明においては、ブロ
ック間の相関の判定には差分二乗和ではなく、差分絶対
値和を用いている。

【００１３】先ず、第１の検出工程として、全画素精度
の動きベクトル検出を行い、全画素精度における予測ブ
ロック（参照ブロックとの差分絶対値和が最小となる候
補ブロック）を求める。ここで、半画素精度における予
測ブロックの候補は、上記第１の検出工程で求めた全画
素精度における予測ブロックそのもの（図７の図中●印
で示す画素を左上の画素とする候補ブロック）と、この
全画素精度の予測ブロックの周辺の半画素精度の候補ブ
ロック（図７の図中◎印で示す画素を左上の画素とする
候補ブロック）８個となる。なお、図７の図中○印で示
す画素を左上の画素とする８個の候補ブロックは、上記
全画素精度の予測ブロック周辺の全画素精度の候補ブロ
ックである。

【００１４】次に、第２の検出工程として、全画素精度
における予測ブロックの各画素及びその周辺の全画素精
度の各候補ブロックの各画素から、半画素精度の候補ブ
ロック８個の各画素を図８に示す補間方法を用いて生成
する。すなわち、この図８において、全画素精度の画素
をそれぞれＸ，Ｙ，Ｚ，Ｗとし、半画素精度の画素をそ
れぞれＢ，Ｅ，Ａ，Ｃ，Ｄで表すとした場合において、
上記全画素精度の画素Ｘ，Ｙ，Ｚ，Ｗから半画素精度の
画素Ｂ，Ｅ，Ａ，Ｃ，Ｄを求めるためには、以下の補間
演算を行う。例えば、半画素精度の画素Ａを補間により
求めるためには全画素精度の画素Ｘ，Ｙ，Ｚ，Ｗの各画
素値を加算して４で割る演算（Ａ＝（Ｘ＋Ｙ＋Ｚ＋Ｗ）
／４）を行う。また、半画素精度の画素Ｂを補間により
求めるためには、全画素精度の画素ＸとＺの画素値を加
算して２で割る演算（Ｂ＝（Ｘ＋Ｚ）／２）を行うこと
により求める。以下同様に、半画素精度の画素Ｃは全画
素精度の画素ＺとＷの画素値を加算して２で割る演算
（Ｃ＝（Ｚ＋Ｗ）／２）を行い、半画素精度の画素Ｄは
全画素精度のＹとＷの画素値を加算して２で割る演算
（Ｄ＝（Ｙ＋Ｗ）／２）を行い、半画素精度の画素Ｅは
全画素精度のＸとＹの画素値を加算して２で割る演算
（Ｅ＝（Ｘ＋Ｙ）／２）を行うことで求めることができ
る。なお、この図８では、画素単位で補間する方法を例
に挙げて説明しているが、当該図８の補間方法を全画素
精度の予測ブロック及び候補ブロックの各画素に対して
適用することで、上記半画素精度の候補ブロック８個の
各画素を生成することができる。

【００１５】次に第３の検出工程として、半画素精度の
候補ブロック８個の各々について、参照ブロックとの間
で各画素の差分の絶対値和を求める。

【００１６】次の第４の検出工程として、第３の検出工
程で求めた差分絶対値和に、全画素精度における予測ブ
ロックと参照ブロックとの間の各画素値の差分絶対値和
を含めた９個の差分絶対値和から最小の差分絶対値和を
求め、この最小の差分絶対値和より半画素精度の動きベ
クトルを決定する。

【００１７】しかしながら、上記の方式では、全画素精
度の動きベクトル検出を終了した後に、半画素精度の動
きベクトル検出を行うようになされているために、画像
フレームの各画素値を格納しておくフレームメモリへの
アクセスの頻度が増大し、制御が複雑化する。

【００１８】また、半画素精度の動きベクトル検出のた
めの補間および差分絶対値和を求めるための回路が、全
画素精度の動きベクトル検出回路とは別に必要となり、
ハードウェア量が増大する。

【００１９】このようなことから、多くの符号化器にお
いて、半画素精度の動きベクトル検出は簡易型アルゴリ
ズムを用いて実現されている。これは、全画素精度の動
きベクトル検出における予測ブロックと参照ブロックと
の間の上記差分絶対値和の値及び予測ブロックの周辺の
候補ブロックと参照ブロックとの間の上記差分絶対値和
の値を用いて、疑似的に半画素精度の動きベクトル検出
を実現する方式である。

【００２０】図９に上記半画素精度の動きベクトル検出
の簡易型アルゴリズムの例を示す。このアルゴリズムで
は、以下のような手順で半画素精度の動きベクトルを決
定する。なお、この図９においては、図中○印は全画素
精度の候補ブロックと参照ブロックとの間の上記差分絶
対値和を、図中◎印は当該簡易型アルゴリズムで求めら
れることになる半画素精度の候補ブロックの差分絶対値
和を、図中●印は全画素精度の予測ブロックと参照ブロ
ックとの間の差分絶対値和を表している。

【００２１】以下、図９のａの図中Ｘ−Ｙ軸上の指示符
号Ａ，Ｃ，Ｅで示す全画素精度の差分絶対値和を用い
て、同じくＸ−Ｙ軸上の指示符号Ｂ，Ｄで示す半画素精
度の差分絶対値和を求める場合について説明する。

【００２２】先ず、第１の決定工程として、図９のａの
Ｘ−Ｙ軸でみた上記指示符号Ａ，Ｃ，Ｅで示す全画素精
度の差分絶対値和３個の値の大小関係が図９のｂのよう
になっているとしたとき、当該Ｘ−Ｙ軸上で上記全画素
精度の各差分絶対値和（Ａ，Ｃ，Ｅ）より小さくなる可
能性があるのは半画素精度の差分絶対値和として求めら
れることになる２つ（Ｂ，Ｄ）のうち左側の半画素精度
の差分絶対値和（Ｂ）である。

【００２３】ここで、第２の決定工程として、図９のｂ
の図中の一番右の全画素精度の差分絶対値和（Ｅ）と、
中央の予測ブロックの差分絶対値和（Ｃ）とを線分Ｌ_R
で結び、その傾きを求める。このとき、上記線分Ｌ_R上
で上記中央の予測ブロックの差分絶対値和（Ｃ）に対し
て右側の半画素精度の差分絶対値和（Ｄ）を擬似的に求
める。

【００２４】次に、第３の決定工程として、第２の決定
工程で求めた線分Ｌ_Rの傾きの符号を反転した傾きで、
図９のｂの図中の一番左の全画素精度の差分絶対値和
（Ａ）を通る線分Ｌ_Lを引き、当該成分Ｌ_L上で上記中
央の予測ブロックの差分絶対値和（Ｃ９に対して左側
の半画素精度の差分絶対値和（Ｂ）の値を疑似的に求め
る。

【００２５】同様に、第４の決定工程として、縦横斜め
の４つの軸についてＸ−Ｙ軸の場合と同様な計算を行
い、上記全画素精度の予測ブロックの周辺の半画素精度
の差分絶対値和８個（図９のａの図中◎で示す８個の半
画素精度の差分絶対値和）を疑似的に求める。

【００２６】その後、第５の決定工程として、上記第４
の決定工程で求めた半画素精度の差分絶対値和８個に、
全画素精度の予測ブロックにおける差分絶対値和（Ｃ）
を含めた９個の差分絶対値和から最小の差分絶対値和を
求め、この最小の差分絶対値和から半画素単位の動きベ
クトルを決定する。

【００２７】従来は、上記の簡易型アルゴリズムを図１
０に示すような回路構成で実現している。図１０の回路
は、全画素精度の差分絶対値和を求める全画素精度差分
絶対値和演算回路３００と、差分絶対値和を格納する差
分絶対値和格納用メモリ３０１と、差分絶対値和の大小
を比較する差分絶対値和大小比較器３０３と、上記メモ
リ３０１及び比較器３０３からの出力に基づいて半画素
精度の差分絶対値和を求める半画素精度演算器３０２と
からなるものである。

【００２８】以下、図１０の回路の動作を説明する。全
画素精度差分絶対値和演算回路３００からクロックサイ
クル毎に出力される差分絶対値和は、上記メモリ３０１
に送られ、当該メモリ３０１に格納されると同時に、上
記比較器３０３にも送られ、当該比較器３０３で上記差
分絶対値和の大小比較が行われる。なお、全画素精度差
分絶対値和演算回路の詳細については後述する。

【００２９】上記大小比較を行うことによる全画素精度
の動きベクトルが確定した時点で、上記比較器３０３は
当該確定した全画素精度の動きベクトルを半画素精度演
算器３０２に出力する。当該半画素精度演算器３０２で
は、全画素精度の動きベクトルに基づいて上記メモリ３
０１をアクセスし、予測ブロックにおける差分絶対値和
及びその周辺の候補ブロックにおける差分絶対値和８個
を得る。さらに、当該半画素精度演算器３０２では、上
記の簡易型アルゴリズムに基づき、半画素精度の動きベ
クトルを決定する。

【００３０】

【発明が解決しようとする課題】ところが、上記の構成
では、差分絶対値和格納用メモリに、全ての差分絶対値
和を格納する必要がある。したがって、候補ブロック数
を例えばＭ×Ｎとすると、メモリはＭ×Ｎワードの容量
が必要となる。したがって、ハードウェア量が増大す
る。また、例えば、画像コーデック用プロセッサを用い
て上述の簡易型アルゴリズムを実現しようとする際に
も、内蔵のデータメモリにＭ×Ｎワードの余裕がない場
合には、さらに外部に付加回路（外付メモリ）を付ける
必要が生じる。

【００３１】そこで、本発明は、簡易型アルゴリズムに
基づく半画素精度の動きベクトル検出を行うと共に、メ
モリ容量を節約でき、ハードウェア量の増大を防ぐこと
が可能な動きベクトル検出装置を提供することを目的と
するものである。

【００３２】

【課題を解決するための手段】本発明は上述した目的を
達成するために提案されたものであり、１画面単位の画
像信号を所定の画素数で構成されたブロックに分割し、
現画像の参照ブロックと前画像の各候補ブロックとの間
で探索処理を行って動きベクトルを検出する動きベクト
ル検出装置において、全画素精度で参照ブロックの画素
値と候補ブロックの画素値の差分絶対値和を演算する全
画素精度差分絶対値和演算手段の後段に、差分絶対値和
を格納する差分絶対値和格納用メモリと、差分絶対値和
の大小を比較する差分絶対値和大小比較器と、上記差分
絶対値和大小比較器の比較出力に基づいて上記差分絶対
値和格納用メモリに対して全画素精度の差分絶対値和の
最小値及びその周辺の差分絶対値和を選択的に格納させ
るメモリ制御回路と、上記差分絶対値和格納用メモリに
選択的に格納された全画素精度の差分絶対値和の最小値
及びその周辺の差分絶対値和に基づいて疑似的に半画素
精度の差分絶対値和の最小値を求める半画素精度演算器
とを備える演算手段を設けてなるものである。

【００３３】また、本発明の動きベクトル検出装置は、
全画素精度で参照ブロックの画素値と候補ブロックの画
素値の差分二乗和を演算する全画素精度差分二乗和演算
手段の後段に、差分二乗和を格納する差分二乗和格納用
メモリ及び、差分二乗和の大小を比較する差分二乗和大
小比較器と、上記差分二乗和大小比較器の比較出力に基
づいて上記差分二乗和格納用メモリに対して全画素精度
の差分二乗和の最小値及びその周辺の差分二乗和を選択
的に格納させるメモリ制御回路と、上記差分二乗和格納
用メモリに選択的に格納された全画素精度の差分二乗和
の最小値及びその周辺の差分二乗和に基づいて疑似的に
半画素精度の差分二乗和の最小値を求める半画素精度演
算器とを備える演算手段を設けてなるものである。

【００３４】なお、上記演算手段は、少なくとも内部デ
ータメモリを有する画像コーデック用プロセッサとする
ことができる。

【００３５】

【作用】本発明の動きベクトル検出装置によれば、差分
絶対値和の大小を比較し、この比較出力に基づいて、差
分絶対値和格納用メモリに対して全画素精度の差分絶対
値和の最小値及びその周辺の差分絶対値和を選択的に格
納させているため、メモリ容量を減らすことができる。
また、半画素精度演算器では、メモリに選択的に格納さ
れた全画素精度の差分絶対値和の最小値及びその周辺の
差分絶対値和に基づいて疑似的に半画素精度の差分絶対
値和の最小値を求めることで、半画素精度の動きベクト
ルを検出するようにしている。

【００３６】同じく、本発明の動きベクトル検出装置に
よれば、差分二乗和の大小を比較し、この比較出力に基
づいて、差分二乗和格納用メモリに対して全画素精度の
差分二乗和の最小値及びその周辺の差分二乗和を選択的
に格納させているため、メモリ容量を減らすことがで
き、また、半画素精度演算器では、メモリに選択的に格
納された全画素精度の差分二乗和の最小値及びその周辺
の差分二乗和に基づいて疑似的に半画素精度の差分二乗
和の最小値を求めることで、半画素精度の動きベクトル
を検出するようにしている。

【００３７】

【実施例】以下、本発明の動きベクトル検出装置の一実
施例について図面を参照しながら説明する。

【００３８】本発明実施例の動きベクトル検出装置は、
上述した簡易型アルゴリズムに基づいて半画素精度の動
きベクトル検出を行うものである。

【００３９】先ず、本発明の第１の実施例の動きベクト
ル検出装置の回路構成を図１に示す。すなわち、本実施
例の動きベクトル検出装置は、図１に示すように、全画
素精度で参照ブロックの画素値と候補ブロックの画素値
の差分絶対値和を求める全画素精度差分絶対値和演算回
路２００の後段に、上記差分絶対値和を格納する差分絶
対値和格納用メモリ２０１と、差分絶対値和の大小を比
較する差分絶対値和大小比較器２０３と、上記差分絶対
値和大小比較器２０３の比較出力に基づいて上記差分絶
対値和格納用メモリ２０１に対して全画素精度の差分絶
対値和の最小値及びその周辺の差分絶対値和を選択的に
格納させるメモリ制御回路２０４と、上記差分絶対値和
格納用メモリ２０１に選択的に格納された全画素精度の
差分絶対値和の最小値及びその周辺の差分絶対値和に基
づいて疑似的に半画素精度の差分絶対値和の最小値を求
める半画素精度演算器２０２とを備える演算手段を設け
てなるものである。

【００４０】以下、図１に示す動きベクトル検出装置の
動作を説明する。全画素精度差分絶対値和演算回路２０
０からクロックサイクル毎に出力される差分絶対値和
は、上記比較器２０３に送られる。当該比較器２０３で
は上記差分絶対値和の大小比較が行われる。すなわち、
当該比較器２０３では、上記差分絶対値和の大小比較を
行うことにより、現時点までの差分絶対値和の最小値を
求める。これより、当該比較器２０３では、現時点まで
の全画素精度の動きベクトルが得られ、この現時点まで
の全画素精度の動きベクトルがメモリ制御回路３０４に
送られる。なお、全画素精度差分絶対値和演算回路の詳
細については後述する。

【００４１】また、上記全画素精度差分絶対値和演算回
路２００の出力は、上記メモリ２０１の入力端子にも送
られるようになっている。ここで、上記メモリ制御回路
２０４は、上記現時点の全画素精度の動きベクトルに基
づいて、上記最小値をとる差分絶対値和及びその周辺の
差分絶対値和を選択的に上記メモリ２０１に格納させ
る。

【００４２】ここで、当該メモリ２０１に格納する必要
がある差分絶対値和について図２を用いて説明する。な
お、この図２の例では候補ブロック数はＭ×Ｎとし、図
２の図中●印は現時点までの上記最小値をとる差分絶対
値和（２２０）を表し、図中○印は上記最小値をとる差
分絶対値和（２２０）のブロックの周辺の各候補ブロッ
クにおける差分絶対値和（２２１〜２２８，２３１）を
表している。

【００４３】この図２において、上記全画素精度差分絶
対値和演算回路２００からの差分絶対値和は、図中矢印
２４０で示す方向にラスタスキャンに応じて出力され
る。

【００４４】このとき、上記の簡易型アルゴリズムにお
ける半画素精度演算に必要となる差分絶対値和は、図２
の図中の最小となる差分絶対値和（２２０）及びその周
辺の差分絶対値和８個（２２１〜２２８）の計９個の差
分絶対値和である。

【００４５】したがって、当該９個の差分絶対値和を格
納するメモリが必要となる。また、このメモリは、現時
点までの最小値となる差分絶対値和よりも前に出力され
た差分絶対値和を、Ｍ＋１個格納する必要がある。なぜ
ならば、差分絶対値和の最小値は、常に更新される可能
性があるからである。例えば、次クロックサイクルにお
いて出力される差分絶対値和（２２５）が現時点までの
最小値となる差分絶対値和（２２０）よりも小さい場合
は、前に出力された差分絶対値和（２３１）が必要とな
る。このため、上記の９個の差分絶対値和を格納するメ
モリとは別に、現時点までの差分絶対値和の最小値より
も前に出力された差分絶対値和Ｍ＋１個を格納するメモ
リが必要となる。このようなことから、計Ｍ＋１０個の
差分絶対値和を格納するメモリが必要となる。

【００４６】上記半画素精度演算器２０２は、上記全画
素精度の動きベクトルが確定した時点で、上記メモリ２
０１に格納されている差分絶対値和から、半画素精度の
動きベクトルを演算する。

【００４７】次に、本発明の第２の実施例の動きベクト
ル検出装置の回路構成を図３に示す。この図３のに示す
第２の実施例の動きベクトル検出装置は、第１の実施例
の動きベクトル検出装置が全画素精度の差分絶対値和を
用いて半画素精度の動きベクトルを検出するのに対し
て、全画素精度の差分二乗和を用いて半画素精度の動き
ベクトルを検出するものである。

【００４８】すなわち、本発明の第２の実施例の動きベ
クトル検出装置は、図３に示すように、全画素精度で参
照ブロックの画素値と候補ブロックの画素値の差分二乗
和を求める全画素精度差分二乗和演算回路２５０の後段
に、上記差分二乗和を格納する差分二乗和格納用メモリ
２５１と、差分二乗和の大小を比較する差分二乗和大小
比較器２５３と、上記差分二乗和大小比較器２５３の比
較出力に基づいて上記差分二乗和格納用メモリ２５１に
対して上記全画素精度の差分二乗和の最小値及びその周
辺の差分二乗和を選択的に格納させるメモリ制御回路２
５４と、上記差分二乗和格納用メモリ２５１に選択的に
格納された全画素精度の差分二乗和の最小値及びその周
辺の差分二乗和に基づいて疑似的に半画素精度の差分二
乗和の最小値を求める半画素精度演算器２５２とを備え
る演算手段を設けてなるものである。

【００４９】この第２の実施例装置の具体的な動作につ
いては、上述した第１の実施例装置の動作説明の部分に
おける差分絶対値和を差分二乗和に代えることで、第１
の実施例同様に動作し、したがって、ここではその詳細
な説明については省略する。また、この第２の実施例に
おいても、全画素精度差分二乗和演算回路２５０の具体
的構成についての説明は後述する。

【００５０】さらに、上述した本発明の第１，第２の実
施例の全画素精度差分絶対値和演算回路２００及び２５
０を除く各構成要素は、画像コーデック用プロセッサを
用いても実現可能である。

【００５１】上述のように本発明実施例装置において
は、差分絶対値和格納用メモリに、予測ブロックの差分
絶対値和及びその周辺の候補ブロックの差分絶対値和を
選択的に格納する（或いは、差分二乗和格納用メモリ
に、予測ブロックの差分二乗和及びその周辺の候補ブロ
ックの差分二乗和を選択的に格納する）ようにしている
ため、候補ブロック数を例えばＭ×Ｎとすると、メモリ
はＭ＋１０ワードの容量があればよい。したがって、従
来の回路構成と比較して、ハードウェア量が削減でき
る。また、画像コーデック用プロセッサを用いて上述の
簡易型アルゴリズムを実現しようとする際に、内蔵のデ
ータメモリにＭ＋１０ワードの余裕があれば、外部に付
加回路（外付メモリ）を付ける必要は生じない。

【００５２】次に、上述の第１の実施例の全画素精度差
分絶対値和演算回路及び第２の実施例の全画素精度差分
二乗和演算回路の具体的構成について説明する。

【００５３】すなわち、上記第１の実施例の全画素精度
差分絶対値和演算回路２００は、図４に示すように、前
記現フレームＦｐの参照ブロックＢｐの画素値ｒを順次
格納するレジスタ１０２と、前フレームＦｂの奇数カラ
ムの候補ブロックＢｂの画素値ｃと前フレームＦｂの偶
数カラムの候補ブロックＢｂの画素値ｃを多重化する
（適宜切り替える）マルチプレクサ１０４と、上記レジ
スタ１０２とマルチプレクサ１０４の出力の差分絶対値
演算を行う差分絶対値演算器１０５と、上記差分絶対値
演算器１０５の出力を累積して差分絶対値和Ｄ_i,jを求
める累算器１０６とからなるものである。

【００５４】また、第２の実施例の全画素精度差分二乗
和演算回路２５０は、図５に示すように、前記現フレー
ムＦｐの参照ブロックＢｐの画素値ｒを順次格納するレ
ジスタ１０２と、前フレームＦｂの奇数カラムの候補ブ
ロックＢｂの画素値ｃと前フレームＦｂの偶数カラムの
偶数ブロックＢｂの画素値ｃを多重化する（適宜切り替
える）マルチプレクサ１０４と、上記レジスタ１０２と
マルチプレクサ１０４の出力の差分二乗演算を行う差分
二乗値演算器１１５と、上記差分二乗値演算器１１５の
出力を累積して差分二乗和を求める累算器１０６とから
なるものである。

【００５５】上記第１，第２の実施例動きベクトル検出
装置の全画素精度差分絶対値和演算回路及び全画素精度
差分二乗和演算回路の動作について詳述する。

【００５６】ここでは、図４に示す構成を中心に説明す
る。すなわち、本実施例装置の全画素精度差分絶対値和
演算回路（或いは図５の全画素精度差分二乗和演算回
路）は、マルチプレクサ１０４、画素値格納用レジスタ
１０２、差分絶対値演算器１０５（図５の例では差分二
乗値演算器１１５）及び差分絶対値和（図５では差分二
乗和）を求めるための累算器１０６からなる。この図４
において、例えば端子１１２には前記前フレームＦｂの
奇数カラムの候補ブロックＢｂの画素値ｃが供給され、
例えば端子１１３には前フレームＦｂの偶数カラムの候
補ブロックＢｂの画素値ｃが供給される。これら画素値
ｃはマルチプレクサ１０４によって多重化された後（適
宜切り替えられた後）上記差分絶対値演算器１０５（図
５の例では差分二乗値演算器１１５）の一方の入力端子
に送られる。さらに、端子１１１には、前記参照ブロッ
クＢｐの画素値ｒが供給される。この画素値ｒは画素値
格納用レジスタ１０２を介して上記差分絶対値演算器１
０５（図５の例では差分二乗値演算器１１５）の他方の
入力端子に送られる。なお、画素値ｒは、上記端子１１
４から次段の構成に送ることもできる。上記差分絶対値
演算器１０５（図５の例では差分二乗値演算器１１５）
の出力は、累算器（ＡＣＣ）１０６に送られ、当該累算
器１０６で累算された後、端子８３から差分絶対値和Ｄ
_i,j（図５の例では差分自乗和）として出力される。

【００５７】なお、本件出願人は、先に特願平４−３１
１１６３号の明細書及び図面において、全画素精度の動
きベクトル検出を行う演算回路を提案している。

【００５８】

【発明の効果】本発明の動きベクトル検出装置は、差分
絶対値和の大小を比較し、この比較出力に基づいて、差
分絶対値和格納用メモリに対して全画素精度の差分絶対
値和の最小値及びその周辺の差分絶対値和を選択的に格
納させている（差分絶対値和格納用メモリに、予測ブロ
ックの差分絶対値和及びその周辺の候補ブロックの差分
絶対値和を選択的に格納する）ため、メモリ容量を減ら
すことができる。また、半画素精度演算器では、メモリ
に選択的に格納された全画素精度の差分絶対値和の最小
値及びその周辺の差分絶対値和に基づいて疑似的に半画
素精度の差分絶対値和の最小値を求めることで、半画素
精度の動きベクトルを検出するようにしている。

【００５９】また、本発明の動きベクトル検出装置は、
差分二乗和の大小を比較し、この比較出力に基づいて、
差分二乗和格納用メモリに対して全画素精度の差分二乗
和の最小値及びその周辺の差分二乗和を選択的に格納さ
せている（差分二乗和格納用メモリに、予測ブロックの
差分二乗和及びその周辺の候補ブロックの差分二乗和を
選択的に格納する）ため、メモリ容量を減らすことがで
き、半画素精度演算器では、メモリに選択的に格納され
た全画素精度の差分二乗和の最小値及びその周辺の差分
二乗和に基づいて疑似的に半画素精度の差分二乗和の最
小値を求めることで、半画素精度の動きベクトルを検出
するようにしている。

【００６０】すなわち、本発明の動きベクトル検出装置
においては、候補ブロック数を例えばＭ×Ｎとすると、
メモリはＭ＋１０ワードの容量があればよい。したがっ
て、従来の回路構成と比較して、ハードウェア量が削減
できる。また、画像コーデック用プロセッサを用いて簡
易型アルゴリズムで動きベクトル検出を実現しようとす
る際には、内蔵のデータメモリにＭ＋１０ワードの余裕
があれば、外部に付加回路（外付メモリ）を付ける必要
は生じない。

【図面の簡単な説明】

【図１】本発明の第１の実施例の動きベクトル検出装置
の概略構成を示すブロック回路図である。

【図２】本発明の第１の実施例の動きベクトル検出装置
においてメモリに格納する必要のある差分絶対値和につ
いて説明するための図である。

【図３】本発明の第２の実施例の動きベクトル検出装置
の概略構成を示すブロック回路図である。

【図４】第１の実施例装置の全画素精度差分絶対値和演
算回路の具体的構成を示すブロック回路図である。

【図５】第２の実施例装置の全画素精度差分絶対値和演
算回路の具体的構成を示すブロック回路図である。

【図６】従来の動きベクトル検出処理の原理を説明する
ための図である。

【図７】従来の半画素精度の動きベクトル検出の原理を
説明するための図である。

【図８】従来の半画素精度の画素値の生成規則を説明す
るための図である。

【図９】半画素精度の動きベクトル検出の簡易型アルゴ
リズムを説明するための図である。

【図１０】従来の半画素精度の動きベクトル検出を行う
動きベクトル検出装置の概略構成を示すブロック回路図
である。

【符号の説明】

２００・・・・全画素精度差分絶対値和演算回路２０１・・・・差分絶対値和格納用メモリ２０２，２５２・・・・半画素精度演算器２０３・・・・差分絶対値和大小比較器２０４，２５４・・・・メモリ制御回路２５０・・・・全画素精度差分二乗和演算回路２５１・・・・差分二乗和格納用メモリ２０３・・・・差分二乗和大小比較器

Claims

【特許請求の範囲】

【請求項１】１画面単位の画像信号を所定の画素数で
構成されたブロックに分割し、現画像の参照ブロックと
前画像の各候補ブロックとの間で探索処理を行って動き
ベクトルを検出する動きベクトル検出装置において、全画素精度で参照ブロックの画素値と候補ブロックの画
素値の差分絶対値和を演算する全画素精度差分絶対値和
演算手段と、差分絶対値和を格納する差分絶対値和格納用メモリと、
差分絶対値和の大小を比較する差分絶対値和大小比較器
と、上記差分絶対値和大小比較器の比較出力に基づいて
上記差分絶対値和格納用メモリに対して全画素精度の差
分絶対値和の最小値及びその周辺の差分絶対値和を選択
的に格納させるメモリ制御回路と、上記差分絶対値和格
納用メモリに選択的に格納された全画素精度の差分絶対
値和の最小値及びその周辺の差分絶対値和に基づいて疑
似的に半画素精度の差分絶対値和の最小値を求める半画
素精度演算器とを備える演算手段と、を有してなることを特徴とする動きベクトル検出装置。
【請求項２】１画面単位の画像信号を所定の画素数で
構成されたブロックに分割し、現画像の参照ブロックと
前画像の各候補ブロックとの間で探索処理を行って動き
ベクトルを検出する動きベクトル検出装置において、全画素精度で参照ブロックの画素値と候補ブロックの画
素値の差分二乗和を演算する全画素精度差分二乗和演算
手段と、差分二乗和を格納する差分二乗和格納用メモリと、差分
二乗和の大小を比較する差分二乗和大小比較器と、上記
差分二乗和大小比較器の比較出力に基づいて上記差分二
乗和格納用メモリに対して全画素精度の差分二乗和の最
小値及びその周辺の差分二乗和を選択的に格納させるメ
モリ制御回路と、上記差分二乗和格納用メモリに選択的
に格納された全画素精度の差分二乗和の最小値及びその
周辺の差分二乗和に基づいて疑似的に半画素精度の差分
二乗和の最小値を求める半画素精度演算器とを備える演
算手段とを有してなることを特徴とする動きベクトル検
出装置。
【請求項３】上記演算手段は、少なくとも内部データ
メモリを有する画像コーデック用プロセッサであること
を特徴とする請求項１又は２記載の動きベクトル検出装
置。