JPH07131547A - No-ringing terminal analog front end - Google Patents

No-ringing terminal analog front end

Info

Publication number
JPH07131547A
JPH07131547A JP27262493A JP27262493A JPH07131547A JP H07131547 A JPH07131547 A JP H07131547A JP 27262493 A JP27262493 A JP 27262493A JP 27262493 A JP27262493 A JP 27262493A JP H07131547 A JPH07131547 A JP H07131547A
Authority
JP
Japan
Prior art keywords
circuit
terminal
output terminal
detection circuit
side output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27262493A
Other languages
Japanese (ja)
Inventor
Hiroyasu Uehara
啓靖 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP27262493A priority Critical patent/JPH07131547A/en
Publication of JPH07131547A publication Critical patent/JPH07131547A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Telephonic Communication Services (AREA)

Abstract

PURPOSE:To prevent the mistrip of a switching device by eliminating the rush current that is generated at the time of reception of the bell signal of a no- ringing terminal analog front end and also preventing the positive-negative asymmetric current occurring on a transmission line. CONSTITUTION:A control signal generating circuit 80 generates a reset signal and a drive signal when a bell signal is received. The reset signal is sent to a reset signal input terminal 45 of a polarity inversion detecting circuit 40B via a charge accumulating circuit 120. Thus the output current of the circuit 40B is reset by the reset signal. When reception of the bell signal is started, the output of the circuit 40B is delayed by a delay circuit 130 and sent to a Miller integrator circuit 110. In this case, however, the drive signal first drives a switch means 140 to turn off the circuit 110. Meanwhile a diode 114 and a high resistance 115 contained in the circuit 110 increase the impedance that is viewed at the side of a Miller capacitor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電話回線を利用して計
器等の遠隔監視を行うノーリンギング端末アナログフロ
ントエンド、特に交換機から送られてくるベル信号の受
信時における該交換機側の誤トリップを防止するための
回路構成に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a no-ringing terminal analog front end for remote monitoring of instruments and the like by using a telephone line, and in particular, an erroneous trip on the side of the exchange when receiving a bell signal sent from the exchange. The present invention relates to a circuit configuration for preventing.

【0002】[0002]

【従来の技術】図2は、従来のノーリンギング端末アナ
ログフロントエンドの一構成例を示す回路図である。交
換機10からのびる一対の伝送線路L1,L2にはノー
リンギング端末アナログフロントエンド20が接続され
ている。交換機10には、伝送線路L1に接続されたス
イッチ11を有し、そのスイッチ11には電流制限用抵
抗12を介して例えば−48Vの電池VBBが接続されて
いる。また、伝送線路L2にはスイッチ13が接続さ
れ、そのスイッチ13に、電流制限用抵抗14、及びリ
ングトリップ検出用抵抗15を介して例えば16HZ
75Vr.m.s のベル信号源16が接続されている。リン
グトリップ検出用抵抗15には、リングトリップ回路1
7が並列に接続されている。交換機10には、図示しな
いが極性反転回路等の他の回路も設けられている。ノー
リンギング端末アナログフロントエンド20には、整流
回路30、伝送線路L1,L2上の極性反転状態を検出
する極性反転検出回路40、交換機10からのベル信号
を検出するベル信号検出回路50、及び終端回路60が
設けられている。整流回路30の第1,第2の入力端子
31,32及び極性反転検出回路40の入力端子41,
42は、一対の伝送線路L1,L2に接続されている。
極性反転検出回路40は、検出結果を保持する保持回路
43を有している。整流回路30の正側出力端子33と
負側出力端子34との間には、それぞれ並列にベル信号
検出回路50の入力端子51,52、及び終端回路60
の入力端子が接続されている。
2. Description of the Related Art FIG. 2 is a circuit diagram showing a configuration example of a conventional no-ringing terminal analog front end. A no-ringing terminal analog front end 20 is connected to the pair of transmission lines L1 and L2 extending from the exchange 10. The exchange 10 has a switch 11 connected to the transmission line L1, and the switch 11 is connected to, for example, a −48V battery V BB via a current limiting resistor 12. The switch 13 is connected to the transmission line L2, to the switch 13, a current limiting resistor 14, and through the ring trip detection resistor 15, for example 16H Z,
A bell signal source 16 of 75 Vr.ms is connected. The ring trip detection resistor 15 has a ring trip circuit 1
7 are connected in parallel. Although not shown, the exchange 10 is also provided with other circuits such as a polarity reversing circuit. The no-ringing terminal analog front end 20 includes a rectifier circuit 30, a polarity reversal detection circuit 40 that detects a polarity reversal state on the transmission lines L1 and L2, a bell signal detection circuit 50 that detects a bell signal from the exchange 10, and a termination circuit. 60 is provided. The first and second input terminals 31 and 32 of the rectifier circuit 30 and the input terminal 41 of the polarity inversion detection circuit 40,
42 is connected to the pair of transmission lines L1 and L2.
The polarity inversion detection circuit 40 has a holding circuit 43 that holds the detection result. Between the positive side output terminal 33 and the negative side output terminal 34 of the rectifier circuit 30, the input terminals 51 and 52 of the bell signal detection circuit 50 and the termination circuit 60 are arranged in parallel.
The input terminal of is connected.

【0003】終端回路60は、交流信号伝達用のトラン
ス61の1次巻線61a、直流電流阻止用のキャパシタ
62、及び直流ループ形成用のスイッチ素子(例えば、
トランジスタ)63を有し、それらが直列接続されてい
る。整流回路30の正側出力端子33とトランジスタ6
3の第1の電極としてのコレクタとの間には、ノーリン
ギング通信時に必要な直流ループ電流形成用の例えば数
KΩ〜数十KΩの抵抗64が接続されている。トランジ
スタ63のコレクタ・制御電極としてのベース間には、
ミラーキャパシタ65が接続されている。トランジスタ
63及びミラーキャパシタ65が、ミラー積分回路を構
成する。トランジスタ63のベース・第2の電極として
のエミッタ間には動作安定化用の抵抗66が接続され、
さらにそのベースが、極性反転検出回路40の出力端子
44に接続されている。また、トランス61の2次巻線
61bには、交流信号用の出力端子67,68が接続さ
れ、その出力端子67,68を介して、外部に接続され
たモデム等との送受信を行うようになっている。
The termination circuit 60 includes a primary winding 61a of a transformer 61 for transmitting an AC signal, a capacitor 62 for blocking a DC current, and a switch element for forming a DC loop (for example,
Transistor) 63, which are connected in series. Positive side output terminal 33 of rectifier circuit 30 and transistor 6
A resistor 64 of, for example, several KΩ to several tens KΩ for forming a DC loop current required at the time of no-ringing communication is connected between the third electrode and the collector serving as the first electrode. Between the collector / control electrode base of the transistor 63,
The mirror capacitor 65 is connected. The transistor 63 and the Miller capacitor 65 form a Miller integrating circuit. A resistor 66 for stabilizing the operation is connected between the base of the transistor 63 and the emitter as the second electrode,
Further, its base is connected to the output terminal 44 of the polarity inversion detection circuit 40. Further, output terminals 67 and 68 for AC signals are connected to the secondary winding 61b of the transformer 61, and transmission / reception with a modem or the like connected to the outside is performed via the output terminals 67 and 68. Has become.

【0004】図3は、図2の整流回路30の出力電圧V
30と、伝送線路L1,L2に流れるベル信号電流BI
の波形を示す図である。この図を参照しつつ、図2の動
作を説明する。図2において、交換機10内に設けられ
た図示しない極性反転回路から、伝送線路L1,L2に
対して極性反転を行うと、ノーリンギング端末アナログ
フロントエンド20内の極性反転検出回路40がこれを
検出し、その出力端子44に検出結果を出力する。この
出力は、ミラーキャパシタ65が付加されたトランジス
タ63のベースを駆動するので、通信に必要なループ電
流が、交換機10内の図示しない極性反転回路→伝送線
路L1→整流回路30の入力端子31→整流回路30の
正側出力端子33→直流ループ電流形成用の抵抗64→
トランジスタ63→整流回路30の負側出力端子34→
整流回路30の入力端子32→伝送線路L2→交換機1
0内の図示しない極性反転回路のルートに、なめらかに
変化しながら流れる。前記ループ電流がなめらかに変化
しながら流れるのは、トランジスタ63のコレクタ・ベ
ース間に付加したミラーキャパシタ65によるいわゆる
ミラー効果によるものである。もしこのミラーキャパシ
タ65が無いと、トランジスタ63が急激にオンするた
め、過渡的に直流ループ電流形成用の抵抗64より、過
渡的な変化に対するインピーダンスの低いトランス61
からキャパシタ62へ電流が流れるので、パルス状の大
電流が瞬時、伝送線路L1,L2を流れ、交換機10が
誤動作(例えば、誤発呼検出等)を起こしてしまう。従
って、ミラーキャパシタ65は必要不可欠な要素であ
る。以上のようにしてノーリンギング端末アナログフロ
ントエンド20の通信状態が設定される。
FIG. 3 shows the output voltage V of the rectifier circuit 30 of FIG.
30 and the bell signal current BI flowing through the transmission lines L1 and L2
It is a figure showing the waveform of. The operation of FIG. 2 will be described with reference to this figure. In FIG. 2, when polarity reversal is performed on the transmission lines L1 and L2 from a polarity reversal circuit (not shown) provided in the exchange 10, the polarity reversal detection circuit 40 in the no-ringing terminal analog front end 20 detects this. , And outputs the detection result to the output terminal 44. This output drives the base of the transistor 63 to which the mirror capacitor 65 is added, so that the loop current required for communication causes a polarity reversal circuit (not shown) in the exchange 10 → transmission line L1 → the input terminal 31 of the rectifier circuit 30 → Positive side output terminal 33 of rectifier circuit 30 → resistor 64 for forming DC loop current →
Transistor 63 → Negative output terminal 34 of rectifier circuit 30 →
Input terminal 32 of rectifier circuit 30 → transmission line L2 → switch 1
It flows to the route of the polarity inverting circuit (not shown) within 0 while changing smoothly. The flow of the loop current while changing smoothly is due to the so-called Miller effect due to the Miller capacitor 65 added between the collector and the base of the transistor 63. If the mirror capacitor 65 is not provided, the transistor 63 is rapidly turned on, so that the transformer 61 having a transient impedance lower than that of the resistor 64 for forming a DC loop current is transiently used.
Since a current flows from the capacitor 62 to the capacitor 62, a large pulsed current instantaneously flows through the transmission lines L1 and L2, causing the exchange 10 to malfunction (for example, to detect an erroneous call). Therefore, the mirror capacitor 65 is an indispensable element. As described above, the communication state of the no-ringing terminal analog front end 20 is set.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
ノーリンギング端末アナログフロントエンドには、次の
ような課題があった。電話端末呼出し時において交換機
10からベル信号が送出された場合、該ベル信号電流B
Iは、ベル信号源16→リングトリップ検出用抵抗15
→電流制限用抵抗14→スイッチ13→伝送線路L2→
整流回路30の入力端子32→整流回路30の正側出力
端子33→トランス61の1次巻線61a→キャパシタ
62(直流ループ電流形成用の抵抗64にも分流)→キ
ャパシタ65→トランジスタ63のベース→トランジス
タ63のエミッタと同時に該トランジスタ63が動作閾
値を越えたときオンするので一時的に該トランジスタ6
3のコレクタ→エミッタ→整流回路30の負側出力端子
34→整流回路30の入力端子31→伝送線路L1→交
換機10内のスイッチ11→電流制限用抵抗12→電池
BB→アースへと流れ、キャパシタ65からトランジス
タ63のベースを一時的に駆動してしまう。出力電圧V
30の波形のある値(図3のP点)、即ちトランジスタ
63とキャパシタ65と動作安定化用抵抗66とで構成
される回路の動作閾値で該トランジスタ63がオン(図
3のQ点)して数十mAの電流が流れてしまう。
However, the conventional no-ringing terminal analog front end has the following problems. When a bell signal is sent from the exchange 10 when calling a telephone terminal, the bell signal current B
I is the bell signal source 16 → the ring trip detection resistor 15
→ Current limiting resistor 14 → Switch 13 → Transmission line L2 →
Input terminal 32 of rectifier circuit 30 → positive output terminal 33 of rectifier circuit 30 → primary winding 61a of transformer 61 → capacitor 62 (also shunting resistor 64 for forming DC loop current) → capacitor 65 → base of transistor 63 → Simultaneously with the emitter of the transistor 63, it is turned on when the transistor 63 exceeds the operation threshold, so that the transistor 6 is temporarily turned on.
3 collector → emitter → negative side output terminal 34 of rectifier circuit 30 → input terminal 31 of rectifier circuit 30 → transmission line L1 → switch 11 in switch 10 → current limiting resistor 12 → battery V BB → ground The capacitor 65 temporarily drives the base of the transistor 63. Output voltage V
The transistor 63 is turned on (point Q in FIG. 3) at a certain value of the waveform of 30 (point P in FIG. 3), that is, the operation threshold value of the circuit composed of the transistor 63, the capacitor 65, and the operation stabilization resistor 66. A current of several tens of mA will flow.

【0006】そこで、本願出願人等は、上記課題を解決
するために、先に特願平4-231123号明細書(以下、先の
提案という)において、次のような提案を行った。先の
提案の技術では、第1,第2の入力端子、正側出力端
子、及び負側出力端子を有し、該第1,第2の入力端子
が交換機からのびる一対の伝送線路に接続された整流回
路と、前記伝送線路に接続され、該伝送線路上の極性反
転状態を検出する極性反転検出回路と、前記整流回路の
正側出力端子と負側出力端子間に並列接続され、前記伝
送線路からのベル信号を検出するベル信号検出回路と、
前記整流回路の正側出力端子と負側出力端子間に並列接
続された終端回路とを備え、前記終端回路は、制御電極
に印加される前記極性反転検出回路の出力によって第1
と第2の電極間がオン,オフ制御されノーリンギング通
信に必要な直流ループ電流を形成するスイッチ素子、及
び前記スイッチ素子の制御電極と第1の電極間に接続さ
れたミラーキャパシタを有するノーリンギング端末アナ
ログフロントエンドにおいて、スイッチ手段を設けてい
る。このスイッチ手段は、前記スイッチ素子の制御電極
と第2の電極間に接続され、前記ベル信号検出回路の出
力によりオン状態となって該スイッチ素子をオフ状態に
する機能を有している。先の提案は、以上のようにノー
リンギング端末アナログフロントエンドを構成したの
で、交換機から伝送線路を介してベル信号が送られてく
ると、それをベル信号検出回路が検出し、該ベル信号に
同期してスイッチ手段をオンさせる。これにより、ミラ
ーキャパシタからスイッチ素子の制御電極へ入力するベ
ル信号電流がスイッチ手段によってバイパスされ、該ス
イッチ素子が強制的にオフ状態となり、誤トリップの発
生が防止される。
In order to solve the above problems, the applicant of the present application has previously made the following proposal in Japanese Patent Application No. 4-231123 (hereinafter referred to as the above proposal). The technique proposed above has a first input terminal, a second input terminal, a positive output terminal, and a negative output terminal, and the first input terminal and the second input terminal are connected to a pair of transmission lines extending from the exchange. A rectifier circuit, a polarity reversal detection circuit connected to the transmission line for detecting a polarity reversal state on the transmission line, and connected in parallel between the positive output terminal and the negative output terminal of the rectifier circuit, Bell signal detection circuit that detects the bell signal from the line,
A terminating circuit connected in parallel between the positive side output terminal and the negative side output terminal of the rectifier circuit, wherein the terminating circuit has a first output according to an output of the polarity reversal detection circuit applied to a control electrode.
A no-ringing terminal analog having a switch element for controlling on / off between a second electrode and a second electrode to form a DC loop current required for no-ringing communication, and a mirror capacitor connected between the control electrode of the switch element and the first electrode Switch means is provided at the front end. The switch means is connected between the control electrode and the second electrode of the switch element and has a function of being turned on by the output of the bell signal detection circuit to turn the switch element off. Since the previous proposal configured the no-ringing terminal analog front end as described above, when the bell signal is sent from the exchange through the transmission line, the bell signal detection circuit detects it and synchronizes with the bell signal. Then, the switch means is turned on. As a result, the bell signal current input from the mirror capacitor to the control electrode of the switch element is bypassed by the switch means, the switch element is forcibly turned off, and an erroneous trip is prevented.

【0007】ところが、先の提案にも次のような問題が
ある。図4は、先の提案のノーリンギング端末アナログ
フロントエンドの1構成例を示す回路図である。交換機
10からのびる一対の伝送線路L1,L2にはノーリン
ギング端末アナログフロントエンド20Aが接続されて
いる。交換機10は、図2と同一構成であり、交換機1
0は、伝送線路L1に接続されたスイッチ11と、電流
制限用抵抗12と、−48Vの電池VBBと、伝送線路L
2接続されたスイッチ13と、電流制限用抵抗14と、
リングトリップ検出用抵抗15と、例えば16HZ 、7
5Vr.m.s のベル信号源16とを有している。リングト
リップ検出用抵抗15には、リングトリップ回路17が
並列に接続されている。交換機10には、図示しないが
極性反転回路等の他の回路も設けられている。ノーリン
ギング端末アナログフロントエンド20Aには、図2と
同様の整流回路30、極性反転検出回路40、及びベル
信号検出回路50が備えられ、これらが図2と同様に伝
送線路L1,L2及び整流回路30の正側出力端子3
3,負側出力端子34間に接続されている。終端回路6
0も、図2と同様で、交流信号伝達用のトランス61の
1次巻線61a、直流電流阻止用のキャパシタ62、及
び直流ループ形成用のトランジスタ63を有し、それら
が直列接続されている。整流回路30の正側出力端子3
3とトランジスタ63のコレクタとの間には、ノーリン
ギング通信時に必要な直流ループ電流形成用の例えば数
KΩ〜数十KΩの抵抗64が接続されている。トランジ
スタ63のコレクタ・ベース間にはミラーキャパシタ6
5が、接続されている。トランジスタ63のベース・エ
ミッタ間には動作安定化用の抵抗66が接続され、さら
にそのベースが、極性反転検出回路40の出力端子44
に接続されている。ノーリンギング端末アナログフロン
トエンド20Aは、図2と異なり、トランジスタ63の
ベースとエミッタ間に接続され、ベル信号検出回路の出
力に基づき動作し、トランジスタ63をオフ状態にする
スイッチ手段70を設けている。スイッチ手段70は、
ベースにベル信号検出回路の出力を接続し、トランジス
タ63のベース・エミッタ間にコレクタとエミッタがそ
れぞれ接続されたトランジスタ71と、トランジスタ7
1に対する動作安定化抵抗72とを有している。
However, the above proposal also has the following problems. FIG. 4 is a circuit diagram showing one configuration example of the previously proposed no-ringing terminal analog front end. A no-ringing terminal analog front end 20A is connected to the pair of transmission lines L1 and L2 extending from the exchange 10. The exchange 10 has the same configuration as that of FIG.
0 is a switch 11 connected to the transmission line L1, a current limiting resistor 12, a −48V battery V BB, and a transmission line L.
A switch 13 connected in two, a current limiting resistor 14,
The ring trip detection resistor 15 and, for example, 16H Z , 7
And a bell signal source 16 of 5 Vr.ms. A ring trip circuit 17 is connected in parallel to the ring trip detection resistor 15. Although not shown, the exchange 10 is also provided with other circuits such as a polarity reversing circuit. The no-ringing terminal analog front end 20A is provided with a rectifier circuit 30, a polarity reversal detection circuit 40, and a bell signal detection circuit 50 similar to those in FIG. 2, and these are the transmission lines L1 and L2 and the rectification circuit 30 as in FIG. Positive output terminal 3
3, and is connected between the negative output terminals 34. Termination circuit 6
Similarly to FIG. 2, 0 also has a primary winding 61a of a transformer 61 for AC signal transmission, a DC current blocking capacitor 62, and a DC loop forming transistor 63, which are connected in series. . Positive output terminal 3 of rectifier circuit 30
A resistor 64 of, for example, several KΩ to several tens of KΩ for forming a DC loop current required at the time of no ringing communication is connected between 3 and the collector of the transistor 63. The mirror capacitor 6 is provided between the collector and the base of the transistor 63.
5 are connected. A resistor 66 for stabilizing the operation is connected between the base and the emitter of the transistor 63, and the base of the resistor 63 is an output terminal 44 of the polarity inversion detection circuit 40.
It is connected to the. Unlike the case of FIG. 2, the no-ringing terminal analog front end 20A is connected between the base and the emitter of the transistor 63, operates based on the output of the bell signal detection circuit, and is provided with switch means 70 for turning off the transistor 63. The switch means 70 is
A transistor 71 in which the output of the bell signal detection circuit is connected to the base, and a collector and an emitter are respectively connected between the base and the emitter of the transistor 63, and the transistor 7
1 has an operation stabilizing resistance 72.

【0008】このノーリンギング端末アナログフロント
エンド20Aにおける、通常の通信状態の設定動作は、
従来の図2と同様である。交換機10内に設けられた図
示しない極性反転回路から、伝送線路L1,L2に対し
て極性反転を行うと、ノーリンギング端末アナログフロ
ントエンド20内の極性反転検出回路40がこれを検出
し、その出力端子44に検出結果を出力する。この出力
は、ミラーキャパシタ65が付加されたトランジスタ6
3のベースを駆動するので、通信に必要なループ電流
が、交換機10内の図示しない極性反転回路→伝送線路
L1→整流回路30の入力端子31→整流回路30の正
側出力端子33→直流ループ電流形成用の抵抗64→ト
ランジスタ63→整流回路30の負側出力端子34→整
流回路30の入力端子32→伝送線路L2→交換機10
内の図示しない極性反転回路のルートに、なめらかに変
化しながら流れる。ベル信号受信動作の場合、即ち、電
話端末の呼出し時において、交換機10からベル信号が
送出された場合、ベル信号検出回路50の出力に同期し
てトランジスタ71が駆動され、該ベル信号電流BI
は、ベル信号源16→リングトリップ検出用抵抗15→
電流制限用抵抗14→スイッチ13→伝送線路L2→整
流回路30の入力端子32→整流回路30の正側出力端
子33→終端回路60内のトランス61の1次巻線61
a→キャパシタ62(直流ループ電流形成用の抵抗64
にも分流)→キャパシタ65→トランジスタ71のコレ
クタ→トランジスタ71のエミッタ→整流回路30の負
側出力端子34→整流回路30の入力端子31→伝送線
路L1→交換機10内のスイッチ11→電流制限用抵抗
12→電池VBB→アースへと流れる。
The normal communication state setting operation in the no-ringing terminal analog front end 20A is as follows.
This is similar to the conventional FIG. When polarity reversal is performed on the transmission lines L1 and L2 from a polarity reversal circuit (not shown) provided in the exchange 10, the polarity reversal detection circuit 40 in the no-ringing terminal analog front end 20 detects this, and its output terminal The detection result is output to 44. This output is the transistor 6 to which the Miller capacitor 65 is added.
Since the base of No. 3 is driven, the loop current required for communication is a polarity reversal circuit (not shown) in the exchange 10 → transmission line L1 → input terminal 31 of the rectifier circuit 30 → positive output terminal 33 of the rectifier circuit 30 → DC loop Current forming resistor 64 → transistor 63 → negative side output terminal 34 of rectifier circuit 30 → input terminal 32 of rectifier circuit 30 → transmission line L2 → switch 10
Flows to the route of the polarity reversing circuit (not shown) while changing smoothly. In the case of a bell signal receiving operation, that is, when a bell signal is sent from the exchange 10 at the time of calling a telephone terminal, the transistor 71 is driven in synchronization with the output of the bell signal detection circuit 50 to generate the bell signal current BI.
Is the bell signal source 16 → ring trip detection resistor 15 →
Current limiting resistor 14 → Switch 13 → Transmission line L2 → Input terminal 32 of rectifier circuit 30 → Positive output terminal 33 of rectifier circuit 30 → Primary winding 61 of transformer 61 in termination circuit 60
a → capacitor 62 (a resistor 64 for forming a DC loop current)
Shunt) → Capacitor 65 → Collector of transistor 71 → Emitter of transistor 71 → Negative output terminal 34 of rectifier circuit 30 → Input terminal 31 of rectifier circuit 30 → Transmission line L1 → Switch 11 in exchange 10 → For current limiting Resistance 12 → battery V BB → ground.

【0009】ところが、先の提案にも次のような問題が
ある。図5は、図4の動作波形を示す図であり、図5を
参照しつつ、図4のノーリンギング端末アナログフロン
トエンドの問題点を説明する。 (1) ベル信号受信時の突入電流による誤トリップ ノーリンギング端末アナログフロントエンド20A内の
各回路には、必ず、回路が動作するための動作閾値が存
在するため、ベル信号検出回路50の出力電流(図5の
(b))によって駆動されるトランジスタ71は、一定
時間(図5の(b)中のt1,t2)だけその導通を停
止する。ところが、整流回路30の出力電圧V30は、
半サイクルごとに零となる点はあるが図5の(a)のよ
うに連続であり、この出力電圧V30が、トランジスタ
63に印加されている。また、極性反転ではないにもか
かわらず、極性反転検出回路40の出力電流すなわちト
ランジスタ63のベース駆動電流(図5の(c))が、
連続して出力されている。つまり、電気的には、ベル信
号は正負にふれる大振幅交流信号であるため、一種の極
性反転信号にみえてしまうためである。そのため、トラ
ンジスタ71の一時的導通停止は、一時的なトランジス
タ63の導通となり、直流ループ電流形成用抵抗64よ
りも過渡的インピーダンスの低いキャパシタ62及びト
ランスの一次巻線61aを通じて数十mA〜十数mAの
過渡的大電流が流れることになる。即ち、図5の(d)
に示されるJ,K,L,Mのような突入電流が発生す
る。この過渡的大電流は、ベル信号源16→リングトリ
ップ検出抵抗15→電流制限用抵抗14→スイッチ13
→伝走線路L2→整流回路30→トランスの一次巻線6
1a→キャパシタ62(電流ループ形成用抵抗64にも
分流)→トランジスタ63→整流回路30→伝送線路L
1→スイッチ11→電流制限用抵抗12→直流電源VBB
→アースと流れる。その結果、交換機10内のリングト
リップ検出回路17は、その過渡的大電流を検出してし
まい、端末発呼ではないにもかかわらず、誤トリップ検
出を行ってしまう。
However, the above proposal also has the following problems. FIG. 5 is a diagram showing the operation waveforms of FIG. 4, and the problems of the no-ringing terminal analog front end of FIG. 4 will be described with reference to FIG. (1) Erroneous trip due to inrush current during reception of bell signal Since each circuit in the no-ringing terminal analog front end 20A always has an operation threshold for operating the circuit, the output current of the bell signal detection circuit 50 ( The transistor 71 driven by (b) of FIG. 5 stops its conduction for a fixed time (t1, t2 in (b) of FIG. 5). However, the output voltage V30 of the rectifier circuit 30 is
Although there is a point where it becomes zero every half cycle, it is continuous as shown in FIG. 5A, and this output voltage V30 is applied to the transistor 63. Further, the output current of the polarity inversion detection circuit 40, that is, the base drive current of the transistor 63 ((c) of FIG. 5) is
It is output continuously. In other words, electrically, the bell signal is a large-amplitude alternating signal that is positive and negative, and therefore appears as a kind of polarity inversion signal. Therefore, the temporary conduction stop of the transistor 71 becomes a temporary conduction of the transistor 63, and several dozen mA to several dozen through the capacitor 62 having a transient impedance lower than that of the DC loop current forming resistor 64 and the primary winding 61a of the transformer. A large transient current of mA will flow. That is, (d) of FIG.
Inrush currents such as J, K, L and M shown in FIG. This transient large current flows from the bell signal source 16 to the ring trip detection resistor 15 to the current limiting resistor 14 to the switch 13.
→ Transmission line L2 → Rectifier circuit 30 → Primary winding 6 of transformer
1a → capacitor 62 (also shunted to current loop forming resistor 64) → transistor 63 → rectifier circuit 30 → transmission line L
1 → Switch 11 → Current limiting resistor 12 → DC power supply V BB
→ It flows with the ground. As a result, the ring trip detection circuit 17 in the exchange 10 detects the transient large current, and erroneously detects the trip even though it is not a call from the terminal.

【0010】(2) ベル受信時の線路電流の正負非対
称による誤トリップ 整流回路30の出力電圧V30(図5の(a))は、交
換機10内の直流電源VBBに重畳された交流信号が整流
されたものである。そのため、半サイクルごとに出力電
圧は異なったものになり、終端回路60内のインピーダ
ンスに依存して流れる電流の電流値が、半サイクル毎に
変化する。即ち、ミラーキャパシタ65を介してトラン
ジスタ71のコレクタ→エミッタに流れるベル信号に基
づく電流は、ベル信号の半サイクルごとに異なり(図5
の(e))、これが原因で図5の(d)のように、伝送
線路L1,L2に流れるベル信号電流BIは、正負非対
称となる。交換機10内のリングトリップ回路17は、
ベル信号電流BIの正負非対称による直流成分を検出し
てしまい、端末発呼ではないのにもかかわらず誤トリッ
プを検出する可能性がある。とくに、交換機10に対し
てノーリンギング端末アナログフロントエンド20Aを
複数マルチ接続した場合、ベル信号電流BIの正負非対
称の大きさが、接続数に応じて増大する。例えば10端
末のノーリンギング端末アナログフロントエンド20A
を一対の伝送線路L1,L2に10台マルチ接続する
と、正負非対称の大きさは、10倍となる。即ち、誤ト
リップを検出する危険性が、極めて高くなり、回線品質
が著しく低下する。本発明は先の提案の技術のもってい
た課題として、ベル信号を受信したときの突入電流によ
る誤トリップを検出をする点、及びベル信号電流が非対
称であるために誤トリップ検出をする点について解決を
したノーリンギング端末アナログフロントエンドを提供
するものである。
(2) False trip due to positive / negative asymmetry of line current at the time of bell reception The output voltage V30 ((a) in FIG. 5) of the rectifier circuit 30 is an AC signal superimposed on the DC power supply V BB in the exchange 10. It has been rectified. Therefore, the output voltage becomes different every half cycle, and the current value of the current flowing depending on the impedance in the termination circuit 60 changes every half cycle. That is, the current based on the bell signal that flows from the collector to the emitter of the transistor 71 through the Miller capacitor 65 differs every half cycle of the bell signal (see FIG. 5).
(E)), which causes the bell signal current BI flowing through the transmission lines L1 and L2 to be positive and negative asymmetrical as shown in (d) of FIG. The ring trip circuit 17 in the exchange 10 is
A DC component due to the positive / negative asymmetry of the bell signal current BI may be detected, and an erroneous trip may be detected even though the call is not made from the terminal. Particularly, when a plurality of no-ringing terminal analog front ends 20A are multi-connected to the exchange 10, the magnitude of the positive / negative asymmetry of the bell signal current BI increases according to the number of connections. For example, a no-ringing terminal analog front end 20A of 10 terminals
When 10 units are multi-connected to the pair of transmission lines L1 and L2, the magnitude of positive and negative asymmetry becomes 10 times. That is, the risk of detecting an erroneous trip is extremely high, and the line quality is significantly degraded. The present invention solves the problems of the previously proposed technique with respect to detecting an erroneous trip due to an inrush current when a bell signal is received, and detecting an erroneous trip due to an asymmetric bell signal current. It provides a no-ringing terminal analog front end that does.

【0011】[0011]

【課題を解決するための手段】第1の発明は、前記課題
を解決するために、第1,第2の入力端子、正側出力端
子、及び負側出力端子を有し、該第1,第2の入力端子
が交換機からのびる一対の伝送線路に接続された整流回
路と、前記伝送線路に接続され、該伝送線路上の極性反
転状態を検出する極性反転検出回路と、前記整流回路の
正側出力端子と負側出力端子間に並列接続され、前記伝
送線路からのベル信号を検出するベル信号検出回路と、
前記極性反転検出回路の出力に基づき動作してノーリン
ギング通信に必要な直流ループ電流を形成するミラー積
分回路を有し、前記整流回路の正側出力端子と負側出力
端子間に並列接続された終端回路とを、備えたノーリン
ギング端末アナログフロントエンドにおいて、次のよう
な手段を講じている。即ち、このノーリンギング端末ア
ナログフロントエンドは、前記極性反転検出回路の出力
を遅延して前記ミラー積分回路に伝達する遅延回路と、
前記遅延回路及び前記ミラー積分回路間に接続され、駆
動信号により動作して該ミラー積分回路をオフ状態にす
るスイッチ手段とを設けている。さらに、このノーリン
ギング端末アナログフロントエンドは、前記正側出力端
子及び負側出力端子間の電圧に基づいて動作し、前記ベ
ル信号検出回路の出力レベルを変換して前記極性反転検
出回路の検出結果をリセットするリセット信号と前記ス
イッチ手段に与える駆動信号とを生成する制御信号生成
回路と、前記リセット信号を平滑化して前記極性反転検
出回路のリセット端子に供給する電荷蓄積回路とを設け
ている。
In order to solve the above-mentioned problems, a first invention has first and second input terminals, a positive side output terminal and a negative side output terminal. A rectifier circuit having a second input terminal connected to a pair of transmission lines extending from the exchange; a polarity reversal detection circuit connected to the transmission line for detecting a polarity reversal state on the transmission line; A bell signal detection circuit that is connected in parallel between the side output terminal and the negative side output terminal and that detects a bell signal from the transmission line,
It has a Miller integrator circuit that operates based on the output of the polarity reversal detection circuit to form a DC loop current necessary for no ringing communication, and a termination connected in parallel between the positive side output terminal and the negative side output terminal of the rectifier circuit. In the no-ringing terminal analog front end including the circuit, the following measures are taken. That is, the no-ringing terminal analog front end delays the output of the polarity inversion detection circuit and transfers it to the Miller integrator circuit,
There is provided switching means connected between the delay circuit and the Miller integrating circuit and operated by a drive signal to turn off the Miller integrating circuit. Further, the no-ringing terminal analog front end operates based on the voltage between the positive side output terminal and the negative side output terminal, converts the output level of the bell signal detection circuit, and outputs the detection result of the polarity inversion detection circuit. A control signal generation circuit that generates a reset signal for resetting and a drive signal that is given to the switch means, and a charge storage circuit that smoothes the reset signal and supplies the smoothed reset signal to the reset terminal of the polarity inversion detection circuit are provided.

【0012】第2の発明によれば、第1,第2の入力端
子、正側出力端子、及び負側出力端子を有し、該第1,
第2の入力端子が交換機からのびる一対の伝送線路に接
続された整流回路と、前記伝送線路に接続され、該伝送
線路上の極性反転状態を検出する極性反転検出回路と、
前記整流回路の正側出力端子と負側出力端子間に並列接
続され、前記伝送線路からのベル信号を検出するベル信
号検出回路と、前記極性反転検出回路の出力に基づき動
作してノーリンギング通信に必要な直流ループ電流を形
成するミラー積分回路を有し、前記整流回路の正側出力
端子と負側出力端子間に並列接続された終端回路とを、
備えたノーリンギング端末アナログフロントエンドにお
いて、次のような手段を講じている。即ち、前記ミラー
積分回路は、制御電極、第1の電極及び第2の電極を有
し、該制御電極に与えられた前記極性反転検出回路の出
力に基づき該第1及び第2の電極が導通して前記直流ル
ープ電流を形成するスイッチ素子と、前記第1の電極及
び制御電極間に整流素子を介して接続されたミラーキャ
パシタと、前記ミラーキャパシタの電極に対して電位を
設定する抵抗とを、備えている。第3の発明によれば、
第2の発明における前記スイッチ素子は、第1の電極が
コレクタ、第2の電極がエミッタ、及び制御電極がベー
スでそれぞれ形成され、該べース・エミッタ間に安定化
抵抗が接続されたトランジスタで構成している。また、
前記整流素子は、ベースにアノードが接続されたダイオ
ードで構成し前記ダイオードのカソードと前記トランジ
スタのエミッタとの間に高抵抗を接続している。
According to the second invention, the first and second input terminals, the positive side output terminal and the negative side output terminal are provided, and the first and second input terminals are provided.
A rectifier circuit having a second input terminal connected to a pair of transmission lines extending from the exchange; and a polarity reversal detection circuit connected to the transmission line and detecting a polarity reversal state on the transmission line,
A bell signal detection circuit that is connected in parallel between the positive side output terminal and the negative side output terminal of the rectifier circuit and that detects a bell signal from the transmission line, and operates based on the output of the polarity inversion detection circuit to perform no ringing communication. Having a Miller integrating circuit that forms a necessary DC loop current, a terminating circuit connected in parallel between the positive side output terminal and the negative side output terminal of the rectifier circuit,
The following measures are taken in the equipped analog front end of the no-ringing terminal. That is, the Miller integrating circuit has a control electrode, a first electrode, and a second electrode, and the first and second electrodes are made conductive based on the output of the polarity inversion detection circuit given to the control electrode. A switch element that forms the DC loop current, a mirror capacitor that is connected between the first electrode and the control electrode via a rectifying element, and a resistor that sets a potential with respect to the electrode of the mirror capacitor. Is prepared. According to the third invention,
The switch element in the second invention is a transistor in which a first electrode is a collector, a second electrode is an emitter, and a control electrode is a base, and a stabilizing resistor is connected between the base and the emitter. It consists of. Also,
The rectifying element is composed of a diode whose anode is connected to the base, and a high resistance is connected between the cathode of the diode and the emitter of the transistor.

【0013】[0013]

【作用】第1の発明によれば、以上のようにノーリンギ
ング端末アナログフロントエンドを構成したので、ベル
信号受信時に制御信号生成回路は、リセット信号と駆動
信号を生成する。リセット信号は、電荷蓄積回路で平滑
化され、極性反転検出回路に伝達される。例えば、ベル
信号受信時に極性反転検出回路が動作して出力電流を発
生していた場合に、そのリセット信号は、極性反転検出
回路の出力をリセットする。一方、ベル信号受信開始時
時に極性反転検出回路が動作して発生した出力電流は、
遅延回路を介して遅延されてミラー積分回路に伝達され
る。それに先行して、制御信号生成回路からの駆動信号
は、スイッチ手段を動作させ、ミラー積分回路をオフ状
態にする。第2の発明によれば、スイッチング素子は、
極性反転検出回路の出力に基づきオン,オフし、スイッ
チング素子がオン状態のとき、第1,第2の電極が導通
してノーリンギンク通信に必要な直流ループ電流が形成
される。スイッチング素子がオフ状態のとき、ミラーキ
ャパシタ及び抵抗がスイッチング素子の第1,第2の電
極間をバイパスする。例えば、この抵抗の抵抗値を大き
くすると、ベル信号受信時に整流回路の正側出力端子及
び負側出力端子間に流れる電流が低減される。第3の発
明によれば、第2の発明におけるスイッチング素子が、
第1の電極がコレクタ、第2の電極がエミッタ、及び制
御電極がベースでそれぞれ形成され、そのべース・エミ
ッタ間に安定化抵抗が接続されたトランジスタで構成さ
れている。また、前記整流素子は、ベースにアノードが
接続されたダイオードで構成され前記ダイオードのカソ
ードと、前記トランジスタのエミッタとの間に高抵抗が
接続されている。従って、前記課題を解決できるのであ
る。
According to the first aspect of the invention, since the no-ringing terminal analog front end is configured as described above, the control signal generation circuit generates the reset signal and the drive signal when the bell signal is received. The reset signal is smoothed by the charge storage circuit and transmitted to the polarity inversion detection circuit. For example, when the polarity reversal detection circuit operates to generate an output current when the bell signal is received, the reset signal resets the output of the polarity reversal detection circuit. On the other hand, the output current generated by the operation of the polarity reversal detection circuit at the start of receiving the bell signal is
The signal is delayed via the delay circuit and transmitted to the Miller integrating circuit. Prior to that, the drive signal from the control signal generation circuit operates the switch means to turn off the Miller integrator circuit. According to the second invention, the switching element is
When the switching element is turned on and off based on the output of the polarity reversal detection circuit and the switching element is in the on state, the first and second electrodes are turned on to form a DC loop current required for the noringin communication. When the switching element is off, the mirror capacitor and the resistor bypass between the first and second electrodes of the switching element. For example, if the resistance value of this resistor is increased, the current flowing between the positive side output terminal and the negative side output terminal of the rectifier circuit when the bell signal is received is reduced. According to the third invention, the switching element in the second invention is
The first electrode is formed of a collector, the second electrode is formed of an emitter, and the control electrode is formed of a base, and a stabilizing resistor is connected between the base and the emitter of the transistor. The rectifying element is composed of a diode whose anode is connected to the base, and a high resistance is connected between the cathode of the diode and the emitter of the transistor. Therefore, the above problem can be solved.

【0014】[0014]

【実施例】図1は、本発明の実施例のノーリンギング端
末アナログフロントエンドの回路図であり、従来の図2
或いは先の提案の図4中の要素と共通の要素には、共通
の符号が付されている。このノーリンギング端末アナロ
グフロントエンド20Bは、従来の図2或いは先の提案
の図4と同一構成の交換機10に、伝送線路L1,L2
を介して接続されている。交換機10には、伝送線路L
1に接続されたスイッチ11を有し、そのスイッチ11
には電流制限用抵抗12を介して例えば−48Vの電池
BBが接続されている。また、伝送線路L2にはスイッ
チ13が接続され、そのスイッチ13に、電流制限用抵
抗14、及びリングトリップ検出用抵抗15を介して例
えば16Hz、75Vr.m.s のベル信号源16が接続さ
れている。リングトリップ検出用抵抗15には、リング
トリップ回路17が並列に接続されている。交換機10
には、図示しないが極性反転回路等の他の回路も設けら
れている。ノーリンギング端末アナログフロントエンド
20Bには、整流回路30と、伝送線路L1,L2上の
極性反転状態を検出して保持する極性反転検出回路40
Bと、交換機10からのベル信号を検出するベル信号検
出回路50とが、備えられている。整流回路30とベル
信号検出回路50は、図2及び図4と同様の構成であ
り、極性反転検出回路は、図2及び図4とは異なり、リ
セット信号入力端子45を有している。また、ノーリン
ギング端末アナログフロントエンド20Bは、図2及び
図4とは異なり、ベル信号検出回路50の出力に基づき
動作して制御信号を生成する制御信号生成回路80と、
終端回路100とを、設けている。整流回路30の第
1,第2の入力端子31,32及び極性反転検出回路4
0Bの入力端子41,42は、一対の伝送線路L1,L
2に接続されている。極性反転検出回路40Bは、検出
結果を保持する保持回路43を有している。整流回路3
0の正側出力端子33と負側出力端子34との間にはそ
れぞれ並列に、ベル信号検出回路50の入力端子51,
52、制御信号生成回路80の入力端子、及び終端回路
100の入力端子が、接続されている。
1 is a circuit diagram of an analog front end of a no-ringing terminal according to an embodiment of the present invention, and FIG.
Alternatively, common reference numerals are given to elements common to the elements in FIG. 4 of the above proposal. This no-ringing terminal analog front end 20B is provided in the exchange 10 having the same configuration as that of the conventional FIG. 2 or the previously proposed FIG.
Connected through. The exchange 10 has a transmission line L
1 has a switch 11 connected to
A battery V BB of, for example, −48V is connected to the battery via a current limiting resistor 12. Further, a switch 13 is connected to the transmission line L2, and a bell signal source 16 of, for example, 16 Hz and 75 Vr.ms is connected to the switch 13 via a current limiting resistor 14 and a ring trip detecting resistor 15. . A ring trip circuit 17 is connected in parallel to the ring trip detection resistor 15. Exchange 10
Although not shown in the figure, other circuits such as a polarity reversing circuit are also provided. The no-ringing terminal analog front end 20B includes a rectifier circuit 30 and a polarity inversion detection circuit 40 that detects and holds the polarity inversion state on the transmission lines L1 and L2.
B and a bell signal detection circuit 50 for detecting a bell signal from the exchange 10 are provided. The rectifier circuit 30 and the bell signal detection circuit 50 have the same configurations as those in FIGS. 2 and 4, and the polarity inversion detection circuit has a reset signal input terminal 45, which is different from FIGS. 2 and 4. 2 and 4, the no-ringing terminal analog front end 20B operates based on the output of the bell signal detection circuit 50 to generate a control signal, and a control signal generation circuit 80.
The termination circuit 100 is provided. The first and second input terminals 31 and 32 of the rectifier circuit 30 and the polarity reversal detection circuit 4
The input terminals 41 and 42 of OB are the pair of transmission lines L1 and L.
Connected to 2. The polarity inversion detection circuit 40B has a holding circuit 43 that holds the detection result. Rectifier circuit 3
0 between the positive-side output terminal 33 and the negative-side output terminal 34 are respectively connected in parallel, and the input terminals 51,
52, the input terminal of the control signal generation circuit 80, and the input terminal of the termination circuit 100 are connected.

【0015】制御信号生成回路80は、ベル信号検出回
路の出力端子53にベースが接続されたトランジスタ8
1と、そのトランジスタ81のエミッタ抵抗82と、エ
ミッタ抵抗82と相俟って定電流回路を構成する2個の
ダイオード831 ,832 と、トランジスタ81のベー
ス・エミッタ間に接続された動作安定化抵抗84と、ト
ランジスタ81のコレクタにアノードが接続されて制御
信号生成回路80の動作開始閾値を設定するツェナーダ
イオード85とを、備えている。制御信号生成回路80
は、さらに、制御信号発生用の2個のトランジスタ8
6,87と、各トランジスタ86,87のそれぞれのエ
ミッタ抵抗88,89と、それらのエミッタ抵抗88,
89と相俟って定電流回路を構成する2個直列のダイオ
ード901,902 と、各トランジスタ86,87の動
作安定用抵抗91とを、設けている。各トランジスタ8
6,87のエミッタは、それぞれ抵抗88,89を介し
て整流回路30の正側出力端子33にそれぞれ接続さ
れ、トランジスタ81のエミッタは、抵抗82を介して
負側出力端子34に接続されている。また、各トランジ
スタ86,87のベースは、ツェナーダイオード85の
カソードに接続され、その各トランジスタ86,87の
コレクタは、制御信号を出力する第1,第2の出力端子
92,93にそれぞれ接続されている。
The control signal generation circuit 80 includes a transistor 8 whose base is connected to the output terminal 53 of the bell signal detection circuit.
1 and the emitter resistance 82 of the transistor 81, two diodes 83 1 and 83 2 forming a constant current circuit together with the emitter resistance 82, and stable operation connected between the base and the emitter of the transistor 81. And a zener diode 85 whose anode is connected to the collector of the transistor 81 and which sets the operation start threshold of the control signal generation circuit 80. Control signal generation circuit 80
Further includes two transistors 8 for generating control signals.
6, 87, the emitter resistances 88 and 89 of the transistors 86 and 87, and the emitter resistances 88 and 89,
Two diodes 90 1 and 90 2 in series, which form a constant current circuit together with 89, and an operation stabilizing resistor 91 of each of the transistors 86 and 87 are provided. Each transistor 8
The emitters of the transistors 6, 87 are connected to the positive output terminal 33 of the rectifier circuit 30 via the resistors 88, 89, respectively, and the emitter of the transistor 81 is connected to the negative output terminal 34 via the resistor 82. . The bases of the transistors 86 and 87 are connected to the cathode of the Zener diode 85, and the collectors of the transistors 86 and 87 are connected to the first and second output terminals 92 and 93 for outputting control signals, respectively. ing.

【0016】終端回路100は、従来の図2及び先の提
案の図4と同様に、交流信号伝達用のトランス101の
1次巻線101aと、トランス101の2次巻線101
bと、1次巻線101aに対して直列の直流電流阻止用
のキャパシタ102と、1次巻線101a及びキャパシ
タ102に対して並列の直流ループ電流形成用抵抗10
3とを有し、トランス101の2次巻線101bには、
交流信号用の出力端子104,105が接続され、出力
端子104,105を介して外部に接続されたモデム等
との送受信を行うようになっている。また、直流ループ
電流形成用抵抗103は、数KΩ〜数十KΩの抵抗値を
有している。終端回路100は、さらに、従来の図2及
び先の提案の図4とは異なった高インピーダンス型のミ
ラー積分回路を110を設けている。高インピーダンス
型のミラー積分回路110は、コレクタが1次巻線10
1a及びキャパシタ102に、エミッタが整流回路30
の負側出力端子34にそれぞれ接続され、ベースに入力
される極性反転検出回路40Bの出力に基づき動作して
ノーリンギング通信時に必要な直流ループ電流形成する
トランジスタ111と、トランジスタ111のベース・
エミッタ間に接続された動作安定化抵抗112と、その
トランジスタ111のベース・コレクタ間に付加された
ミラーキャパシタ113と、カソードがトランジスタ1
11のベースに接続され、アノードがミラーキャパシタ
113に直列に接続された整流素子のダイオード114
と、整流回路30の負側出力端子34に接続されてミラ
ーキャパシタ113の一方の電極に電位を設定する高抵
抗115とを備えている。
The terminating circuit 100 has a primary winding 101a of a transformer 101 for transmitting an AC signal and a secondary winding 101 of the transformer 101, as in FIG. 2 of the related art and FIG. 4 of the above proposal.
b, a capacitor 102 for blocking a direct current in series with the primary winding 101a, and a DC loop current forming resistor 10 in parallel with the primary winding 101a and the capacitor 102.
3 and the secondary winding 101b of the transformer 101 has
Output terminals 104 and 105 for AC signals are connected, and transmission / reception is performed with a modem or the like connected to the outside via the output terminals 104 and 105. Further, the DC loop current forming resistor 103 has a resistance value of several KΩ to several tens KΩ. The termination circuit 100 further includes a high impedance type Miller integrating circuit 110, which is different from the conventional FIG. 2 and the previously proposed FIG. In the high impedance type Miller integrating circuit 110, the collector has the primary winding 10
The rectifier circuit 30 has an emitter for the 1a and the capacitor 102.
Of the transistor 111 which is connected to the negative output terminal 34 of the transistor 111 and operates based on the output of the polarity reversal detection circuit 40B input to the base to form a DC loop current necessary for no ringing communication.
The operation stabilizing resistor 112 connected between the emitters, the Miller capacitor 113 added between the base and collector of the transistor 111, and the cathode of the transistor 1
Rectifier diode 114 connected to the base of 11 and having its anode connected in series with Miller capacitor 113
And a high resistance 115 that is connected to the negative output terminal 34 of the rectifier circuit 30 and sets a potential to one electrode of the mirror capacitor 113.

【0017】制御信号生成回路の第1の出力端子92
は、電荷蓄積回路120を介して極性反転検出回路40
Bのリセット信号入力端子45に接続されている。電荷
蓄積回路120は、整流回路30の負側出力端子34と
第1の出力端子92間に接続された電荷蓄積用キャパシ
タ121と、第1の出力端子92及びリセット信号入力
端子45間に接続された抵抗122を有している。極性
反転検出回路の出力端子44は、遅延回路130とスイ
ッチ手段140とを介してミラー積分回路110中のト
ランジスタ11のベースに接続され、その遅延回路13
0は、キャパシタ131と抵抗132とを有している。
スイッチ手段140はミラー積分回路110の入力クラ
ンプ回路となり、ミラー積分回路110中のトランジス
タ111のベース・エミッタ間にコレクタとエミッタが
接続されたトランジスタ141を有している。トランジ
スタ141のベース・エミッタ間には、動作安定化抵抗
142が付加され、制御信号生成回路80の第2の出力
端子93から駆動信号がベースに入力され、このトラン
ジスタ141が動作する構成である。
The first output terminal 92 of the control signal generation circuit
Is the polarity reversal detection circuit 40 via the charge storage circuit 120.
It is connected to the reset signal input terminal 45 of B. The charge storage circuit 120 is connected between the charge storage capacitor 121 connected between the negative output terminal 34 of the rectifier circuit 30 and the first output terminal 92, and the first output terminal 92 and the reset signal input terminal 45. Has a resistor 122. The output terminal 44 of the polarity inversion detection circuit is connected to the base of the transistor 11 in the Miller integrating circuit 110 via the delay circuit 130 and the switching means 140, and the delay circuit 13 thereof is connected.
0 has a capacitor 131 and a resistor 132.
The switch means 140 serves as an input clamp circuit of the Miller integrating circuit 110, and has a transistor 141 having a collector and an emitter connected between the base and the emitter of the transistor 111 in the Miller integrating circuit 110. An operation stabilizing resistor 142 is added between the base and emitter of the transistor 141, and a drive signal is input to the base from the second output terminal 93 of the control signal generation circuit 80, so that the transistor 141 operates.

【0018】次に、図1のノーリンギング端末アナログ
フロントエンドの動作を説明する。図6は、図1の動作
波形を示す図であり、図6を参照しつつ図1の動作を説
明する。通常のノーリンギング通信状態を設定する場
合、従来或いは先の提案と同様である。即ち、交換機1
0内に設けられた図示しない極性反転回路から、伝送線
路L1,L2に対して極性反転を行うと、ノーリンギン
グ端末アナログフロントエンド20B内の極性反転検出
回路40Bがこれを検出し、その出力端子44に検出結
果を出力する。この出力は、ミラーキャパシタ113が
付加されたトランジスタ111のベースを駆動するの
で、通信に必要なループ電流が、交換機10内の図示し
ない極性反転回路→伝送線路L1→整流回路30の入力
端子31→整流回路30の正側出力端子33→直流ルー
プ電流形成用の抵抗103→トランジスタ111→整流
回路30の負側出力端子34→整流回路30の入力端子
32→伝送線路L2→交換機10内の図示しない極性反
転回路のルートに、ミラーキャパシタ113によるいわ
ゆるミラー効果によりなめらかに変化しながら流れる。
以上のようにしてノーリンギング端末アナログフロント
エンド20Bの通信状態が設定される。
Next, the operation of the no-ringing terminal analog front end shown in FIG. 1 will be described. FIG. 6 is a diagram showing the operation waveforms of FIG. 1, and the operation of FIG. 1 will be described with reference to FIG. When setting a normal no-ringing communication state, it is similar to the conventional or previous proposal. That is, exchange 1
When polarity inversion is performed on the transmission lines L1 and L2 from a polarity inversion circuit (not shown) provided in 0, the polarity inversion detection circuit 40B in the no-ringing terminal analog front end 20B detects this, and its output terminal 44 The detection result is output to. Since this output drives the base of the transistor 111 to which the mirror capacitor 113 is added, the loop current required for communication causes a polarity reversal circuit (not shown) in the exchange 10 → transmission line L1 → input terminal 31 of the rectifier circuit 30 → Positive side output terminal 33 of rectifier circuit 30 → DC loop current forming resistor 103 → transistor 111 → negative side output terminal 34 of rectifier circuit 30 → input terminal 32 of rectifier circuit 30 → transmission line L2 → not shown in exchange 10 The current flows in the route of the polarity inversion circuit while smoothly changing due to the so-called Miller effect of the mirror capacitor 113.
As described above, the communication state of the no-ringing terminal analog front end 20B is set.

【0019】次に、電話端末呼出し時において交換機1
0からベル信号が送出された場合、の動作について説明
する。整流回路30の出力電圧V30は、交換機10の
直流電源VBB(例えば−48V)にベル信号源16のベ
ル信号(例えば、75Vr.m.s )が重畳されているの
で、その出力電圧V30は図6の(a)のように、半サ
イクル毎に、|−48V−2(75)1/2 V|の約15
4Vと、|−48V+2(75)1/2 V|の約58Vと
なる。交換機10からのベル信号が、図6の(a)のP
点から送出された場合、ベル信号検出回路50が動作
し、図6の(b)の出力電流が得られる。このとき、P
点の電圧が大きい場合には、出力電圧V30が極性反転
検出回路40Bの動作閾値を越えるので、極性反転検出
回路40Bも動作する(図6の(e)の)。極性反転
検出回路40Bの出力は、図6の(f)ののように、
遅延回路130で遅延されてトランジスタ111のベー
スに供給される。一方、制御信号生成回路80は、ベル
信号検出回路50の出力電流によって動作可能の状態と
なる。そして整流回路30の出力電圧V30が閾値を越
えたとき、制御信号生成回路80内のツェナーダイオー
ド85が導通し、トランジスタ86,87が動作して2
つの制御信号が生成される。これらの制御信号は、出力
電圧V30が閾値以下の時を不動作範囲(図6の
(b),(c)及び(g)のt1,t2)とする信号で
ある。2つの制御信号のうちの一方は極性反転検出回路
40Bに対するリセット信号であり、他方は、スイッチ
手段140に対する駆動信号である。リセット信号は、
図6の(d)のように電荷蓄積回路120を介して平滑
化された後、極性反転検出回路40Bのリセット信号入
力端子45に連続的に供給される。そのため、極性反転
検出回路40B中の保持回路43に保持された検出結果
が、図6の(e)ののように、リセットされる。極性
反転検出回路の出力がオフ状態とされるため、遅延回路
130の出力電流すなわちミラー積分回路110の入力
電流は、図6の(f)のに示される時間t3後に停止
する。
Next, when the telephone terminal is called, the exchange 1
The operation when the bell signal is transmitted from 0 will be described. The output voltage V30 of the rectifier circuit 30 is the DC power supply V BB (e.g., -48V) of the exchange 10 to which the bell signal (e.g., 75Vr.ms) of the bell signal source 16 is superposed, so that the output voltage V30 of FIG. As shown in (a) of the above, about 15 of | -48V-2 (75) 1/2 V |
4V and | -48V + 2 (75) 1/2 V | of about 58V. The bell signal from the exchange 10 is P in FIG.
When the signal is transmitted from the point, the bell signal detection circuit 50 operates and the output current of FIG. 6B is obtained. At this time, P
When the voltage at the point is large, the output voltage V30 exceeds the operation threshold value of the polarity inversion detection circuit 40B, so that the polarity inversion detection circuit 40B also operates ((e) in FIG. 6). The output of the polarity inversion detection circuit 40B is as shown in (f) of FIG.
It is delayed by the delay circuit 130 and supplied to the base of the transistor 111. On the other hand, the control signal generation circuit 80 becomes operable by the output current of the bell signal detection circuit 50. Then, when the output voltage V30 of the rectifier circuit 30 exceeds the threshold value, the Zener diode 85 in the control signal generation circuit 80 becomes conductive, and the transistors 86 and 87 operate to operate 2
Two control signals are generated. These control signals are signals that make the inoperative range (t1, t2 in (b), (c) and (g) of FIG. 6) when the output voltage V30 is less than or equal to the threshold value. One of the two control signals is a reset signal for the polarity inversion detection circuit 40B, and the other is a drive signal for the switch means 140. The reset signal is
After being smoothed through the charge storage circuit 120 as shown in FIG. 6D, it is continuously supplied to the reset signal input terminal 45 of the polarity inversion detection circuit 40B. Therefore, the detection result held in the holding circuit 43 in the polarity inversion detection circuit 40B is reset as shown in (e) of FIG. Since the output of the polarity inversion detection circuit is turned off, the output current of the delay circuit 130, that is, the input current of the Miller integrating circuit 110 stops after the time t3 shown in (f) of FIG.

【0020】一方、制御信号生成回路80の第2の出力
端子93から出力される駆動信号は、ベル信号に同期し
て、図6の(g)のt4のように、スイッチ手段140
へ供給される。ここで、遅延回路130内の数μFのキ
ャパシタ131及び数kΩの抵抗132と、電荷蓄積回
路120内の数μFのキャパシタ121及び数十kΩの
抵抗122とを適切に選択することによって、時間t3
<t4とすることができる。その結果、スイッチ手段1
40は、確実にミラー積分回路110の動作を制御する
ミラー積分回路110の入力クランプ回路となる。即
ち、図5の(d)の先の提案の課題における突入電流J
の発生を防止する。さらに、図6の(f)の以降は、
極性反転検出回路40Bがリセットされ、極性反転検出
回路40Bは出力電流を送出しない。よって、ミラー積
分回路110に対するスイッチ手段140が、図6の
(g)に示す時間t2の間オフ状態であっても、トラン
ジスタ111のオフ状態は維持される。即ち、先の提案
の課題の図5(d)における突入電流K,L,Mの発生
を防ぐことができる。以上のような動作が実施され、ベ
ル信号電流BIは、ベル信号源16→リングトリップ検
出用抵抗15→電流制限用抵抗14→スイッチ13→伝
送線路L2→整流回路30の入力端子32→整流回路3
0の正側出力端子33→終端回路100内のトランス1
01の1次巻線101a→キャパシタ102(直流ルー
プ電流形成用の抵抗103にも分流)→ミラーキャパシ
タ113→抵抗115→整流回路30の負側出力端子3
4→整流回路30の入力端子31→伝送線路L1→交換
機10内のスイッチ11→電流制限用抵抗12→電池V
BB→アースへと流れる。ベル信号受信状態において、ミ
ラーキャパシタ113を通過したベル信号電流BIは、
ダイオード114によってスイッチ手段140への流れ
込みが阻止され、そのベル信号電流BIは、ミラーキャ
パシタ113の電極に対して電位を与えるための抵抗1
15を介して整流回路30の負側出力端子34に流れ
る。抵抗115の抵抗値を高抵抗に設定すれば、ミラー
キャパシタ113を通過するベル信号電流BIは、整流
回路30の出力電圧V30の大きさに対して影響を小さ
くすることができる。いま、図2の従来例において、ベ
ル信号周波数f=16Hz、ミラーキャパシタ113の
容量C=0.1μFとすれば、ミラーキャパシタのイン
ピーダンスZは、約99.5KΩとなり、例えば出力電
圧V30の154Vの電圧が印加された場合、154V
/99.5KΩで決まる約1.55mAとなる。また、
58Vが印加された場合に、58V/99.5KΩで決
まる約0.58mAのベル信号電流BIが流れる。この
ベル信号電流BIの非対称電流の大きさは、1.55m
A−0.58mA=0.97mAとなる。
On the other hand, the drive signal output from the second output terminal 93 of the control signal generating circuit 80 is synchronized with the bell signal, and is represented by t4 in FIG.
Is supplied to. Here, by appropriately selecting the capacitor 131 of several μF and the resistor 132 of several kΩ in the delay circuit 130, and the capacitor 121 of several μF and the resistor 122 of several tens kΩ in the charge storage circuit 120, the time t3.
It may be <t4. As a result, the switch means 1
Reference numeral 40 serves as an input clamp circuit of the Miller integrating circuit 110 that reliably controls the operation of the Miller integrating circuit 110. That is, the inrush current J in the problem of the previous proposal of FIG.
To prevent the occurrence of. Furthermore, after (f) in FIG.
The polarity inversion detection circuit 40B is reset, and the polarity inversion detection circuit 40B does not send the output current. Therefore, even when the switch means 140 for the Miller integrating circuit 110 is in the off state for the time t2 shown in (g) of FIG. 6, the off state of the transistor 111 is maintained. That is, it is possible to prevent the generation of the inrush currents K, L, and M in FIG. The above-described operation is performed, and the bell signal current BI is generated by bell signal source 16 → ring trip detection resistor 15 → current limiting resistor 14 → switch 13 → transmission line L2 → input terminal 32 of rectifier circuit 30 → rectifier circuit 30. Three
Positive output terminal 33 of 0 → transformer 1 in termination circuit 100
01 primary winding 101a → capacitor 102 (also shunted to resistor 103 for forming a DC loop current) → mirror capacitor 113 → resistor 115 → negative side output terminal 3 of rectifier circuit 30
4 → Input terminal 31 of rectifier circuit 30 → Transmission line L1 → Switch 11 in switch 10 → Current limiting resistor 12 → Battery V
BB → flows to earth. In the bell signal receiving state, the bell signal current BI passing through the mirror capacitor 113 is
The diode 114 blocks the flow into the switch means 140, and its bell signal current BI has a resistance 1 for applying a potential to the electrode of the mirror capacitor 113.
It flows to the negative side output terminal 34 of the rectifier circuit 30 via 15. If the resistance value of the resistor 115 is set to a high resistance, the bell signal current BI passing through the mirror capacitor 113 can reduce the influence on the magnitude of the output voltage V30 of the rectifier circuit 30. Now, assuming that the bell signal frequency f = 16 Hz and the capacitance C of the mirror capacitor 113 is 0.1 μF in the conventional example of FIG. 2, the impedance Z of the mirror capacitor is about 99.5 KΩ, and for example, the output voltage V30 of 154 V is 154 V. 154V when voltage is applied
It is about 1.55 mA determined by /99.5 KΩ. Also,
When 58 V is applied, a bell signal current BI of about 0.58 mA determined by 58 V / 99.5 KΩ flows. The magnitude of the asymmetrical current of the bell signal current BI is 1.55 m
A-0.58 mA = 0.97 mA.

【0021】図7は、マルチ接続されたノーリンギング
端末アナログフロントエンドを示す図である。図7で
は、一対の伝送線路L1,L2に対し、複数台の図1の
ノーリンギング端末アナログフロントエンド20B1
20Bn が、接続されている。例えば、10台マルチ接
続された場合、ベル信号電流BIの非対称電流の大きさ
は、0.97mA×10台=9.7mAとなる。端末ま
たは交換機10の過渡応答によるオーバーシュートやア
ンダーシュート等を考え合わせると、例えば交換機10
内のリングトリップ最小閾値12mAに対してほとんど
マージンがなく、誤トリップの危険性が高い。ここで、
抵抗115の抵抗値を1MΩ程度に設定すると、ミラー
キャパシタ113のインピーダンスZと抵抗115の抵
抗値の合計は、1.995MΩとなる。そのため、ベル
信号電流BIは、印加される整流回路30の出力電圧V
30が、 154Vの場合、154V/1.995MΩの約0.0
77mA…(I) 58Vの場合、 58V/1.995MΩの約0.02
9mA…(II) となる。そのため、伝送線路を流れる正負非対称電流の
大きさは、0.077mA−0.029mA=0.00
48mAと極めて小さく、ほぼ対称と見なすことができ
る(図6の(i)及び(h))。即ち、図7のように1
0台マルチ接続された場合でも、正負非対称電流は、
0.048mA×10台=0.48mAとなり、端末ま
たは交換機10の過渡応答によるオーバーシュートやア
ンダーシュート等を考え合わせても、交換機10内のリ
ングトリップ最小閾値12mAに対して充分なマージン
を得ることができる。
FIG. 7 is a diagram showing a multi-connected no-ringing terminal analog front end. In FIG. 7, for the pair of transmission lines L1 and L2, a plurality of no-ringing terminal analog front ends 20B 1 to
20B n are connected. For example, when 10 units are multi-connected, the magnitude of the asymmetric current of the bell signal current BI is 0.97 mA × 10 units = 9.7 mA. Considering overshoot, undershoot, etc. due to the transient response of the terminal or the exchange 10, for example, the exchange 10
There is almost no margin for the minimum ring trip threshold of 12 mA, and the risk of false trips is high. here,
When the resistance value of the resistor 115 is set to about 1 MΩ, the sum of the impedance Z of the mirror capacitor 113 and the resistance value of the resistor 115 is 1.995 MΩ. Therefore, the bell signal current BI is the output voltage V of the applied rectifier circuit 30.
When 30 is 154V, about 154V / 1.995MΩ about 0.0
77mA ... (I) 58V, 58V / 1.995MΩ about 0.02
It becomes 9mA ... (II). Therefore, the magnitude of the positive / negative asymmetric current flowing through the transmission line is 0.077 mA-0.029 mA = 0.00.
It is extremely small at 48 mA and can be regarded as almost symmetrical ((i) and (h) in FIG. 6). That is, as shown in FIG.
Even when 0 units are multi-connected, the positive / negative asymmetric current is
0.048 mA x 10 units = 0.48 mA, and even if the overshoot and undershoot due to the transient response of the terminal or the exchange 10 are taken into consideration, a sufficient margin can be obtained for the minimum ring trip threshold 12 mA in the exchange 10. You can

【0022】以上のように、本実施例では、ベル信号受
信時に極性反転検出回路40Bの出力が、遅延回路13
0で遅延され、一方、制御信号生成回路80が動作し、
スイッチ手段140が駆動する。そのため、ミラー積分
回路110内のトランジスタ111がオフ状態に維持さ
れた状態で、ベル信号電流BIが流れる。また、制御信
号生成回路80は、平滑化されたリセット信号をその極
性反転検出回路40Bに供給し、極性反転検出回路40
Bの出力を停止している。これらによって、ベル信号受
信時の突入電流の発生を防止する。また、ベル信号受信
時に、ミラーキャパシタ113に流れる電流を高抵抗1
15を介して整流回路30の負側出力端子に流している
ので、正負非対称電流を小さくしている。そのため、正
負非対称による誤トリップを防止することができる。と
くに、ノーリンギンク端末アナログフロントエンドが、
マルチ接続された場合にも、正負非対称電流が大きくな
らないので、誤トリップを防止することができる。さら
に、制御信号生成回路80、ミラー積分回路110、電
荷蓄積回路120、遅延回路130、及びスイッチ手段
140は大容量のキャパシタを除き、集積化可能な要素
で構成することができ、ノーリンギング端末アナログフ
ロントエンドを小型化することができる。なお、本発明
は、上記実施例に限定されず、例えば、トランジスタ1
41或いはトランジスタ111は、MOSトランジスタ
等の他のスイッチ手段で構成したり、終端回路100を
他の回路構成にする等、種々の変形が可能である。
As described above, in this embodiment, when the bell signal is received, the output of the polarity inversion detection circuit 40B is the delay circuit 13.
0, while the control signal generation circuit 80 operates,
The switch means 140 is driven. Therefore, the bell signal current BI flows while the transistor 111 in the Miller integrating circuit 110 is maintained in the off state. Further, the control signal generation circuit 80 supplies the smoothed reset signal to the polarity inversion detection circuit 40B, and the polarity inversion detection circuit 40B.
The output of B is stopped. These prevent inrush current from being generated when the bell signal is received. In addition, when the bell signal is received, the current flowing through the mirror capacitor 113 is set to the high resistance 1
Since it is flowing to the negative side output terminal of the rectifier circuit 30 via 15, the positive / negative asymmetric current is made small. Therefore, it is possible to prevent an erroneous trip due to positive / negative asymmetry. Especially, the Norling Gink terminal analog front end,
Even when multiple connections are made, the positive / negative asymmetric current does not become large, so that an erroneous trip can be prevented. Furthermore, the control signal generation circuit 80, the Miller integration circuit 110, the charge storage circuit 120, the delay circuit 130, and the switch means 140 can be configured by elements that can be integrated except for a large-capacity capacitor. The end can be miniaturized. The present invention is not limited to the above-mentioned embodiment, and for example, the transistor 1
The transistor 41 or the transistor 111 can be modified in various ways, such as by using other switching means such as a MOS transistor, or by making the termination circuit 100 into another circuit configuration.

【0023】[0023]

【発明の効果】以上詳細に説明したように、第1の発明
によれば、ベル信号受信時に極性反転検出回路の出力を
遅延する遅延回路と、ベル信号受信時スイッチ手段を駆
動してミラー積分回路をオフ状態にする制御信号生成回
路とを備え、さらに、制御信号生成回路からのリセット
信号を平滑化して極性反転検出回路に供給する電荷蓄積
回路を有している。そのため、ベル信号受信時の突入電
流の発生とそれに伴う誤トリップとを防止できる。第2
の発明によれば、ベル信号受信時にミラーキャパシタを
介してスイッチ素子の制御電極に流れ込む電流を阻止す
るための整流素子と、ミラーキャパシタの前記整流素子
を接続した電極に対して電位を設定する抵抗を有してい
る。その抵抗の抵抗値を大きく設定することで、ミラー
キャパシタを介して流れる電流が小さくなり、ベル信号
電流の非対称の影響を低減する。そのため、例えば、ノ
ーリンギング端末アナログフロントエンドがマルチ接続
された場合に、ベル信号電流の非対称に起因する誤トリ
ップを防止できる。第3の発明によれば、第2の発明に
おけるスイッチ素子を、第1の電極がコレクタ、第2の
電極がエミッタ、及び制御電極がベースでそれぞれ形成
され、該べース・エミッタ間に安定化抵抗が接続された
トランジスタで構成し、また、整流素子を、ベースにア
ノードが接続されたダイオードで構成し前記ダイオード
のカソードと前記トランジスタのエミッタとの間に高抵
抗を接続しているので、簡単な構成で第2の発明の装置
を実現することがてきる。
As described above in detail, according to the first aspect of the invention, the delay circuit for delaying the output of the polarity inversion detection circuit at the time of receiving the bell signal and the switch means at the time of receiving the bell signal are driven to perform the Miller integration. And a charge storage circuit for smoothing a reset signal from the control signal generation circuit and supplying the smoothed reset signal to the polarity inversion detection circuit. Therefore, it is possible to prevent the occurrence of the inrush current at the time of receiving the bell signal and the erroneous trip caused thereby. Second
According to the invention, a rectifying element for blocking a current flowing into the control electrode of the switch element through the mirror capacitor at the time of receiving the bell signal, and a resistor for setting a potential with respect to the electrode connected to the rectifying element of the mirror capacitor. have. By setting the resistance value of the resistor to be large, the current flowing through the mirror capacitor is reduced, and the influence of the asymmetry of the bell signal current is reduced. Therefore, for example, when the no-ringing terminal analog front end is multi-connected, an erroneous trip due to the asymmetry of the bell signal current can be prevented. According to a third aspect of the present invention, the switching element of the second aspect has a structure in which the first electrode is formed of a collector, the second electrode is formed of an emitter, and the control electrode is formed of a base. Since the rectifying element is composed of a diode whose anode is connected to the base and the high resistance is connected between the cathode of the diode and the emitter of the transistor, The device of the second invention can be realized with a simple structure.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例のノーリンギング端末アナログ
フロントエンドを示す回路図である。
FIG. 1 is a circuit diagram showing a no-ringing terminal analog front end according to an embodiment of the present invention.

【図2】従来のノーリンギング端末アナログフロントエ
ンドを示す回路図である。
FIG. 2 is a circuit diagram showing a conventional no-ringing terminal analog front end.

【図3】図2の動作波形を示す図である。FIG. 3 is a diagram showing operation waveforms in FIG.

【図4】先の提案のノーリンギング端末アナログフロン
トエンドを示す回路図である。
FIG. 4 is a circuit diagram showing a previously proposed no-ringing terminal analog front end.

【図5】図4の動作波形を示す図である。5 is a diagram showing operation waveforms in FIG. 4;

【図6】図1の動作波形を示す図である。FIG. 6 is a diagram showing operation waveforms in FIG. 1.

【図7】マルチ接続されたノーリンギング端末アナログ
フロントエンドを示す構成ブロック図である。
FIG. 7 is a configuration block diagram showing a multi-connected no-ringing terminal analog front end.

【符号の説明】[Explanation of symbols]

10 交換機 20,20A,20B ノーリンギング端末アナロ
グフロントエンド 30 整流回路 31,32 第1,第2の入力端子 33 正側出力端子 34 負側出力端子 40,40B 極性反転検出回路 45 リセット信号入力端子 50 ベル信号検出回路 60,100 終端回路 65,113 ミラーキャパシタ 80 制御信号生成回路 110 ミラー積分回路 111 スイッチ素子 120 電荷蓄積回路 130 遅延回路 140 スイッチ手段 L1,L2 伝送線路
10 Switch 20, 20A, 20B No-ringing terminal Analog front end 30 Rectifier circuit 31, 32 First and second input terminals 33 Positive side output terminal 34 Negative side output terminal 40, 40B Polarity inversion detection circuit 45 Reset signal input terminal 50 bell Signal detection circuit 60,100 Termination circuit 65,113 Mirror capacitor 80 Control signal generation circuit 110 Mirror integration circuit 111 Switch element 120 Charge storage circuit 130 Delay circuit 140 Switch means L1, L2 Transmission line

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1,第2の入力端子、正側出力端子、
及び負側出力端子を有し、該第1,第2の入力端子が交
換機からのびる一対の伝送線路に接続された整流回路
と、 前記伝送線路に接続され、該伝送線路上の極性反転状態
を検出する極性反転検出回路と、 前記整流回路の正側出力端子と負側出力端子間に並列接
続され、前記伝送線路からのベル信号を検出するベル信
号検出回路と、 前記極性反転検出回路の出力に基づき動作してノーリン
ギング通信に必要な直流ループ電流を形成するミラー積
分回路を有し、前記整流回路の正側出力端子と負側出力
端子間に並列接続された終端回路とを、 備えたノーリンギング端末アナログフロントエンドにお
いて、 前記極性反転検出回路の出力を遅延して前記ミラー積分
回路に伝達する遅延回路と、 前記遅延回路及びミラー積分回路間に接続され、駆動信
号により動作して該ミラー積分回路をオフ状態にするス
イッチ手段と、 前記正側出力端子及び負側出力端子間の電圧に基づいて
動作し、前記ベル信号検出回路の出力レベルを変換して
前記極性反転検出回路の検出結果をリセットするリセッ
ト信号と前記スイッチ手段に与える駆動信号とを生成す
る制御信号生成回路と、 前記リセット信号を平滑化して前記極性反転検出回路の
リセット端子に供給する電荷蓄積回路とを、 設けたことを特徴とするノーリンギング端末アナログフ
ロントエンド。
1. A first input terminal, a second input terminal, a positive output terminal,
And a rectifier circuit having negative side output terminals, the first and second input terminals being connected to a pair of transmission lines extending from the exchange, and a polarity inversion state on the transmission lines connected to the transmission line. A polarity reversal detection circuit for detecting, a bell signal detection circuit that is connected in parallel between the positive side output terminal and the negative side output terminal of the rectifier circuit, and detects a bell signal from the transmission line; and an output of the polarity reversal detection circuit. And a termination circuit connected in parallel between the positive side output terminal and the negative side output terminal of the rectifier circuit, which has a Miller integrator circuit that forms a DC loop current required for no ringing communication. In the terminal analog front end, a delay circuit for delaying the output of the polarity reversal detection circuit and transmitting it to the Miller integrator circuit, and a delay circuit connected between the delay circuit and the Miller integrator circuit for driving. Switch means for turning off the Miller integrator circuit in an off state, and operating based on a voltage between the positive side output terminal and the negative side output terminal, converting the output level of the bell signal detection circuit A control signal generation circuit that generates a reset signal that resets the detection result of the polarity inversion detection circuit and a drive signal that is given to the switch means, and a charge storage that smoothes the reset signal and supplies the reset terminal of the polarity inversion detection circuit. A no-ringing terminal analog front end that is equipped with a circuit.
【請求項2】 第1,第2の入力端子、正側出力端子、
及び負側出力端子を有し、該第1,第2の入力端子が交
換機からのびる一対の伝送線路に接続された整流回路
と、 前記伝送線路に接続され、該伝送線路上の極性反転状態
を検出する極性反転検出回路と、 前記整流回路の正側出力端子と負側出力端子間に並列接
続され、前記伝送線路からのベル信号を検出するベル信
号検出回路と、 前記極性反転検出回路の出力に基づき動作してノーリン
ギング通信に必要な直流ループ電流を形成するミラー積
分回路を有し、前記整流回路の正側出力端子と負側出力
端子間に並列接続された終端回路とを、 備えたノーリンギング端末アナログフロントエンドにお
いて、 前記ミラー積分回路は、制御電極、第1の電極及び第2
の電極を有し、該制御電極に与えられた前記極性反転検
出回路の出力に基づき該第1及び第2の電極が導通して
前記直流ループ電流を形成するスイッチ素子と、 前記第1の電極及び制御電極間に、整流素子を介して接
続されたミラーキャパシタと、 前記ミラーキャパシタの電極に対して電位を設定する抵
抗とを、 備えたことを特徴とするノーリンギング端末アナログフ
ロントエンド。
2. A first and a second input terminal, a positive side output terminal,
And a rectifier circuit having negative side output terminals, the first and second input terminals being connected to a pair of transmission lines extending from the exchange, and a polarity inversion state on the transmission lines connected to the transmission line. A polarity reversal detection circuit for detecting, a bell signal detection circuit that is connected in parallel between the positive side output terminal and the negative side output terminal of the rectifier circuit, and detects a bell signal from the transmission line; and an output of the polarity reversal detection circuit. And a termination circuit connected in parallel between the positive side output terminal and the negative side output terminal of the rectifier circuit, which has a Miller integrator circuit that forms a DC loop current required for no ringing communication. In the terminal analog front end, the Miller integrating circuit includes a control electrode, a first electrode and a second electrode.
A switch element that has a second electrode and forms the DC loop current by conducting the first and second electrodes based on the output of the polarity reversal detection circuit given to the control electrode; A no-ringing terminal analog front end, comprising: a mirror capacitor connected between the control electrodes via a rectifying element; and a resistor for setting a potential with respect to the electrodes of the mirror capacitor.
【請求項3】 前記スイッチ素子は、第1の電極がコレ
クタ、第2の電極がエミッタ、及び制御電極がベースで
それぞれ形成され、該べース・エミッタ間に安定化抵抗
が接続されたトランジスタで構成し、 前記整流素子は、ベースにアノードが接続されたダイオ
ードで構成し、 前記ダイオードのカソードと前記トランジスタのエミッ
タとの間に高抵抗を接続したことを特徴とする請求項2
記載のノーリンギング端末アナログフロントエンド。
3. The switch element, wherein the first electrode is formed of a collector, the second electrode is formed of an emitter, and the control electrode is formed of a base, and a stabilizing resistor is connected between the base and the emitter. 3. The rectifying element is composed of a diode whose anode is connected to the base, and a high resistance is connected between the cathode of the diode and the emitter of the transistor.
Analog front end with no ringing terminal as described.
JP27262493A 1993-10-29 1993-10-29 No-ringing terminal analog front end Withdrawn JPH07131547A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27262493A JPH07131547A (en) 1993-10-29 1993-10-29 No-ringing terminal analog front end

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27262493A JPH07131547A (en) 1993-10-29 1993-10-29 No-ringing terminal analog front end

Publications (1)

Publication Number Publication Date
JPH07131547A true JPH07131547A (en) 1995-05-19

Family

ID=17516528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27262493A Withdrawn JPH07131547A (en) 1993-10-29 1993-10-29 No-ringing terminal analog front end

Country Status (1)

Country Link
JP (1) JPH07131547A (en)

Similar Documents

Publication Publication Date Title
US5103387A (en) High voltage converter
JPS6196862A (en) Pre-circuit device for subscriber
JPH07131547A (en) No-ringing terminal analog front end
JPS6091426A (en) Power supply device
JPS583424A (en) Resetting circuit
JP3335838B2 (en) Circuit breaker
JPH0533600B2 (en)
US4677664A (en) Method and apparatus for an improved ring trip detection telephone circuit
US20130028395A1 (en) Telephone switchboard and electronic device for providing power to load having different resistance values at different operation modes
JPH0927859A (en) Self-diagnostic method for insulation resistance measurement circuit and capacitance measurement circuit
JP2925409B2 (en) No-ringing terminal analog front end
JPH06350741A (en) Polarity inversion detecting circuit
JPS5933995A (en) Dc signal generator
JPS61152159A (en) Current supply circuit for calling
JPH0626479B2 (en) Voltage converter
SU1023586A1 (en) One-cycle voltage cavity
SU1734166A1 (en) Device for switching over of load
JPS5940268A (en) Current detecting apparatus
JP2838001B2 (en) Signal transmission equipment
JPH0332129Y2 (en)
JP3058240B2 (en) Digital signal receiver
JPH0754942B2 (en) Terminal device incoming call detection circuit
JPH10210147A (en) Signal detecting circuit
JPS6080352A (en) Circuit for preventing mis-scanning
JPH074064B2 (en) Start-up circuit of self-excited inverter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010130