JPH074064B2 - Start-up circuit of self-excited inverter - Google Patents

Start-up circuit of self-excited inverter

Info

Publication number
JPH074064B2
JPH074064B2 JP3331403A JP33140391A JPH074064B2 JP H074064 B2 JPH074064 B2 JP H074064B2 JP 3331403 A JP3331403 A JP 3331403A JP 33140391 A JP33140391 A JP 33140391A JP H074064 B2 JPH074064 B2 JP H074064B2
Authority
JP
Japan
Prior art keywords
voltage
diode
fet
resistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3331403A
Other languages
Japanese (ja)
Other versions
JPH05146165A (en
Inventor
寛 小林
幸夫 田中
Original Assignee
株式会社電設
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社電設 filed Critical 株式会社電設
Priority to JP3331403A priority Critical patent/JPH074064B2/en
Publication of JPH05146165A publication Critical patent/JPH05146165A/en
Publication of JPH074064B2 publication Critical patent/JPH074064B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、入力抵抗の大きいスイ
ッチング素子を利用した例えば高周波スイッング電源に
おける入力側の自励インバータの起動回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a starting circuit for a self-excited inverter on the input side of, for example, a high frequency switching power supply using a switching element having a large input resistance.

【0002】[0002]

【従来の技術】従来において、図2に示すような自励イ
ンバータ回路では、電源Eの正極は主変圧器1の主巻線
1aを介してMOS型FET2のドレインに接続し、F
ET2のゲートは抵抗3、4を介して主変圧器1の補助
巻線1bの一端に接続し、補助巻線1bの他端はFET
2のドレインと電源Eの負極に、また飽和リアクトル5
を介して抵抗3、4の結合点に接続している。電源Eの
正極に接続された抵抗6と電源Eの負極に接続されたコ
ンデンサ7の直列回路の結合点と、スイッチング素子で
あるFET2のゲートとの間にトリガダイオード8を挿
入し、抵抗6とコンデンサ7との結合点とFET2のソ
ースの間をダイオード9と抵抗10の直列回路で接続し
ている。トリガダイオード8からの放電により、コンデ
ンサ7の両端の電圧Vcを図3(a) に示すように発振さ
せ、コンデンサ7の充電電圧Vc2 の放電時に図3(b) に
示すようなパルス電圧Vpを出力し、この出力によりFE
T2にゲート電圧を供給して起動させ、起動と同時にコ
ンデンサ7の充電電圧Vc2 はダイオード9と抵抗10に
よってFET2を通じて放電させて、不必要な再起動を
防止するように構成されている。
2. Description of the Related Art Conventionally, in a self-excited inverter circuit as shown in FIG. 2, a positive electrode of a power source E is connected to a drain of a MOS type FET 2 through a main winding 1a of a main transformer 1 and a F
The gate of ET2 is connected to one end of the auxiliary winding 1b of the main transformer 1 via resistors 3 and 4, and the other end of the auxiliary winding 1b is an FET.
2 drain and the negative electrode of the power supply E, and also the saturated reactor 5
Is connected to the connecting point of the resistors 3 and 4. A trigger diode 8 is inserted between the connection point of the series circuit of the resistor 6 connected to the positive electrode of the power source E and the capacitor 7 connected to the negative electrode of the power source E, and the gate of the FET 2 which is a switching element, and the resistor 6 is connected to the resistor 6. A series circuit of a diode 9 and a resistor 10 is connected between the connection point with the capacitor 7 and the source of the FET 2. The discharge from the trigger diode 8 causes the voltage Vc across the capacitor 7 to oscillate as shown in FIG. 3 (a), and when the charging voltage Vc2 of the capacitor 7 is discharged, the pulse voltage Vp as shown in FIG. 3 (b) is generated. FE is output by this output
A gate voltage is supplied to T2 to activate it, and at the same time as activation, the charging voltage Vc2 of the capacitor 7 is discharged through the FET 2 by the diode 9 and the resistor 10 to prevent unnecessary restart.

【0003】[0003]

【発明が解決しようとする課題】しかし、図2に示すよ
うな方法でFET2の起動を図る場合は、図中の点線方
向の電流で絶えず磁束が一方向にセットされ、リセット
とセットの繰り返しが充分に行われない。勿論、運転に
入れば飽和リアクトル5はセットとリセットを繰り返す
が、この場合は運転に入る以前において一方向のセット
方向に飽和したままとなり、安定な運転状態に入るには
更に工夫が必要とされる。トリガダイオード8によるパ
ルスにより起動を図ることも以上の配慮の一端である
が、次に述べる点において問題がある。
However, when the FET2 is started by the method shown in FIG. 2, the magnetic flux is constantly set in one direction by the current in the direction of the dotted line in the figure, and the reset and the set are repeated. Not done enough. Of course, when the operation starts, the saturation reactor 5 repeats setting and resetting, but in this case, it remains saturated in one direction of the set direction before starting the operation, and further ingenuity is required to enter a stable operation state. It Although it is part of the above consideration to start by the pulse from the trigger diode 8, there is a problem in the following points.

【0004】従来の回路で必須であるトリガダイオード
8は固有の重大な弱点を持っている。即ち、第1にその
放電電圧は略30〜35V程度であるので、入力電源電
圧が30V以下のスイッチング電源には使用不可能であ
ること、第2にその構造上、高品質の通信工業規格を製
造メーカが保証せず、全て民生規格であり使用保証温度
も0〜85℃内であることである。
The trigger diode 8, which is essential in conventional circuits, has its own serious weakness. That is, firstly, since the discharge voltage is about 30 to 35V, it cannot be used for a switching power supply with an input power supply voltage of 30V or less. Secondly, due to its structure, it conforms to the communication industry standard of high quality. It is that the manufacturer does not guarantee it, it is all a consumer standard, and the guaranteed temperature is within 0 to 85 ° C.

【0005】本発明の目的は、汎用の部品で構成され、
最低起動電圧が低く、かつインバータの広い動作電圧範
囲内において、スイッチング素子への負担が少ない自励
インバータの起動回路を提供することにある。
The object of the present invention consists of general-purpose parts,
(EN) It is an object to provide a starting circuit for a self-excited inverter that has a low minimum starting voltage and has a small load on a switching element within a wide operating voltage range of the inverter.

【0006】[0006]

【課題を解決するための手段】上述の目的を達成するた
めの本発明に係る自励インバータの起動回路は、第1の
スイッチング素子を介して変圧器に入力電圧を接続し、
整流器を介して前記第1のスイッチング素子に並列に接
続したコンデンサの電圧と入力電圧との差を第2のスイ
ッチング素子を介して前記変圧器に接続し、前記変圧器
の補助巻線がインピーダンス素子を直列に介しかつ飽和
リアクトルを並列に介して前記第1のスイッチング素子
の駆動入力に接続している自励インバータにおいて、前
記第1のスイッチング素子の駆動入力と前記飽和リアク
トルとの結線に直列に複数のコンデンサを挿入し、これ
らのコンデンサのそれぞれと並列に定電圧放電素子を接
続し、前記複数のコンデンサの両端に高インピーダンス
素子を介して入力電圧を接続し、前記変圧器の補助巻線
の電圧を他のインピーダンス素子を介して、前記複数の
コンデンサのそれぞれに前記高インピーダンス素子を介
する入力電圧と逆向きに印加するよう構成したことを特
徴とするものである。
A starting circuit of a self-excited inverter according to the present invention for achieving the above object connects an input voltage to a transformer via a first switching element,
A difference between a voltage of a capacitor connected in parallel to the first switching element via a rectifier and an input voltage is connected to the transformer via a second switching element, and an auxiliary winding of the transformer is an impedance element. In a self-excited inverter in which a driving input of the first switching element is connected to the driving input of the first switching element via a saturation reactor in parallel, and the driving input of the first switching element and the saturation reactor are connected in series. Insert a plurality of capacitors, connect a constant voltage discharge element in parallel with each of these capacitors, connect the input voltage across both ends of the plurality of capacitors through high impedance elements, and connect the auxiliary winding of the transformer. The voltage is reversed to the input voltage via the high impedance element to each of the plurality of capacitors via another impedance element. It is characterized in that it has configured to apply to come.

【0007】[0007]

【作用】上述の構成を有する自励インバータの起動回路
は、入力電圧を印加すると、高インピーダンス素子を介
して直列の複数のコンデンサの両端に電圧が印加され、
このコンデンサに並列の定電圧放電素子の電圧の和だけ
コンデンサが充電される。この電圧は飽和リアクトルを
介して第1のスイッチング素子の駆動入力に印加される
ため、第1のスイッチング素子が導通して発振が起動さ
れる。この起動によりコンデンサの電圧と補助巻線の電
圧の和が駆動入力に印加されることになるが、補助巻線
の電圧が高くなると、この電圧により他のインピーダン
ス素子を介して前述のコンデンサの電荷が放電されるた
め、駆動入力に過大な電圧が印加されることがない。
In the starting circuit of the self-excited inverter having the above configuration, when an input voltage is applied, the voltage is applied across the plurality of capacitors in series via the high impedance element,
The capacitor is charged by the sum of the voltages of the constant voltage discharge elements in parallel with this capacitor. Since this voltage is applied to the drive input of the first switching element via the saturation reactor, the first switching element becomes conductive and oscillation is started. By this start, the sum of the voltage of the capacitor and the voltage of the auxiliary winding is applied to the drive input.However, when the voltage of the auxiliary winding becomes high, this voltage causes the charge of the capacitor mentioned above to pass through another impedance element. Is discharged, no excessive voltage is applied to the drive input.

【0008】[0008]

【実施例】本発明を図1に図示の実施例に基づいて詳細
に説明する。図1は自励インバータの回路図であり、ト
ランス11の主巻線11aは始端が正極入力端子12に
接続され、終端が主スイッチング素子であるMOS型F
ET13のドレイン13dに接続され、FET13のソ
ース13sは負極入力端子14に接続されている。FE
T13のドレイン13dにはダイオード15のアノード
が接続され、ダイオード15のカソードとFET13の
ソース13sの間にコンデンサ16が介在されている。
The present invention will be described in detail with reference to the embodiment shown in FIG. FIG. 1 is a circuit diagram of a self-excited inverter. A main winding 11a of a transformer 11 has a MOS-type F whose starting end is connected to a positive input terminal 12 and whose ending is a main switching element.
The drain 13 d of the ET 13 is connected, and the source 13 s of the FET 13 is connected to the negative input terminal 14. FE
The anode of the diode 15 is connected to the drain 13d of T13, and the capacitor 16 is interposed between the cathode of the diode 15 and the source 13s of the FET 13.

【0009】トランス11のリセット巻線11bの始端
は、従スイッチング素子であるMOS型FET17のド
レイン17dに接続され、終端はダイオード15のカソ
ードに接続されていて、FET17のソース17sは正
極入力端子12に接続されている。トランス11の第1
の補助巻線11cには、始端とタップの間に調節用抵抗
器19の両端が結線され、抵抗器19の可動端子は抵抗
器20を介してFET13のゲート13gに接続されて
いる。FET13のソース13sはまたツェナダイオー
ド21のアノードに接続され、ツェナダイオード21の
カソードはツェナダイオード22のアノードに接続さ
れ、ツェナダイオード22のカソードは第1の補助巻線
11cの終端に接続されている。ツェナダイオード2
1、22にはそれぞれコンデンサ23、24が並列に接
続されている。ツェナダイオード22のカソードには、
抵抗器25を介してツェナダイオード26のアノードが
接続され、ツェナダイオード26のカソードは正極入力
端子12に結線されている。
The starting end of the reset winding 11b of the transformer 11 is connected to the drain 17d of the MOS type FET 17 which is a slave switching element, and the ending end thereof is connected to the cathode of the diode 15, and the source 17s of the FET 17 is connected to the positive input terminal 12 thereof. It is connected to the. First of transformer 11
Both ends of the adjusting resistor 19 are connected to the auxiliary winding 11c between the start end and the tap, and the movable terminal of the resistor 19 is connected to the gate 13g of the FET 13 via the resistor 20. The source 13s of the FET 13 is also connected to the anode of the Zener diode 21, the cathode of the Zener diode 21 is connected to the anode of the Zener diode 22, and the cathode of the Zener diode 22 is connected to the end of the first auxiliary winding 11c. . Zener diode 2
Capacitors 23 and 24 are connected in parallel to 1 and 22, respectively. At the cathode of the Zener diode 22,
The anode of the Zener diode 26 is connected via the resistor 25, and the cathode of the Zener diode 26 is connected to the positive input terminal 12.

【0010】調整用抵抗器19の可動端子は抵抗器28
を介してツェナダイオード22のアノードに接続され、
抵抗器19の可動端子はまたツェナダイオード30のカ
ソードに接続され、ツェナダイオード30のアノードは
抵抗器31を介してツェナダイオード21のアノードに
接続されている。FET13のゲート13gには可飽和
リアクトル32の一端が接続され、可飽和リアクトル3
2の他端は第1の補助巻線11cの終端に接続されてい
る。
The movable terminal of the adjusting resistor 19 is a resistor 28.
Connected to the anode of the Zener diode 22 via
The movable terminal of the resistor 19 is also connected to the cathode of the Zener diode 30, and the anode of the Zener diode 30 is connected to the anode of the Zener diode 21 via the resistor 31. One end of the saturable reactor 32 is connected to the gate 13g of the FET 13, and the saturable reactor 3 is connected.
The other end of 2 is connected to the end of the first auxiliary winding 11c.

【0011】第2の補助巻線11dの始端は正極入力端
子12に接続され、終端はコンデンサ37の一端に接続
されていて、コンデンサ37の他端はダイオード38の
カソードに結線され、ダイオード38のアノードは正極
入力端子12に接続されている。FET17のゲート1
7gは抵抗器39を介してダイオード38のカソードに
接続されている。
The starting end of the second auxiliary winding 11d is connected to the positive electrode input terminal 12, the ending end thereof is connected to one end of the capacitor 37, and the other end of the capacitor 37 is connected to the cathode of the diode 38 and the diode 38. The anode is connected to the positive input terminal 12. Gate 1 of FET17
7g is connected to the cathode of the diode 38 via the resistor 39.

【0012】トランス11の第1の2次巻線11eの始
端にダイオード40のアノードが接続され、ダイオード
40のカソードはチョークコイル41を介して正極出力
端子42に接続されている。また、2次巻線11eの終
端には負極出力端子43が結線され、出力端子42、4
3間にはコンデンサ44が介在されており、負極出力端
子43にアノードを結線されたダイオード45のカソー
ドとダイオード40のカソード同志が接続されている。
出力端子42、43の間を抵抗器46、47が直列接続
で結合され、抵抗器48を介して正極出力端子42にカ
ソード側を接続されたツェナダイオード49のアノード
が負極出力端子43に結線されている。
The anode of the diode 40 is connected to the starting end of the first secondary winding 11e of the transformer 11, and the cathode of the diode 40 is connected to the positive output terminal 42 via the choke coil 41. The negative output terminal 43 is connected to the end of the secondary winding 11e, and the output terminals 42, 4 and
A capacitor 44 is interposed between 3 and the cathode of the diode 45 and the cathode of the diode 40, whose anodes are connected to each other, are connected to the negative output terminal 43.
The resistors 46 and 47 are connected in series between the output terminals 42 and 43, and the anode of the Zener diode 49 whose cathode side is connected to the positive electrode output terminal 42 through the resistor 48 is connected to the negative electrode output terminal 43. ing.

【0013】FET17のゲート17gには抵抗器50
を介してNPN型トランジスタ51のコレクタ51cが
接続され、トランジスタ51のエミッタ51eは正極入
力端子12に接続されている。トランジスタ51のベー
ス51bはツェナダイオード49のカソードに接続さ
れ、エミッタ51eは抵抗器46と抵抗器47の結合点
に接続している。
A resistor 50 is provided at the gate 17g of the FET 17.
The collector 51c of the NPN type transistor 51 is connected via the, and the emitter 51e of the transistor 51 is connected to the positive input terminal 12. The base 51b of the transistor 51 is connected to the cathode of the Zener diode 49, and the emitter 51e is connected to the connection point of the resistor 46 and the resistor 47.

【0014】トランス11は2つの2次巻線11fを有
し、何れも2次巻線11fの始端には、可飽和リアクト
ル83を介してダイオード84のアノードとダイオード
85のカソードが接続され、ダイオード84のカソード
はチョークコイル86を介して正極出力端子87に接続
されている。2次巻線11fの終端には負極出力端子8
8が結線され、出力端子87、88間はコンデンサ89
により結合されており、負極出力端子88にアノードを
結線されたダイオード90のカソードが、ダイオード8
4のカソードに接続されている。
The transformer 11 has two secondary windings 11f, and the anode of the diode 84 and the cathode of the diode 85 are connected to the starting end of the secondary winding 11f via the saturable reactor 83, respectively. The cathode of 84 is connected to the positive electrode output terminal 87 via the choke coil 86. A negative output terminal 8 is provided at the end of the secondary winding 11f.
8 is connected, and a capacitor 89 is provided between the output terminals 87 and 88.
And the cathode of the diode 90 whose anode is connected to the negative output terminal 88 is connected by the diode 8
4 cathodes.

【0015】出力端子87、88の間は抵抗器91、調
整用抵抗器92の両端、抵抗器93の直列接続及びこの
直列接続に並列な抵抗器94、ツェナダイオード95の
直列接続により結合されている。ダイオード85のアノ
ードは抵抗器94とツェナダイオード95のカソードと
の結合点に接続され、更にダイオード85のアノードは
抵抗器96を介してNPN型トランジスタ97のエミッ
タ97eに接続されている。トランジスタ97のコレク
タ97cは2次巻線11fの終端に接続され、ベース9
7bは調整用抵抗器92の可動端に接続している。
Between the output terminals 87 and 88, a resistor 91, both ends of the adjusting resistor 92, a resistor 93 are connected in series, and a resistor 94 and a Zener diode 95 connected in series to this series connection are connected in series. There is. The anode of the diode 85 is connected to the connection point between the resistor 94 and the cathode of the Zener diode 95, and the anode of the diode 85 is connected to the emitter 97e of the NPN transistor 97 via the resistor 96. The collector 97c of the transistor 97 is connected to the end of the secondary winding 11f, and the base 9
7b is connected to the movable end of the adjusting resistor 92.

【0016】以上の構成において、各部分は次に示すよ
うな機能を持っている。即ち、主スイッチング素子であ
るFET13はゲート13gの電圧が正になると導通し
て、トランス11の主巻線11aと入力端子12、14
を接続し、また従スイッチング素子であるFET17
は、同様にゲート17gの電圧が正になるとリセット巻
線11bとコンデンサ16の直列回路を入力端子12、
14に接続するようになっている。この接続は主巻線1
1aとリセット巻線11bでは、FET13、17の方
向に関して互いに逆方向になっている。
In the above structure, each part has the following functions. That is, the FET 13, which is the main switching element, becomes conductive when the voltage of the gate 13g becomes positive, and the main winding 11a of the transformer 11 and the input terminals 12 and 14 are turned on.
FET17 which is a secondary switching element
Similarly, when the voltage of the gate 17g becomes positive, the series circuit of the reset winding 11b and the capacitor 16 is connected to the input terminal 12,
It is designed to be connected to 14. This connection is the main winding 1
1a and the reset winding 11b are opposite to each other with respect to the directions of the FETs 13 and 17.

【0017】第1の補助巻線11cは始端を正とする起
電力をFET13のゲート13gに伝達する。また、ツ
ェナダイオード26は入力端子12、14の電圧がツェ
ナ電圧を越えるとコンデンサ23、24に充電し、補助
巻線11cと抵抗器20を介してゲート13gに正電圧
を印加するものであり、入力端子12、14に電圧を印
加した際に、これによって最初にFET13をオンに
し、主巻線11aに電流を流して発振を開始させる。
The first auxiliary winding 11c transmits an electromotive force whose starting end is positive to the gate 13g of the FET 13. Further, the Zener diode 26 charges the capacitors 23 and 24 when the voltage of the input terminals 12 and 14 exceeds the Zener voltage, and applies a positive voltage to the gate 13g via the auxiliary winding 11c and the resistor 20, When a voltage is applied to the input terminals 12 and 14, the FET 13 is first turned on by this, and a current is passed through the main winding 11a to start oscillation.

【0018】ゲート13gに正電圧が印加されると主巻
線11aに電流が流れ始めるため、補助巻線11cに始
端を正とする起電力が発生し、抵抗器28に電流が流れ
てコンデンサ24を放電する。起電力が高いときには、
更にツェナダイオード30が導通してコンデンサ23も
放電する。補助巻線11cに始端を正とする起電力が生
ずると、可飽和リアクトル32を通して電流が流れる。
可飽和リアクトル32が飽和するまではこの電流は少な
いが、飽和すると電流が多くなって抵抗器20での電圧
降下が増大するため、ゲート13gの電位が降下し閾値
電圧以下になるためFET13はオフになる。また、補
助巻線11cに終端を正とする起電力が生ずれば、可飽
和リアクトル32にリセット電流が流れる。
When a positive voltage is applied to the gate 13g, a current starts to flow in the main winding 11a, so that an electromotive force having a positive starting point is generated in the auxiliary winding 11c, a current flows in the resistor 28, and the capacitor 24 To discharge. When the electromotive force is high,
Further, the Zener diode 30 becomes conductive and the capacitor 23 is also discharged. When an electromotive force whose positive end is positive is generated in the auxiliary winding 11c, a current flows through the saturable reactor 32.
This current is small until the saturable reactor 32 is saturated, but when saturated, the current increases and the voltage drop at the resistor 20 increases. Therefore, the potential of the gate 13g drops and becomes lower than the threshold voltage, so the FET 13 is turned off. become. If an electromotive force having a positive terminal is generated in the auxiliary winding 11c, a reset current flows in the saturable reactor 32.

【0019】コンデンサ37は第2の補助巻線11dに
始端を正とする起電力が発生すると、ダイオード38の
順方向電流によって充電され、逆向きの起電力が発生す
ると、これと抵抗器39、50とトランジスタ51を直
列にした回路で放電される。そして、この放電中は従ス
イッチング素子であるFET17のゲート17gに正電
圧が印加され、電流が比較的に大きい期間だけFET1
7がオンになる。
When an electromotive force whose positive end is positive is generated in the second auxiliary winding 11d, the capacitor 37 is charged by the forward current of the diode 38, and when a reverse electromotive force is generated, this and the resistor 39, It is discharged in a circuit in which 50 and the transistor 51 are connected in series. Then, during this discharge, a positive voltage is applied to the gate 17g of the FET 17, which is a secondary switching element, and the FET 1 is used only for a period when the current is relatively large.
7 turns on.

【0020】FET13がオフになった直後は、主巻線
11aには終端を正とする誘導起電力が生じ、この起電
力と入力電圧が加算され、ダイオード15を介してコン
デンサ16が充電される。このため、コンデンサ16の
電圧は入力端子12、14の電圧の約2倍になる。FE
T13がオフになると、補助巻線11dに発生する起電
力の極性が変化し、FET17がオンになる。このと
き、リセット巻線11bの終端を正とする起電力が充分
に小さくなると、コンデンサ16からリセット巻線11
bとFET17を通ってリセット電流が流れる。このリ
セット電流の増加中は、補助巻線11dにはFET17
をオンにする極性の起電力が生ずるが、やがてコンデン
サ37の放電電流が減少して抵抗器50とトランジスタ
51による電圧降下がFET17の閾値以下になるた
め、FET17はオフになる。
Immediately after the FET 13 is turned off, an induced electromotive force having a positive terminal is generated in the main winding 11a, the electromotive force is added to the input voltage, and the capacitor 16 is charged via the diode 15. . Therefore, the voltage of the capacitor 16 becomes about twice the voltage of the input terminals 12 and 14. FE
When T13 turns off, the polarity of the electromotive force generated in the auxiliary winding 11d changes, and the FET 17 turns on. At this time, when the electromotive force with the terminal end of the reset winding 11b being positive becomes sufficiently small, the capacitor 16 causes the reset winding 11b to
A reset current flows through b and the FET 17. While the reset current is increasing, the FET 17 is connected to the auxiliary winding 11d.
However, the discharge current of the capacitor 37 decreases and the voltage drop due to the resistor 50 and the transistor 51 becomes less than the threshold value of the FET 17, so that the FET 17 is turned off.

【0021】第1の2次巻線11eはFET13がオン
の期間即ちゲート期間には始端を正とする起電力を発生
し、FET17がオンのリセット期間には逆方向の起電
力を発生する。始端が正のときはダイオード40に電流
が流れ、チョークコイル41を介してコンデンサ44が
充電されると同時に、チョークコイル41の磁束が増加
する。始端が負のときは2次巻線11eには電流が流れ
ず、チョークコイル41の磁束が減少することにより、
ダイオード45に電流が流れコンデンサ44が充電され
る。
The first secondary winding 11e generates an electromotive force whose positive end is positive in a period in which the FET 13 is on, that is, in a gate period, and generates a reverse electromotive force in a reset period in which the FET 17 is on. When the starting end is positive, current flows through the diode 40, the capacitor 44 is charged through the choke coil 41, and at the same time, the magnetic flux of the choke coil 41 increases. When the starting end is negative, no current flows in the secondary winding 11e, and the magnetic flux of the choke coil 41 decreases,
A current flows through the diode 45 and the capacitor 44 is charged.

【0022】出力端子42、43には、FET13、1
7の動作中には常に電圧が発生しているが、この電圧が
抵抗器46、47により分圧され、また抵抗器48とツ
ェナダイオード49によって定電圧化されて、その差が
トランジスタ51に印加される。ここで、抵抗器46、
47の結合点の電位がツェナダイオード49による基準
電位よりも高ければ、トランジスタ51のベース電流が
流れずトランジスタ51は高抵抗となる。
The output terminals 42 and 43 are connected to the FETs 13 and 1, respectively.
Although a voltage is constantly generated during the operation of 7, the voltage is divided by the resistors 46 and 47 and is made a constant voltage by the resistor 48 and the Zener diode 49, and the difference is applied to the transistor 51. To be done. Here, the resistor 46,
If the potential of the connection point of 47 is higher than the reference potential of the Zener diode 49, the base current of the transistor 51 does not flow and the transistor 51 has a high resistance.

【0023】次に、全体の動作を説明する。正極入力端
子12を正とし、負極入力端子14を負とする直流入力
電圧を印加すると、この入力電圧がツェナダイオード2
6のツェナ電圧よりも高ければ、コンデンサ23、24
が充電されてFET13がオンになり、主巻線11aに
電流が流れて発振が開始される。FET13がオンにな
ると、主巻線11aに流れる電流は零から増加を続け、
補助巻線11dに発生した起電力によりコンデンサ37
が充電される。
Next, the overall operation will be described. When a DC input voltage with the positive input terminal 12 being positive and the negative input terminal 14 being negative is applied, this input voltage is applied to the Zener diode 2
If it is higher than the Zener voltage of 6, capacitors 23, 24
Is charged, the FET 13 is turned on, a current flows through the main winding 11a, and oscillation is started. When the FET 13 is turned on, the current flowing through the main winding 11a continues to increase from zero,
The capacitor 37 is generated by the electromotive force generated in the auxiliary winding 11d.
Is charged.

【0024】可飽和リアクトル32が飽和するとFET
13がオフになり、FET17がオンになる。このと
き、補助巻線11cには終端を正とする起電力が発生
し、可飽和リアクトル32にリセット電流が流れる。F
ET13がオフになることにより主巻線11aには慣性
電流が流れ続けて、コンデンサ16が充電される。トラ
ンス11の磁束が充分に少なくなり起電力が低減する
と、コンデンサ16がリセット巻線11bを通して放電
を開始し、トランス11のコアはリセットされて磁束の
向きが逆になる。FET17がオンになったときから、
コンデンサ37の抵抗器50とトランジスタ51とによ
る放電時定数が経過した後に、FET17はオフにな
る。抵抗器46、47で分圧された出力電圧のフィード
バックにより、出力電圧が規定の電圧よりも高いほど、
トランジスタ51のベース電圧が逆バイアスされてトラ
ンジスタ51のコレクタ・エミッタ間の抵抗が大きくな
るために、この放電時定数が長くなる。
When the saturable reactor 32 is saturated, the FET
13 is turned off and FET 17 is turned on. At this time, an electromotive force having a positive terminal is generated in the auxiliary winding 11c, and a reset current flows in the saturable reactor 32. F
When the ET 13 is turned off, the inertia current continues to flow in the main winding 11a and the capacitor 16 is charged. When the magnetic flux of the transformer 11 is sufficiently reduced and the electromotive force is reduced, the capacitor 16 starts discharging through the reset winding 11b, the core of the transformer 11 is reset, and the direction of the magnetic flux is reversed. From when FET17 turned on,
The FET 17 is turned off after the discharge time constant of the resistor 50 and the transistor 51 of the capacitor 37 has passed. Due to the feedback of the output voltage divided by the resistors 46 and 47, the higher the output voltage is than the specified voltage,
Since the base voltage of the transistor 51 is reverse-biased and the resistance between the collector and the emitter of the transistor 51 increases, the discharge time constant becomes long.

【0025】FET17がオフになると補助巻線11c
の起電力の極性が変化し、可飽和リアクトル32が充分
にリセットされていればFET13がオンになる。FE
T13がオンになると同時にコンデンサ37は充電され
始め、ダイオード40に電流が流れ始める。このとき、
トランス11の補助巻線11cの電圧が充分に大きけれ
ば、コンデンサ23、24の電荷がツェナダイオード3
0を通して放電されるため、可飽和リアクトル32の飽
和時には、必ずFET13のゲート電圧が閾値電圧以下
に低下し、FET13がオフになる。
When the FET 17 is turned off, the auxiliary winding 11c
If the polarity of the electromotive force of is changed and the saturable reactor 32 is sufficiently reset, the FET 13 is turned on. FE
At the same time when T13 is turned on, the capacitor 37 begins to be charged, and the current starts flowing through the diode 40. At this time,
If the voltage of the auxiliary winding 11c of the transformer 11 is sufficiently large, the charges of the capacitors 23 and 24 will be
Since it is discharged through 0, when the saturable reactor 32 is saturated, the gate voltage of the FET 13 always drops below the threshold voltage and the FET 13 is turned off.

【0026】このような周期を繰り返して自励発振を行
うことになるが、この回路では入力電圧によって可飽和
リアクトル32が飽和するまでの時間が変化し、入力電
圧が高いほどゲート時間が短くなる。入力電圧に対する
出力電圧の比はゲート時間が短いほど巻線比と比較して
低くなるため、出力端子42、43の電圧は入力電圧の
大幅な変動に対して比較的に安定である。更に、抵抗器
47での分圧と基準電圧の差をトランジスタ51でフィ
ードバックし、リセット時間を調整することにより出力
電圧を一定にしている。
Although self-excited oscillation is performed by repeating such a cycle, in this circuit, the time until the saturable reactor 32 is saturated changes depending on the input voltage, and the gate time becomes shorter as the input voltage becomes higher. . Since the ratio of the output voltage to the input voltage becomes lower as the gate time becomes shorter than the winding ratio, the voltage at the output terminals 42 and 43 is relatively stable against a large fluctuation of the input voltage. Further, the output voltage is made constant by feeding back the difference between the voltage divided by the resistor 47 and the reference voltage with the transistor 51 and adjusting the reset time.

【0027】また、可飽和リアクトル83は磁気増幅器
として機能する。つまり、出力電圧が低いとツェナダイ
オード95のカソードよりも抵抗器92の可動端の電位
が低いためトランジスタ97は高抵抗となり、ダイオー
ド85には電流が殆ど流れない。このため、可飽和リア
クトル83はダイオード84の順方向電流しか流れず、
リセットされないので飽和して低インピーダンスにな
る。すると、可飽和リアクトル83を通りチョークコイ
ル86に流れる電流が増加するため出力電圧が上昇す
る。逆に、出力電圧が高過ぎるとトランジスタ97は低
抵抗になり、ダイオード85を通してリセット電流が流
れるため、可飽和リアクトル83はリセットされインピ
ーダンスが高くなり、ゲート時の出力電圧が下降する。
このように、可飽和リアクトル83はダイオード85を
流れる電流によってリセット量が連続的に変化するた
め、ゲート時の出力電圧は負荷の変動に対して一定に保
たれる。
The saturable reactor 83 also functions as a magnetic amplifier. That is, when the output voltage is low, the potential of the movable end of the resistor 92 is lower than that of the cathode of the Zener diode 95, so that the transistor 97 has a high resistance and almost no current flows through the diode 85. Therefore, the saturable reactor 83 flows only the forward current of the diode 84,
Since it is not reset, it saturates and becomes low impedance. Then, the current that flows through the saturable reactor 83 to the choke coil 86 increases, so that the output voltage increases. On the contrary, when the output voltage is too high, the transistor 97 has a low resistance, and the reset current flows through the diode 85. Therefore, the saturable reactor 83 is reset and the impedance becomes high, and the output voltage at the time of the gate drops.
Thus, the saturable reactor 83 has its reset amount continuously changed by the current flowing through the diode 85, so that the output voltage at the time of the gate is kept constant with respect to the change of the load.

【0028】このインバータでは、可飽和リアクトル3
2の飽和によってゲート時間を決めているため、入力電
圧の大幅な変動に対して、トランス11の磁束の最大値
の変動は小さく、また回路構成により発振周波数の変動
も少ない。更に、直流出力電圧をフィードバックしてい
るため、入力電圧の変動による2次側出力の変動は最小
限に抑えられている。
In this inverter, the saturable reactor 3
Since the gate time is determined by the saturation of 2, the fluctuation of the maximum value of the magnetic flux of the transformer 11 is small with respect to the large fluctuation of the input voltage, and the fluctuation of the oscillation frequency is also small due to the circuit configuration. Further, since the DC output voltage is fed back, the fluctuation of the secondary side output due to the fluctuation of the input voltage is suppressed to the minimum.

【0029】このように作動電圧範囲が広いことを特徴
とするインバータであるため、起動する際の入力電圧の
範囲が充分に広くなければこの長所を生かすことができ
ない虞れがある。実施例の回路では、コンデンサ23、
24を順次に放電することにより、最低起動電圧から最
高動作電圧までFET13のゲート13gに過大な負担
を掛けずに確実な発振が行われる。また、ツェナダイオ
ードを用いているため、起動開始電圧は温度によって大
きく変わることがなく、起動電圧も充分に低く設定する
ことが容易である。
Since the inverter is characterized by having a wide operating voltage range as described above, there is a possibility that this advantage cannot be utilized unless the input voltage range at the time of starting is wide enough. In the circuit of the embodiment, the capacitor 23,
By sequentially discharging 24, reliable oscillation is performed from the minimum starting voltage to the maximum operating voltage without imposing an excessive load on the gate 13g of the FET 13. Further, since the Zener diode is used, the starting voltage does not largely change depending on the temperature and it is easy to set the starting voltage sufficiently low.

【0030】なお、直流出力電圧や過電流のフィードバ
ックをフォトカプラ等を介して行ってもよい。また、被
駆動回路の定電圧回路は磁気増幅器を用いたものに限定
されず、更に直流出力は3組でなくてもよい。
The DC output voltage and the overcurrent may be fed back through a photo coupler or the like. Further, the constant voltage circuit of the driven circuit is not limited to the one using the magnetic amplifier, and the DC output may not be three sets.

【0031】[0031]

【発明の効果】以上説明したように本発明に係る自励イ
ンバータの起動回路は、トリガダイオードを用いないの
で、トリガダイオードの弱点にこだわらずに回路を構成
できる。また、回路構成が簡素で、高安定性を有する。
更に、起動後に、複数のコンデンサの充電電圧を順次に
零にすることにより、ゲート電圧が充分に抑制されて能
率が向上し、出力ノイズも低減される。
As described above, since the starting circuit of the self-excited inverter according to the present invention does not use the trigger diode, the circuit can be constructed without sticking to the weak point of the trigger diode. Moreover, the circuit configuration is simple and highly stable.
Furthermore, after the start-up, the charging voltages of the plurality of capacitors are sequentially set to zero, whereby the gate voltage is sufficiently suppressed, the efficiency is improved, and the output noise is also reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment.

【図2】従来のDC−CDコンバータの構成図である。FIG. 2 is a configuration diagram of a conventional DC-CD converter.

【図3】起動回路の出力波形図である。FIG. 3 is an output waveform diagram of a starting circuit.

【符号の説明】[Explanation of symbols]

11 トランス 11a 主巻線 11b リセット巻線 11c、11d 補助巻線 11e、11f 2次巻線 12 正極入力端子 13、17 MOS型FET 14 負極入力端子 16、23、24、37、44、89 コンデンサ 21、22、26、49、95 ツェナダイオード 32 可飽和リアクトル 41、86 チョークコイル 42、87 正極出力端子 43、88 負極出力端子 51、97 トランジスタ 11 transformer 11a main winding 11b reset winding 11c, 11d auxiliary winding 11e, 11f secondary winding 12 positive electrode input terminal 13, 17 MOS type FET 14 negative electrode input terminal 16, 23, 24, 37, 44, 89 capacitor 21 , 22, 26, 49, 95 Zener diode 32 Saturable reactor 41, 86 Choke coil 42, 87 Positive output terminal 43, 88 Negative output terminal 51, 97 Transistor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1のスイッチング素子を介して変圧器
に入力電圧を接続し、整流器を介して前記第1のスイッ
チング素子に並列に接続したコンデンサの電圧と入力電
圧との差を第2のスイッチング素子を介して前記変圧器
に接続し、前記変圧器の補助巻線がインピーダンス素子
を直列に介しかつ飽和リアクトルを並列に介して前記第
1のスイッチング素子の駆動入力に接続している自励イ
ンバータにおいて、前記第1のスイッチング素子の駆動
入力と前記飽和リアクトルとの結線に直列に複数のコン
デンサを挿入し、これらのコンデンサのそれぞれと並列
に定電圧放電素子を接続し、前記複数のコンデンサの両
端に高インピーダンス素子を介して入力電圧を接続し、
前記変圧器の補助巻線の電圧を他のインピーダンス素子
を介して、前記複数のコンデンサのそれぞれに前記高イ
ンピーダンス素子を介する入力電圧と逆向きに印加する
よう構成したことを特徴とする自励インバータの起動回
路。
1. An input voltage is connected to a transformer via a first switching element, and the difference between the input voltage and the voltage of a capacitor connected in parallel to the first switching element via a rectifier is set to a second value. Self-excited connected to the transformer via a switching element, an auxiliary winding of the transformer connected to a drive input of the first switching element via an impedance element in series and a saturation reactor in parallel. In the inverter, a plurality of capacitors are inserted in series in the connection between the drive input of the first switching element and the saturation reactor, a constant voltage discharge element is connected in parallel with each of these capacitors, and Connect the input voltage to both ends via a high impedance element,
A self-excited inverter characterized in that the voltage of the auxiliary winding of the transformer is configured to be applied to each of the plurality of capacitors in the opposite direction to the input voltage via the high impedance element via another impedance element. Start-up circuit.
JP3331403A 1991-11-19 1991-11-19 Start-up circuit of self-excited inverter Expired - Fee Related JPH074064B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3331403A JPH074064B2 (en) 1991-11-19 1991-11-19 Start-up circuit of self-excited inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3331403A JPH074064B2 (en) 1991-11-19 1991-11-19 Start-up circuit of self-excited inverter

Publications (2)

Publication Number Publication Date
JPH05146165A JPH05146165A (en) 1993-06-11
JPH074064B2 true JPH074064B2 (en) 1995-01-18

Family

ID=18243303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3331403A Expired - Fee Related JPH074064B2 (en) 1991-11-19 1991-11-19 Start-up circuit of self-excited inverter

Country Status (1)

Country Link
JP (1) JPH074064B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006230160A (en) * 2005-02-21 2006-08-31 Onkyo Corp Switching power circuit
CN110740555B (en) * 2019-10-24 2021-04-30 苏州锐联芯半导体有限公司 Full-integrated electric vehicle flasher driving chip

Also Published As

Publication number Publication date
JPH05146165A (en) 1993-06-11

Similar Documents

Publication Publication Date Title
EP0188839B1 (en) Self-oscillating power-supply circuit
US4382171A (en) Arc welding current supply
JP2001145344A (en) Dc-dc converter
US5892353A (en) Power supply apparatus
JPH02250635A (en) Power source circuit
EP0484610A1 (en) D.C. switching power supply having controlled voltage output and output isolation from the input
JPH10285926A (en) Switching power supply
US6356468B1 (en) Arrangement for limiting starting current in a power supply
JPH074064B2 (en) Start-up circuit of self-excited inverter
US4017783A (en) Power transistor drive apparatus in a DC-converter
JP3242502B2 (en) Drive circuit
JPH11136939A (en) Switching power supply
US4451772A (en) Passive clamp for on/off control of a capacitor charger
JP3229549B2 (en) Self-excited switching power supply
JPS5939838Y2 (en) Inverter starting circuit
JPH04340366A (en) Dc-dc converter control device
JP3203922B2 (en) DC power supply
JP2922932B2 (en) Self-excited inverter
JP3373194B2 (en) Switching power supply
JPH0537663Y2 (en)
GB2050737A (en) Inverter circuits
SU1483437A1 (en) Power supply source
SU1417148A1 (en) D.c. voltage converter
JPH11127577A (en) Dc/dc converter device
JPH0270271A (en) Starting circuit for self-excited inverter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees