JPH07130850A - Method for forming wiring - Google Patents

Method for forming wiring

Info

Publication number
JPH07130850A
JPH07130850A JP29402693A JP29402693A JPH07130850A JP H07130850 A JPH07130850 A JP H07130850A JP 29402693 A JP29402693 A JP 29402693A JP 29402693 A JP29402693 A JP 29402693A JP H07130850 A JPH07130850 A JP H07130850A
Authority
JP
Japan
Prior art keywords
layer
forming
barrier layer
wiring
nitriding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29402693A
Other languages
Japanese (ja)
Inventor
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29402693A priority Critical patent/JPH07130850A/en
Publication of JPH07130850A publication Critical patent/JPH07130850A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Abstract

PURPOSE:To control reaction which is generated simultaneously with nitriding without increasing the number of processes by forming a conductive material layer, a reaction prevention layer, and a barrier layer formation material on a semiconductor substrate and then performing a nitriding treatment for forming a barrier layer. CONSTITUTION:After, for example, elements are formed on an Si substrate 1, an interlayer insulation layer 13 such as SiO2 is formed and then a contact hole is opened as a connection hole 2. Then, a Ti barrier layer formation material layer 5, a TiN reaction prevention layer 4, and a Ti conductive material layer 3 are formed successively by a single wafer CVD magnetron sputter device. Then, nitriding annealing of the barrier layer formation material 5 is performed and then TiN barrier layer 51 is formed. Since the reaction prevention layer 4 exists as a silicide stop layer, a Ti Six layer 31 which is controlled to be properly thick is formed at the Ti/Si interface and a suffuciently thick TiN barrier layer 51 with nitriding Ti which is the barrier layer formation material layer 5 is formed on an upper layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、配線の形成方法に関す
る。特に、半導体基板上に、配線と、該配線とその下地
との相互作用を抑制するバリア層とを有する構造の配線
の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method. In particular, the present invention relates to a method for forming a wiring having a structure having a wiring on a semiconductor substrate and a barrier layer that suppresses the interaction between the wiring and the underlying layer.

【0002】[0002]

【従来の技術及びその問題点】従来より、半導体基板上
に、配線と、該配線とその下地との相互作用を抑制する
バリア層とを有する構造の配線が用いられている。これ
は、例えば、Si半導体基板上にAl系配線を形成する
場合に、Al系材料と下地Siとの相互作用を防止する
バリアメタル層を形成する形で用いられている。
2. Description of the Related Art Conventionally, a wiring having a structure having a wiring and a barrier layer for suppressing the interaction between the wiring and the underlying layer has been used on a semiconductor substrate. This is used, for example, in the form of forming a barrier metal layer for preventing the interaction between the Al-based material and the underlying Si when the Al-based wiring is formed on the Si semiconductor substrate.

【0003】半導体装置の微細化・集積化に伴い、上記
のようなバリア層についても、これに対する要請が厳し
くなっている。
With the miniaturization and integration of semiconductor devices, demands for the barrier layers as described above are becoming strict.

【0004】即ち、半導体装置、特にLSIの高集積化
に伴い、その内部配線が微細化するにつれ、コンタクト
ホール等の各種接続孔のアスペクト比は増大する一方で
ある。これに伴い、高アスペクト比接続孔(コンタクト
ホール等)において低抵抗コンタクト特性が要請される
とともに、高バリア性を有するバリア層の形成方法が重
要となっている。
That is, as semiconductor devices, especially LSIs, become highly integrated and the internal wirings thereof become finer, the aspect ratios of various connection holes such as contact holes are increasing. Along with this, low resistance contact characteristics are demanded in high aspect ratio contact holes (contact holes etc.), and a method of forming a barrier layer having a high barrier property becomes important.

【0005】本明細書中、バリア層とは、配線と、該配
線とその下地との相互作用を抑制する作用をもつ層を一
般に称するが、代表的には、例えば、Al系材料(A
l,Al合金、またはこれらを主成分とするもの等)の
Si基板への突き抜け防止、またはCVDブランケット
W成膜時のWF6 によるSiの食われ防止のために用い
られるバリアメタルを挙げることができる。
In the present specification, the barrier layer generally refers to a wiring and a layer having an action of suppressing the interaction between the wiring and the underlying layer. Typically, for example, an Al-based material (A
a barrier metal used to prevent penetration of Si, Al alloys, or alloys containing these as a main component) into a Si substrate, or to prevent Si from being eaten by WF 6 when forming a CVD blanket W. it can.

【0006】バリアメタル等のバリア層の形成方法とし
ては、これまでに、スパッタ法及び反応性スパッタ法に
より図11に示すように、Ti膜30とTiN膜50を
形成する方法が広く用いられている。この場合、TiN
膜50のバリア性強化のために、成膜後にアニール処理
が施されるのが一般的である。なお、図11中、1はS
i半導体基板、11はSi拡散層、12はLOCOS領
域(SiO2 )、13はSiO2 層間絶縁膜、2は接続
孔(コンタクトホール)である。
As a method of forming a barrier layer such as a barrier metal, a method of forming a Ti film 30 and a TiN film 50 as shown in FIG. 11 by a sputtering method and a reactive sputtering method has been widely used. There is. In this case, TiN
In order to enhance the barrier property of the film 50, an annealing process is generally performed after the film formation. In FIG. 11, 1 is S
i semiconductor substrate, 11 is a Si diffusion layer, 12 is a LOCOS region (SiO 2 ), 13 is a SiO 2 interlayer insulating film, and 2 is a connection hole (contact hole).

【0007】一方で、スパッタTiを成膜後、直接窒化
アニール処理を施しTiNを形成する方法も各種試みら
れている。これは図12に示すように、Ti30を成膜
し、このTi30を窒化して図13に示すようにTiN
膜32にしてこれをバリア層とする技術である。
On the other hand, various attempts have been made to form TiN by directly subjecting a sputtered Ti film to a nitriding annealing treatment. As shown in FIG. 12, Ti30 is formed into a film, and the Ti30 is nitrided to form TiN as shown in FIG.
This is a technique in which the film 32 is used as a barrier layer.

【0008】Tiを直接窒化したTiN膜は、反応性ス
パッタTiN膜またはこれにアニール処理を施した膜に
比べて、結晶配向性について言うと、TiN(111)
配向が強いため、その上に形成されるAl膜がAl(1
11)配向に成長することを促進し、Al配線の信頼性
を向上するといった利点がある。また近年さらなるコン
タクトホールのアスペクト比の増大により、従来のスパ
ッタ法によるTiまたはTiN膜ではステップカバレー
ジが不十分なため、これを改善する手法としてコリメー
トスパッタ方が検討されているが、コリメートスパッタ
法であるとスパッタ速度が遅いので、この場合の成膜速
度の減少によるスループット低下が問題となる。ここで
反応性スパッタTiNの成膜速度はTiの成膜速度の1
/3〜1/5程度と遅いため、コリメートスパッタでT
iNを成膜することはさらなるスループットの低下を招
く。これに対し、直接スパッタ法及びこのTiの窒化を
用いる方法はTiNを成膜しないので、特にコリメート
スパッタを行う際にスループットの点からも有利であ
る。
The TiN film obtained by directly nitriding Ti has a crystal orientation of TiN (111) as compared with a reactive sputtered TiN film or a film obtained by annealing the TiN film.
Since the orientation is strong, the Al film formed on the Al (1
11) It has the advantages of promoting the growth in the orientation and improving the reliability of the Al wiring. Further, in recent years, due to the further increase in the aspect ratio of the contact hole, the step coverage of the Ti or TiN film formed by the conventional sputtering method is insufficient. Therefore, the collimated sputtering method has been studied as a method for improving the step coverage. If this is the case, the sputtering speed is slow, and in this case, the throughput is reduced due to the decrease in the film formation speed. Here, the film formation rate of the reactive sputter TiN is 1 of the Ti film formation rate.
Since it is as slow as about ⅓ to ⅕, it is possible to perform T
Deposition of iN causes further reduction in throughput. On the other hand, the direct sputtering method and the method using the nitriding of Ti do not deposit TiN, and are therefore advantageous in terms of throughput especially when performing collimated sputtering.

【0009】Tiの直接窒化アニール法においては、一
般にアニール時にTi/Si界面において同時にシリサ
イド化が起こり、TiSix化反応が進行する。このT
iSixは、コンタクト性を良好にする上で有用なもの
であるが、直接窒化法ではこのTiSix化反応の制御
が難しいという問題がある。即ち、十分なバリア性を確
保するためには図12に示すように予めTi30をある
程度厚く形成しておくことが必要である。しかし、Ti
30が厚いと、窒化アニール処理時にTiSix化反応
が進み過ぎ、図13に示すようにTiSix層31が深
く形成され、図13のA部においてコンタクト部分での
接合破壊を起こすといった問題が生じるおそれがある。
つまり、バリアメタルは厚いほうが良いのでTi30を
厚くすると、シリサイド化が過剰となって、問題を惹き
起こすのである。
In the direct nitriding annealing method for Ti, silicidation generally occurs at the Ti / Si interface at the time of annealing, and the TiSix conversion reaction proceeds. This T
Although iSix is useful for improving the contact property, there is a problem that it is difficult to control this TiSix formation reaction by the direct nitriding method. That is, in order to secure a sufficient barrier property, it is necessary to form the Ti 30 to a certain thickness in advance as shown in FIG. However, Ti
If 30 is thick, the TiSix conversion reaction proceeds too much during the nitriding annealing process, and the TiSix layer 31 is deeply formed as shown in FIG. 13, which may cause a problem that junction breakage occurs at the contact portion in the A portion of FIG. is there.
That is, the thicker the barrier metal is, the thicker the Ti30 is, the more silicidation occurs, which causes a problem.

【0010】これを防ぐ手段として、Ti成膜および窒
化アニールを2ステップで行う方法が検討されている
(N.A.H.Wils,et.al.,“STUDY
OFTiN FILMS FOR USE IM D
EEP SUBMICRONDEVICES”(Pro
ceeding of 1993 VMIC))。この
場合まず薄いTiを成膜しアニール処理をすることで予
めTiSix層を適当な厚さに制御し、次に厚いTi成
膜およびアニール処理により厚いTiNを形成するので
ある。しかしこの従来技術の場合、プロセスステップが
増加し、問題である。
As a means for preventing this, a method of performing Ti film formation and nitriding annealing in two steps has been studied (NAH Wils, et. Al., “STUDY”).
OFTiN FILMS FOR USE IM D
EEP SUBMICRON DEVICES "(Pro
ceeding of 1993 VMIC)). In this case, first, a thin Ti film is formed and an annealing process is performed to control the TiSix layer to an appropriate thickness in advance, and then a thick Ti film is formed and an annealing process is performed to form a thick TiN film. However, this conventional technique has a problem in that the number of process steps is increased.

【0011】上記した、窒化膜形成時に他の反応が生じ
ることにより不都合が起こるおそれがあるということ
は、窒化によりバリア層を形成する場合にはいずれも生
じ得る問題である。
The above-mentioned problem that other reactions may occur when the nitride film is formed is a problem that can occur when the barrier layer is formed by nitriding.

【0012】[0012]

【発明の目的】本発明は、上記問題を解決すべくなされ
たもので、Ti等窒化によりバリア層となり得る材料を
直接窒化してバリア層とする配線形成方法において、窒
化と同時に生じる反応即ち例えばシリサイド化反応を制
御することが可能であり、しかもプロセス工程数を増加
させない技術を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in a wiring forming method in which a material that can be a barrier layer by nitriding Ti is directly nitrided to form a barrier layer, a reaction that occurs at the same time as nitriding, for example, It is an object of the present invention to provide a technique capable of controlling the silicidation reaction and not increasing the number of process steps.

【0013】[0013]

【問題点を解決するための手段】本出願の請求項1の発
明は、半導体基板上に、配線と、該配線とその下地との
相互作用を抑制するバリア層とを有する構造の配線の形
成方法であって、前記バリア層は窒化によりバリア作用
を示す材料となりかつその下地と反応の可能性のあるバ
リア層形成材料を窒化して形成するものである場合に、
導電材料層、反応防止層、バリア層形成材料を半導体基
板上にこの順に形成した後、バリア層形成用窒化処理を
行うことを特徴とする配線の形成方法であって、これに
より上記目的を達成するものである。
According to the invention of claim 1 of the present application, a wiring having a structure having a wiring and a barrier layer for suppressing the interaction between the wiring and the underlying layer is formed on a semiconductor substrate. A method, wherein the barrier layer is formed by nitriding a barrier layer-forming material that becomes a material exhibiting a barrier action by nitriding and has a possibility of reacting with the underlying layer,
A method for forming a wiring, comprising forming a conductive material layer, a reaction preventive layer, and a barrier layer forming material on a semiconductor substrate in this order, and then performing a nitriding treatment for forming a barrier layer. To do.

【0014】本出願の請求項2の発明は、前記バリア層
形成材料が、Tiであることを特徴とする請求項1に記
載の配線の形成方法であって、これにより上記目的を達
成するものである。
The invention according to claim 2 of the present application is the method for forming a wiring according to claim 1, characterized in that the material for forming the barrier layer is Ti, whereby the above object is achieved. Is.

【0015】本出願の請求項3の発明は、前記反応防止
層がTi化合物であることを特徴とする請求項2に記載
の配線の形成方法であって、これにより上記目的を達成
するものである。
The invention according to claim 3 of the present application is the method for forming a wiring according to claim 2, characterized in that the reaction preventing layer is a Ti compound, and thereby achieves the above object. is there.

【0016】本出願の請求項4の発明は、前記Ti化合
物がTiN,TiON,またはTiOxであることを特
徴とする請求項2に記載の配線の形成方法であって、こ
れにより上記目的を達成するものである。
The invention according to claim 4 of the present application is the method for forming a wiring according to claim 2, characterized in that the Ti compound is TiN, TiON, or TiOx. To do.

【0017】本出願の請求項5の発明は、前記導電材料
層がシリコン基板上に形成されるものであり、かつシリ
サイド化供給源となる材料から成る層であることを特徴
とする請求項1ないし4のいずれかに記載の配線の形成
方法であって、これにより上記目的を達成するものであ
る。
The invention of claim 5 of the present application is characterized in that the conductive material layer is formed on a silicon substrate, and is a layer made of a material serving as a silicidation supply source. The method for forming a wiring according to any one of items 1 to 4, which achieves the above object.

【0018】本発明の構成について、図1を参照して説
明すると、次のとおりである。即ち、本発明は、好まし
くはTi等のシリサイド化供給源となる導電材料層、T
iN等のシリサイド化ストップ層等である反応防止層、
Ti等窒化によりバリア作用を示すようになるバリア層
形成材料を、この順で半導体基板上に形成する工程Iを
行い、その後バリア層形成用窒化処理(Ti等の窒化に
よるTiN化等)の工程IIを行うものである。
The structure of the present invention will be described below with reference to FIG. That is, the present invention preferably uses a conductive material layer T, which serves as a silicidation supply source such as Ti.
a reaction prevention layer such as a silicidation stop layer such as iN,
Step I of forming a barrier layer forming material that exhibits a barrier action by nitriding Ti on the semiconductor substrate in this order is performed, and then nitriding treatment for barrier layer formation (TiN conversion by nitriding Ti etc.) II.

【0019】また、後に詳述する本発明の一実施例を示
す図2ないし図5の例示を参照して説明すると、次のと
おりである。
The following is a description with reference to the examples of FIGS. 2 to 5 showing an embodiment of the present invention, which will be described later in detail.

【0020】この発明は、図5に例示するような、Si
基板等の半導体基板上1に、Al配線等の配線7と、該
配線7とその下地(Si基板等)との相互作用を抑制す
るバリア層51とを有する構造の配線の形成方法であっ
て、前記バリア層51は窒化によりバリア作用を示す材
料となりかつその下地と反応の可能性のあるバリア層形
成材料(例えばTi等)を窒化して形成するものである
場合に、図2に示す構造上に導電材料層3(TiSix
になって導電性を良好にするTi等)、反応防止層4
(TiN等のシリサイド化防止層等)、バリア層形成材
料5(Ti等)を半導体基板1上にこの順に形成して図
3のようにし、その後バリア層形成用窒化処理を行って
図4のようにバリア層51(TiN等)を形成する。
The present invention is based on Si as illustrated in FIG.
A method of forming a wiring having a structure having a wiring 7 such as an Al wiring and a barrier layer 51 that suppresses interaction between the wiring 7 and a base (Si substrate or the like) thereof on a semiconductor substrate 1 such as a substrate. In the case where the barrier layer 51 is formed by nitriding a barrier layer forming material (for example, Ti) which becomes a material exhibiting a barrier action by nitriding and has a possibility of reacting with the underlying layer, the structure shown in FIG. Conductive material layer 3 (TiSix
And a reaction prevention layer 4 for improving conductivity.
(Silicidation prevention layer such as TiN) and the barrier layer forming material 5 (Ti etc.) are formed in this order on the semiconductor substrate 1 as shown in FIG. Thus, the barrier layer 51 (TiN or the like) is formed.

【0021】[0021]

【作用】本発明によれば、窒化によりバリア作用を示す
材料となりかつその下地と反応の可能性のあるバリア層
形成材料を窒化してバリア層を形成する場合について
も、反応防止層を形成し、かつ導電材料層を形成してあ
るので、窒化時にもバリア層形成材料は直接下地とは反
応せず、仮に反応の可能性があってもそれは抑制され、
よってかかる反応を制御しつつ、バリア層を形成でき
る。特別複雑な工程増加も要さない。
According to the present invention, even when the barrier layer is formed by nitriding a barrier layer forming material which becomes a material exhibiting a barrier function by nitriding and has a possibility of reacting with the underlying layer, the reaction preventing layer is formed. Since the conductive material layer is formed, the barrier layer forming material does not directly react with the base even during nitriding, and even if there is a possibility of reaction, it is suppressed.
Therefore, the barrier layer can be formed while controlling such reaction. No extra complicated process is required.

【0022】[0022]

【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定を受けるものではない。なお以下の
実施例は、接続孔の埋め込みと同時に配線を形成する例
を示すが、これに限られるものではなく、平面構造の下
地上に配線を形成する場合にも本発明は適用できる。ま
た以下の実施例は、下地半導体基板と金属等の配線間の
接続をとるいわゆるコンタクトホールについて本発明を
具体化したが、下層−上層配線間の接続をとるいわゆる
ヴィアホールについても同様に適用できる。
Embodiments of the present invention will be described below with reference to the drawings. However, as a matter of course, the present invention is not limited to the following examples. Although the following embodiments show an example in which the wiring is formed at the same time as filling the connection hole, the present invention is not limited to this, and the present invention can be applied to the case where the wiring is formed on the lower ground of the planar structure. Further, the following examples embody the present invention with respect to so-called contact holes for connecting between the underlying semiconductor substrate and wiring of metal or the like, but are similarly applicable to so-called via holes for connecting between lower layer-upper layer wiring. .

【0023】実施例1 この実施例は、本発明を、高集積化したSi系LSI製
造の際のAl系配線形成に適用したものである。
Example 1 In this example, the present invention is applied to the formation of Al-based wiring in the production of highly integrated Si-based LSI.

【0024】この実施例では、Si基板上のコンタクト
ホールにおけるバリアメタル系製造方法において、上層
から順にバリアメタル形成用Ti/シリサイド化ストッ
プTiN層/導電材料としてのTi/(基板)の構造を
得る。これらの成膜を行った後に窒化アニール処理を行
って、TiをTiNとしてバリアメタルにする配線形成
方法である。上記成膜構造を用いると、窒化の際のアニ
ール処理により下層TiはTiSix化され低コンタク
ト抵抗化に寄与し、上層TiはTiN化しバリア層にな
る。下層Tiと上層Ti間にはシリサイド化ストップ層
(TiN)が形成されているので、TiSix化するの
は下層Tiのみであり、上層Tiに及ぶことはない。こ
のため、TiSix層の膜厚を良好に制御した上で、厚
いTiN層が形成できる。また、特別の工程増はない。
In this embodiment, in the method for manufacturing a barrier metal in a contact hole on a Si substrate, a structure of Ti for barrier metal formation / TiN layer for silicidation / Ti as conductive material / (substrate) is obtained in order from the upper layer. . This is a wiring forming method in which TiN is used as a barrier metal by performing nitriding annealing treatment after forming these films. When the above film formation structure is used, the lower layer Ti is converted to TiSix by the annealing treatment at the time of nitriding, which contributes to lower contact resistance, and the upper layer Ti is converted to TiN and becomes a barrier layer. Since the silicidation stop layer (TiN) is formed between the lower layer Ti and the upper layer Ti, only the lower layer Ti is converted to TiSix and does not extend to the upper layer Ti. Therefore, it is possible to form a thick TiN layer while controlling the film thickness of the TiSix layer well. Also, there is no special process increase.

【0025】以下本実施例を更に詳述する。図2ないし
図5を参照する。
This embodiment will be described in more detail below. Please refer to FIG. 2 to FIG.

【0026】図2を参照する。通常のLSIプロセスに
より、Si基板1に素子形成などを行った後(符号12
でロコス領域を示す)、SiO2 等の層間絶縁膜13を
成膜し、通常のフォトレジスト、RIE工程により接続
孔2としてコンタクトホールを開口する。ここではコン
タクトホールの径は0.4μm、深さは0.8μmとし
た。
Referring to FIG. After elements are formed on the Si substrate 1 by a normal LSI process (reference numeral 12
The interlayer insulating film 13 made of SiO 2 or the like is formed, and a contact hole is formed as the connection hole 2 by an ordinary photoresist and RIE process. Here, the diameter of the contact hole was 0.4 μm and the depth was 0.8 μm.

【0027】次に、枚葉式DCマグネトロンスパッタ装
置により、図の上から順にTi5/TiN4/Ti3を
成膜した。下層Tiが導電材料層3であり、TiNがシ
リサイド化防止作用を示す反応防止層4であり、上層T
iが窒化によりバリア作用を呈するようになるバリア層
形成材料5であって、これらを半導体基板1上にこの順
に形成したのである。
Next, Ti5 / TiN4 / Ti3 was formed in order from the top of the drawing by a single wafer type DC magnetron sputtering apparatus. The lower layer Ti is the conductive material layer 3, the TiN is the reaction preventing layer 4 having a silicidation preventing action, and the upper layer T.
i is a barrier layer forming material 5 that exhibits a barrier action by nitriding, and these are formed on the semiconductor substrate 1 in this order.

【0028】Tiは通常のスパッタ法で、TiNは反応
性スパッタ法で成膜した。各層はそれぞれ違うスパッタ
室にて成膜することもできるが、一つのスパッタ室にて
プロセスガスの切り換えにより成膜することも可能であ
る。各層の膜厚は上層TiN/Ti/下層Tiをそれぞ
れ70nm/20nm/30nmとした。このようにバ
リア層形成用材料5であるTiを厚く形成する。
Ti was formed by a normal sputtering method, and TiN was formed by a reactive sputtering method. The respective layers can be formed in different sputtering chambers, but can also be formed in one sputtering chamber by switching the process gas. The film thickness of each layer was 70 nm / 20 nm / 30 nm for the upper layer TiN / Ti / lower layer Ti. In this way, Ti, which is the barrier layer forming material 5, is formed thickly.

【0029】以下にTi及びTiNの成膜条件を示す。 Ti成膜条件 DCパワー 4kW プロセスガス Ar 100SCCM 圧力 0.4Pa 基板温度 150℃ TiN成膜条件 DCパワー 5kW プロセスガス Ar/N2 40/70SCCM 圧力 0.4Pa 基板温度 150℃The film forming conditions for Ti and TiN are shown below. Ti film forming condition DC power 4 kW process gas Ar 100 SCCM pressure 0.4 Pa substrate temperature 150 ° C. TiN film forming condition DC power 5 kW process gas Ar / N 2 40/70 SCCM pressure 0.4 Pa substrate temperature 150 ° C.

【0030】次に窒化によるバリア層形成のため、本例
ではバリア層形成材料5であるTiの窒化アニールを行
う。これにより図4に示すように、バリア層51として
TiNが形成された構造を得た。ここではアニールのた
めにはランプ加熱方式を用いたが、他にフォアネスアニ
ール法等を用いることも可能である。
Next, in order to form a barrier layer by nitriding, nitriding annealing of Ti, which is the barrier layer forming material 5, is performed in this example. Thereby, as shown in FIG. 4, a structure in which TiN was formed as the barrier layer 51 was obtained. Although the lamp heating method is used here for annealing, it is also possible to use the foreness annealing method or the like.

【0031】加熱条件の一例を示す。 窒化アニール条件 温度 800℃ 時間 60sec. ガス雰囲気 N2 ガス雰囲気に酸素が添加される場合もある。An example of heating conditions will be shown. Nitriding annealing conditions Temperature 800 ° C Time 60 sec. Gas atmosphere Oxygen may be added to the N 2 gas atmosphere.

【0032】図4に示す構造を得る際、シリサイド化ス
トップ層として反応防止層4であるTiNがあるので、
Ti/Si界面には適当な厚さに制御されたTiSix
層31が形成され、かつ上層にはバリア層形成材料5で
あるTiが窒化された十分に厚いTiNバリア層51が
形成される。
When obtaining the structure shown in FIG. 4, since TiN which is the reaction preventing layer 4 is used as the silicidation stop layer,
TiSix with controlled thickness at Ti / Si interface
The layer 31 is formed, and a sufficiently thick TiN barrier layer 51 in which Ti, which is the barrier layer forming material 5, is nitrided is formed on the upper layer.

【0033】次に、接続孔2(コンタクトホール)内へ
のプラグ形成、またはAl配線7の形成等を行う。ここ
ではAl高温スパッタによりホール内をAl系の材料
(特にAl−1wt%Si)で埋め込み、同時にAl配
線7を形成した例を示す。この場合、Al系材料の濡れ
性を向上させるため、Al系材料の下地にTi層を成膜
することが好ましいので、ここではTi6を膜厚100
nmで形成した。成膜条件は前記と同様である。またこ
こではAl系合金としてAl−1wt%Siをターゲッ
ト材に用いた。
Next, a plug is formed in the connection hole 2 (contact hole) or an Al wiring 7 is formed. Here, an example is shown in which the hole is filled with an Al-based material (especially Al-1 wt% Si) by Al high-temperature sputtering, and the Al wiring 7 is formed at the same time. In this case, in order to improve the wettability of the Al-based material, it is preferable to form a Ti layer on the base of the Al-based material.
nm. The film forming conditions are the same as above. Further, here, Al-1 wt% Si was used as a target material as an Al-based alloy.

【0034】以下にこのAl系材料の成膜条件を示す。 Al−Si成膜条件 膜厚 600nm 成膜速度 0.6μm/min. DCパワー 10kW プロセスガス Ar 100SCCM 圧力 0.4Pa 基板温度 500℃ Al−Si成膜時に、RF450V程度の基板バイアス
が印加される場合がある。
The film forming conditions for this Al-based material are shown below. Al-Si film forming conditions Film thickness 600 nm Film forming rate 0.6 μm / min. DC power 10 kW Process gas Ar 100 SCCM Pressure 0.4 Pa Substrate temperature 500 ° C. A substrate bias of about RF450V may be applied during Al-Si film formation.

【0035】成膜後の構造を図5に示す。配線7である
Al−SiとTi6の界面には、Al−Si−Ti合金
層71が形成される。
The structure after film formation is shown in FIG. An Al—Si—Ti alloy layer 71 is formed on the interface between the Al—Si and the Ti 6 which is the wiring 7.

【0036】ここで、Al高温スパッタを行う代わり
に、Alリフロー法、またはCVDタングステンによる
ホール埋め込み等を行うことも可能である。即ち、従来
より知られている各種の配線形成手段を用いることがで
きる。
Here, instead of performing the Al high temperature sputtering, it is also possible to perform the Al reflow method or the hole filling with the CVD tungsten. That is, various conventionally known wiring forming means can be used.

【0037】本実施例によれば、次のような効果がもた
らされる。 Tiの窒化によるTiN形成であるので、バリア層5
1としてTiN(111)配向性の強い、信頼性に優れ
たTiNバリアメタルが形成できる。 導電材料層3としての下層Tiを独立に制御性良く形
成でき、例えば薄くできるので、Ti/Si界面のTi
Six化反応膜厚を良好に制御できる。 上記の効果を得るために、工程数の増加はほとんどな
い。 バリア層51形成時のスルートップが向上する。
According to this embodiment, the following effects are brought about. Since the TiN is formed by nitriding Ti, the barrier layer 5
As No. 1, a TiN barrier metal having a strong TiN (111) orientation and excellent reliability can be formed. Since the lower layer Ti as the conductive material layer 3 can be independently formed with good controllability and can be thinned, for example, Ti at the Ti / Si interface is formed.
It is possible to satisfactorily control the thickness of the reaction film for Six conversion. In order to obtain the above effect, the number of steps is hardly increased. The through top at the time of forming the barrier layer 51 is improved.

【0038】実施例2 この実施例は実施例1の変形例であり、シリサイド化ス
トップ層である反応防止層4として、TiNでなく、T
iONを用いた例である。この実施例では、実施例1を
示した図3に対応する構造が図6に示す構造となる。即
ち、反応性防止層4が、シリサイド化ストップ層として
の機能を有するTiONから形成される。
Example 2 This example is a modification of Example 1, and the reaction preventive layer 4 as the silicidation stop layer is made of T instead of TiN.
This is an example using iON. In this embodiment, the structure corresponding to FIG. 3 showing the first embodiment is the structure shown in FIG. That is, the reactivity preventing layer 4 is formed of TiON which functions as a silicidation stop layer.

【0039】この場合のTiONの成膜条件を示す。 TiON成膜条件 DCパワー 5kW プロセスガス Ar/N2 −6%O2 40/70SCC
M 圧力 0.4Pa 基板温度 150℃
The film forming conditions of TiON in this case are shown below. TiON film forming conditions DC power 5 kW process gas Ar / N 2 -6% O 2 40/70 SCC
M pressure 0.4Pa substrate temperature 150 ° C

【0040】この他は実施例1と同様にし、実施例1と
同様の効果を得ることができた。
Other than the above, the same effects as in Example 1 could be obtained by making the same as Example 1.

【0041】実施例3 実施例1では、通常スパッタ法により、導電材料3及び
バリア層形成材料5としてのTi、及び反応防止層4と
してのTiNの全ての層を形成したが、これら全ての
層、または一部の層をコリメートスパッタ法により成膜
することも可能であり、この実施例ではコリメータスパ
ッタ法を採用した。
Example 3 In Example 1, all layers of Ti as the conductive material 3 and the barrier layer forming material 5 and TiN as the reaction preventing layer 4 were formed by the normal sputtering method. It is also possible to form a part of the layers by the collimator sputtering method. In this embodiment, the collimator sputtering method is adopted.

【0042】本実施例における成膜条件を以下に示す。 Ti成膜条件 DCパワー 8kW プロセスガス Ar 100SCCM 圧力 0.4Pa 基板温度 150℃ TiN成膜条件 DCパワー 8kW プロセスガス Ar/N2 40/70SCCM 圧力 0.4Pa 基板温度 150℃The film forming conditions in this embodiment are shown below. Ti film forming conditions DC power 8 kW process gas Ar 100 SCCM pressure 0.4 Pa substrate temperature 150 ° C. TiN film forming conditions DC power 8 kW process gas Ar / N 2 40/70 SCCM pressure 0.4 Pa substrate temperature 150 ° C.

【0043】ここでTiNの膜厚は20nmと非常に薄
いので、TiN反応性スパッタの低成膜速度に起因する
スループットの低下はほとんど問題とならない。
Since the film thickness of TiN is as very thin as 20 nm, the decrease in throughput due to the low film forming rate of TiN reactive sputtering causes almost no problem.

【0044】よって、本実施例からもコリメータスパッ
タ法を用いる場合、特に本発明が有効であることがわか
る。
Therefore, it can be seen from the present embodiment that the present invention is particularly effective when the collimator sputtering method is used.

【0045】実施例4 実施例2では、通常スパッタ法により、導電材料3及び
バリア層形成材料5としてのTi、及び反応防止層4と
してのTiONの全ての層を形成したが、これら全ての
層、または一部の層をコリメートスパッタ法により成膜
することも可能であり、この実施例ではコリメータスパ
ッタ法を採用した。
Example 4 In Example 2, all layers of Ti as the conductive material 3 and the barrier layer forming material 5 and TiON as the reaction preventing layer 4 were formed by the normal sputtering method, but all of these layers were formed. It is also possible to form a part of the layers by the collimator sputtering method. In this embodiment, the collimator sputtering method is adopted.

【0046】本実施例における成膜条件を以下に示す。 Ti成膜条件 DCパワー 8kW プロセスガス Ar 100SCCM 圧力 0.4Pa 基板温度 150℃ TiON成膜条件 DCパワー 8kW プロセスガス Ar/N2 −6%O2 40/70SCC
M 圧力 0.4Pa 基板温度 150℃
The film forming conditions in this example are shown below. Ti film forming condition DC power 8 kW process gas Ar 100SCCM pressure 0.4 Pa substrate temperature 150 ° C. TiON film forming condition DC power 8 kW process gas Ar / N 2 -6% O 2 40/70 SCC
M pressure 0.4Pa substrate temperature 150 ° C

【0047】実施例3と同様、ここでTiONの膜厚は
20nmと非常に薄いので、TiON反応性スパッタの
低成膜速度に起因するスループットの低下はほとんど問
題とならず、実施例3と同じく、生産上有利である。
As in Example 3, since the film thickness of TiON is as very thin as 20 nm, the decrease in throughput due to the low film formation rate of TiON reactive sputtering causes almost no problem, and the same as in Example 3. , Is advantageous in production.

【0048】よって、この実施例からもコリメータスパ
ッタ法を用いる場合、特に本発明が有効であることがわ
かる。
Therefore, it can be seen from this example that the present invention is particularly effective when the collimator sputtering method is used.

【0049】実施例5 上述した各実施例では、反応防止層4であるシリサイド
化ストップ層として、TiNまたはTiONを用いてい
る。このシリサイド化ストップ層として、TiOx を用
いることも可能である。本実施例はこの構成をとったも
のであり、バリアメタルの成膜構造としては、Ti/T
iOx /Tiとなる。この形成方法は以下のとおりであ
る。
Embodiment 5 In each of the embodiments described above, TiN or TiON is used as the silicidation stop layer which is the reaction prevention layer 4. TiO x can also be used as the silicidation stop layer. This embodiment has this configuration, and the barrier metal film formation structure is Ti / T.
iO x / Ti. This forming method is as follows.

【0050】図7に示すように、枚葉式DCマグネトロ
ンスパッタ装置により、導電材料層3としてTiを50
nm成膜する。条件は実施例1と同様である。
As shown in FIG. 7, a single-wafer type DC magnetron sputtering apparatus was used to form Ti of 50 as the conductive material layer 3.
nm film is formed. The conditions are the same as in Example 1.

【0051】次にこの基板を一旦大気に開放し、図8に
示すようにTi表面を酸化してここをTiOx 層として
反応防止(シリサイド化防止)層4とする。
Next, this substrate is once exposed to the atmosphere, and as shown in FIG. 8, the Ti surface is oxidized to form a reaction preventing (silicidation preventing) layer 4 as a TiO x layer.

【0052】次に再度スパッタ法により、バリア層形成
材料5としてTiを70nm成膜する。これにより図9
の構造を得る。
Next, Ti is deposited to 70 nm as the barrier layer forming material 5 by the sputtering method again. As a result,
Get the structure of.

【0053】次に窒化アニール処理を行う(図10)。
条件は実施例1と同様である。これによりバリア層51
としてTiN層を有する図10の構造を得る。
Next, nitriding annealing treatment is performed (FIG. 10).
The conditions are the same as in Example 1. Thereby, the barrier layer 51
As a result, the structure of FIG. 10 having a TiN layer is obtained.

【0054】本実施例においては、TiOx 層がシリサ
イド化ストップ層となり、実施例1と同様な良好なTi
SixおよびTiN層が形成可能である。
In this embodiment, the TiO x layer serves as a silicidation stop layer, and the same good Ti as in Embodiment 1 is obtained.
Six and TiN layers can be formed.

【0055】なおここで、Ti表面にTiOx 層を形成
する方法として、上記大気開放する代わりに、Tiを成
膜後スパッタ室に酸素ガスを導入する方法も可能であ。
また、マルチチャンバースパッタ装置において、酸素ガ
ス導入室を専用に1室設け、Ti成膜後にこの酸素ガス
導入室に基板を搬送し、酸化処理を行うことも可能であ
る。これにより、スパッタ装置で2回Tiを成膜する必
要が無くなり、スループットが向上する。
Here, as a method of forming a TiO x layer on the surface of Ti, a method of introducing oxygen gas into the sputtering chamber after forming Ti instead of opening to the atmosphere is also possible.
Further, in the multi-chamber sputtering apparatus, it is also possible to provide one dedicated oxygen gas introducing chamber, carry the substrate into the oxygen gas introducing chamber after Ti film formation, and perform the oxidation treatment. As a result, it is not necessary to form a Ti film twice in the sputtering apparatus, and the throughput is improved.

【0056】[0056]

【発明の効果】本発明は、上記の如く、Ti等窒化によ
りバリア層となり得る材料を直接窒化てバリア層とする
配線形成方法において、窒化と同時に生じる反応即ち例
えばシリサイド化反応を良好に制御することが可能であ
り、しかもプロセス工程数を増加させないという効果が
もたらされる。
As described above, according to the present invention, in a wiring forming method in which a material that can form a barrier layer by nitriding Ti or the like is directly nitrided to form a barrier layer, a reaction that occurs at the same time as nitriding, that is, a silicidation reaction, is well controlled. It is possible to do so, and there is an effect that the number of process steps is not increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の構成を示す工程図である。FIG. 1 is a process drawing showing the constitution of the present invention.

【図2】実施例1の工程を順に断面図で示すものであ
る。(1)。
2A to 2C are sectional views showing steps of Example 1 in order. (1).

【図3】実施例1の工程を順に断面図で示すものであ
る。(2)。
3A to 3C are sectional views showing steps of Example 1 in order. (2).

【図4】実施例1の工程を順に断面図で示すものであ
る。(3)。
FIG. 4 is a sectional view showing the steps of Example 1 in order. (3).

【図5】実施例1の工程を順に断面図で示すものであ
る。(4)。
5A to 5C are cross-sectional views showing steps of Example 1 in order. (4).

【図6】実施例2の工程を示す図である。FIG. 6 is a diagram showing a process of a second embodiment.

【図7】実施例5の工程を順に断面図で示すものであ
る。(1)。
7A to 7C are sectional views showing steps of Example 5 in order. (1).

【図8】実施例5の工程を順に断面図で示すものであ
る。(2)。
FIG. 8 is a sectional view showing the steps of Example 5 in order. (2).

【図9】実施例5の工程を順に断面図で示すものであ
る。(3)。
FIG. 9 is a sectional view showing the steps of Example 5 in order. (3).

【図10】実施例5の工程を順に断面図で示すものであ
る。(4)。
FIG. 10 is a sectional view showing the steps of Example 5 in order. (4).

【図11】従来技術(1)を示す図である。FIG. 11 is a diagram showing a conventional technique (1).

【図12】従来技術(2)とその問題点を示す図である
(1)。
FIG. 12 is a diagram showing a conventional technique (2) and its problems (1).

【図13】従来技術(2)とその問題点を示す図であ
る。(2)。
FIG. 13 is a diagram showing a conventional technique (2) and its problems. (2).

【符号の説明】[Explanation of symbols]

I 導電材料層(Ti等のシリサイド化供給源となる
材料等)、反応防止層(TiN等のシリサイド化ストッ
プ層等)、バリア層形成材料(Ti等)の半導体基板上
へのこの順での形成工程 II バリア形成用窒化処理(Ti等の窒化によるTi
N化等)工程 1 半導体基板(Si基板) 2 接続孔(コンタクトホール) 3 導電材料層(Ti) 4 反応防止(シリサイド化防止層(TiN,TiO
N) 5 バリア層形成材料(Ti) 51 バリア層(TiN) 6 Al系材料の濡れ性を向上させる層(Ti) 7 配線(Al系配線)
I The conductive material layer (such as a material serving as a silicidation supply source such as Ti), the reaction preventing layer (such as a silicidation stop layer such as TiN), and the barrier layer forming material (such as Ti) on the semiconductor substrate in this order. Forming process II Nitriding treatment for barrier formation (Ti by nitriding Ti, etc.
N conversion step 1 Semiconductor substrate (Si substrate) 2 Connection hole (contact hole) 3 Conductive material layer (Ti) 4 Reaction prevention (silicidation prevention layer (TiN, TiO)
N) 5 Barrier layer forming material (Ti) 51 Barrier layer (TiN) 6 Layer for improving wettability of Al-based material (Ti) 7 Wiring (Al-based wiring)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に、配線と、該配線とその下
地との相互作用を抑制するバリア層とを有する構造の配
線の形成方法であって、 前記バリア層は窒化によりバリア作用を示す材料となり
かつその下地と反応の可能性のあるバリア層形成材料を
窒化して形成するものである場合に、 導電材料層、反応防止層、バリア層形成材料を半導体基
板上にこの順に形成した後、 バリア層形成用窒化処理を行うことを特徴とする配線の
形成方法。
1. A method for forming a wiring having a structure having a wiring and a barrier layer for suppressing interaction between the wiring and an underlying layer on a semiconductor substrate, wherein the barrier layer exhibits a barrier function by nitriding. After forming the conductive material layer, the reaction preventive layer, and the barrier layer forming material in this order on the semiconductor substrate, when the barrier layer forming material that becomes the material and may react with the underlying layer is formed by nitriding A method for forming a wiring, comprising performing a nitriding treatment for forming a barrier layer.
【請求項2】前記バリア層形成材料が、Tiであること
を特徴とする請求項1に記載の配線の形成方法。
2. The method for forming a wiring according to claim 1, wherein the barrier layer forming material is Ti.
【請求項3】前記反応防止層がTi化合物であることを
特徴とする請求項2に記載の配線の形成方法。
3. The method of forming a wiring according to claim 2, wherein the reaction prevention layer is a Ti compound.
【請求項4】前記Ti化合物がTiN,TiON,また
はTiOxであることを特徴とする請求項3に記載の配
線の形成方法。
4. The method of forming a wiring according to claim 3, wherein the Ti compound is TiN, TiON, or TiOx.
【請求項5】前記導電材料層がシリコン基板上に形成さ
れるものであり、かつシリサイド化供給源となる材料か
ら成る層であることを特徴とする請求項1ないし4のい
ずれかに記載の配線の形成方法。
5. The conductive material layer is formed on a silicon substrate and is a layer made of a material serving as a silicidation supply source. Wiring formation method.
JP29402693A 1993-10-29 1993-10-29 Method for forming wiring Pending JPH07130850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29402693A JPH07130850A (en) 1993-10-29 1993-10-29 Method for forming wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29402693A JPH07130850A (en) 1993-10-29 1993-10-29 Method for forming wiring

Publications (1)

Publication Number Publication Date
JPH07130850A true JPH07130850A (en) 1995-05-19

Family

ID=17802304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29402693A Pending JPH07130850A (en) 1993-10-29 1993-10-29 Method for forming wiring

Country Status (1)

Country Link
JP (1) JPH07130850A (en)

Similar Documents

Publication Publication Date Title
JP3584054B2 (en) Semiconductor device and manufacturing method thereof
KR960011863B1 (en) Semiconductor device and the manufacturing method having multilayer interconnection structure
US6602782B2 (en) Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
JPH1174272A (en) Metal wiring formation of semiconductor element
US6048788A (en) Method of fabricating metal plug
JP2002334884A (en) Method for forming metal wiring in semiconductor device
US5763948A (en) Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction
JP2000306997A (en) Semiconductor device having barrier metal layer and fabrication thereof
JP2000049162A (en) Manufacture of semiconductor device
JPH09186103A (en) Structure of metal interconnection and forming method thereof
JP3252397B2 (en) Wiring formation method
JPH06204170A (en) Semiconductor device and its manufacture
JPH1032248A (en) Formation of tungsten film
JPH08181212A (en) Semiconductor device and manufacture thereof
KR100480582B1 (en) Fabricating method of barrier film of semiconductor device and fabricating method of metal wiring using the same
JPH07130850A (en) Method for forming wiring
JPH05144951A (en) Wiring formation method
KR100266871B1 (en) Method of forming barrier in semiconductor device
JPH0888224A (en) Semiconductor device and its manufacture
JPH02235372A (en) Semiconductor device and its manufacture
JPH053170A (en) Forming method of blanket tungsten plug
JPH05308057A (en) Manufacture of semiconductor device
JPH08111455A (en) Formation of wiring
JPH05160068A (en) Manufacture of semiconductor device
JP2004319862A (en) Manufacturing method of semiconductor device