JPH07123740A - 半導体変調器保護回路 - Google Patents
半導体変調器保護回路Info
- Publication number
- JPH07123740A JPH07123740A JP5261220A JP26122093A JPH07123740A JP H07123740 A JPH07123740 A JP H07123740A JP 5261220 A JP5261220 A JP 5261220A JP 26122093 A JP26122093 A JP 26122093A JP H07123740 A JPH07123740 A JP H07123740A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- semiconductor modulator
- diode
- protection circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Generation Of Surge Voltage And Current (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】
【目的】 半導体変調器のスイッチング時の逆電圧によ
る破損を防ぐ保護回路を得ることを目的とする。 【構成】 半導体変調器に直列に可飽和リアクタを接続
し、かつ上記半導体変調器とは極性を逆にして上記半導
体変調器に第１のダイオードを並列接続した。請求項２
の保護回路は、半導体変調器に直列に可飽和リアクタを
接続し、かつ上記サイリスタに直列に、上記サイリスタ
と同方向に極性を持つように第２のダイオード相当素子
を接続した。
る破損を防ぐ保護回路を得ることを目的とする。 【構成】 半導体変調器に直列に可飽和リアクタを接続
し、かつ上記半導体変調器とは極性を逆にして上記半導
体変調器に第１のダイオードを並列接続した。請求項２
の保護回路は、半導体変調器に直列に可飽和リアクタを
接続し、かつ上記サイリスタに直列に、上記サイリスタ
と同方向に極性を持つように第２のダイオード相当素子
を接続した。
Description
【０００１】
【産業上の利用分野】本発明は、高圧パルスを出力する
半導体変調器の改良に関するものである。
半導体変調器の改良に関するものである。
【０００２】
【従来の技術】従来の半導体変調器の構成と動作を説明
する。図３は従来の半導体変調器の構成図である。図に
於いて、１は高圧電源、２は充電の時定数を決定するチ
ョークコイル、３は高圧電源への電流阻止用のチャージ
ングダイオード、４は出力パルスの幅を決定するパルス
成形回路である。５はサイリスタのターンオン直後の電
流を制限する可飽和リアクトル、６は５の可飽和リアク
トルを励磁するための直流電源である。７は変調器の主
動作であるスイッチングを行うサイリスタ、８はパルス
を昇圧するパルストランス、９は負荷である。
する。図３は従来の半導体変調器の構成図である。図に
於いて、１は高圧電源、２は充電の時定数を決定するチ
ョークコイル、３は高圧電源への電流阻止用のチャージ
ングダイオード、４は出力パルスの幅を決定するパルス
成形回路である。５はサイリスタのターンオン直後の電
流を制限する可飽和リアクトル、６は５の可飽和リアク
トルを励磁するための直流電源である。７は変調器の主
動作であるスイッチングを行うサイリスタ、８はパルス
を昇圧するパルストランス、９は負荷である。
【０００３】次に動作について説明する。高圧電源１か
らチョークコイル２、チャージングダイオード３を通し
てパルス成形回路４が充電される。次いでサイリスタ７
がターンオンすると、可飽和リアクトル５の非飽和時間
経過後に可飽和リアクトル５が飽和し、パルス成形回路
４に充電された電荷が可飽和リアクトル５、サイリスタ
７を経由してパルストランス８の一次側にパルス成形回
路４の時定数により決定されるパルス幅の電流が流れ
る。パルストランス８の一次側にパルス電流が流れる
と、パルストランス８の二次側に昇圧されたパルス電圧
があらわれ、負荷９に印加される。
らチョークコイル２、チャージングダイオード３を通し
てパルス成形回路４が充電される。次いでサイリスタ７
がターンオンすると、可飽和リアクトル５の非飽和時間
経過後に可飽和リアクトル５が飽和し、パルス成形回路
４に充電された電荷が可飽和リアクトル５、サイリスタ
７を経由してパルストランス８の一次側にパルス成形回
路４の時定数により決定されるパルス幅の電流が流れ
る。パルストランス８の一次側にパルス電流が流れる
と、パルストランス８の二次側に昇圧されたパルス電圧
があらわれ、負荷９に印加される。
【０００４】
【発明が解決しようとする課題】従来の半導体変調回路
は以上のように構成されていたので、サイリスタがター
ン・オフする際に、複数のサイリスタの内の最初のター
ン・オフしたサイリスタに集中して逆電圧が印加され、
そのサイリスタが損傷を受けることがあるという課題が
あった。
は以上のように構成されていたので、サイリスタがター
ン・オフする際に、複数のサイリスタの内の最初のター
ン・オフしたサイリスタに集中して逆電圧が印加され、
そのサイリスタが損傷を受けることがあるという課題が
あった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、サイリスタの動作を妨げず、かつ
素子を保護する回路を得ることを目的とする。
めになされたもので、サイリスタの動作を妨げず、かつ
素子を保護する回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体変
調器保護回路は、半導体変調器に直列に可飽和リアクタ
を接続し、かつ上記半導体変調器とは極性を逆にして上
記半導体変調器に第１のダイオードを並列接続した。請
求項２の保護回路は、半導体変調器に直列に可飽和リア
クタを接続し、かつ上記サイリスタに直列に、上記サイ
リスタと同方向に極性を持つように第２のダイオード相
当素子を接続した。
調器保護回路は、半導体変調器に直列に可飽和リアクタ
を接続し、かつ上記半導体変調器とは極性を逆にして上
記半導体変調器に第１のダイオードを並列接続した。請
求項２の保護回路は、半導体変調器に直列に可飽和リア
クタを接続し、かつ上記サイリスタに直列に、上記サイ
リスタと同方向に極性を持つように第２のダイオード相
当素子を接続した。
【０００７】
【作用】この発明における半導体変調器保護回路は、半
導体変調器がターン・オフした際に半導体変調器に印加
される逆電圧が、並列接続された第１のダイオードによ
りバイパスする。請求項２の半導体変調器保護回路は、
半導体変調器がターン・オフした際に半導体変調器に印
加される逆電圧は、第２のダイオードに印加され、ター
ン・オフした半導体には低減された逆電圧が印加され
る。
導体変調器がターン・オフした際に半導体変調器に印加
される逆電圧が、並列接続された第１のダイオードによ
りバイパスする。請求項２の半導体変調器保護回路は、
半導体変調器がターン・オフした際に半導体変調器に印
加される逆電圧は、第２のダイオードに印加され、ター
ン・オフした半導体には低減された逆電圧が印加され
る。
【０００８】
【実施例】実施例１．本発明の一実施例を図に基いて説
明する。図１は半導体変調器の保護回路の例を示す構成
図である。図に於いて１は高圧電源、２はチョークコイ
ル、３は逆電流阻止用のチャージングダイオード、４は
パルス成形回路、５は初期電流制限用の可飽和リアクト
ル、６は励磁用直流電源、７はスイッチングサイリス
タ、８はパルストランス、９は負荷であり、これら１〜
９は従来の構成と同等である。新規な構成要素として以
下が付加される。１０はサイリスタの順方向には電流が
流れるが、逆方向には電流を阻止するダイオードインダ
クタであり、１１はサイリスタ両端の逆電圧をバイパス
するバイパスダイオードである。
明する。図１は半導体変調器の保護回路の例を示す構成
図である。図に於いて１は高圧電源、２はチョークコイ
ル、３は逆電流阻止用のチャージングダイオード、４は
パルス成形回路、５は初期電流制限用の可飽和リアクト
ル、６は励磁用直流電源、７はスイッチングサイリス
タ、８はパルストランス、９は負荷であり、これら１〜
９は従来の構成と同等である。新規な構成要素として以
下が付加される。１０はサイリスタの順方向には電流が
流れるが、逆方向には電流を阻止するダイオードインダ
クタであり、１１はサイリスタ両端の逆電圧をバイパス
するバイパスダイオードである。
【０００９】次にこの実施例について動作を説明する。
高圧電源１から直流電圧が供給されると、チョークコイ
ル２のインダクタンスによって決まる時定数により、パ
ルス成形回路４へ充電される。インダクタンスとキャパ
シタンスの直列共振充電のためパルス成形回路４には、
高圧電源１の出力電圧の約２倍の電圧が充電される。
高圧電源１から直流電圧が供給されると、チョークコイ
ル２のインダクタンスによって決まる時定数により、パ
ルス成形回路４へ充電される。インダクタンスとキャパ
シタンスの直列共振充電のためパルス成形回路４には、
高圧電源１の出力電圧の約２倍の電圧が充電される。
【００１０】チャージングダイオード３は、パルス成形
回路４から高圧電源１に流れる電流を阻止する。サイリ
スタ７のゲートにトリガ信号が入力されると、サイリス
タ７はターンオンするが、可飽和リアクトル５が不飽和
状態であるため、電流はほとんど流れない。こうしてタ
ーンオン領域が狭い初期の数μ秒の間に電流がサイリス
タの極く限られた領域に集中して流れることによるサイ
リスタの破損が防がれる。その後可飽和リアクトル５が
飽和状態になるまでの間に、サイリスタのターンオン領
域が広がり、全領域に電流が流れてよい状態となる。可
飽和リアクトル５が飽和するとパルス成形回路４の定数
により決まるパルス幅の電流が可飽和リアクトル４、サ
イリスタ７、ダイオードインダクタ１０を経由してパル
ストランス８の一次側に流れる。
回路４から高圧電源１に流れる電流を阻止する。サイリ
スタ７のゲートにトリガ信号が入力されると、サイリス
タ７はターンオンするが、可飽和リアクトル５が不飽和
状態であるため、電流はほとんど流れない。こうしてタ
ーンオン領域が狭い初期の数μ秒の間に電流がサイリス
タの極く限られた領域に集中して流れることによるサイ
リスタの破損が防がれる。その後可飽和リアクトル５が
飽和状態になるまでの間に、サイリスタのターンオン領
域が広がり、全領域に電流が流れてよい状態となる。可
飽和リアクトル５が飽和するとパルス成形回路４の定数
により決まるパルス幅の電流が可飽和リアクトル４、サ
イリスタ７、ダイオードインダクタ１０を経由してパル
ストランス８の一次側に流れる。
【００１１】直流電源６は、可飽和トランス５およびダ
イオードインダクタ１０に励磁電流を供給しており、可
飽和トランス５では、上記のサイリスタ７がターンオン
した直後の電流を制限する方向に励磁する。この動作に
ついては従来でも考慮されていて、サイリスタの順方向
印加時の電流集中による事故を防いでいる。一方、ダイ
オードインダクタ１０では、サイリスタ７の順方向には
電流が流れるが、逆方向へは流れないように励磁する。
イオードインダクタ１０に励磁電流を供給しており、可
飽和トランス５では、上記のサイリスタ７がターンオン
した直後の電流を制限する方向に励磁する。この動作に
ついては従来でも考慮されていて、サイリスタの順方向
印加時の電流集中による事故を防いでいる。一方、ダイ
オードインダクタ１０では、サイリスタ７の順方向には
電流が流れるが、逆方向へは流れないように励磁する。
【００１２】パルストランス８の一次側にパルス成形回
路４から放電されたパルス電流が流れると、パルストラ
ンス８の昇圧比で昇圧されたパルス電圧がパルストラン
ス８の二次側にあらわれて負荷に印加される。一般に、
負荷と変調器とのインピーダンス不整合があるので、反
射電圧がパルストランス８の二次側から一次側にあらわ
れる。反射電圧がパルストランス８の一次側に負電圧と
してあらわれても、ダイオードインダクタ１０が、サイ
リスタの逆方向への電流を阻止するよう励磁されてお
り、上記逆電圧による電流はバイパスダイオード１１を
流れる。上記の動作により、変調器のスイッチング等に
伴う逆電圧によるサイリスタの破損が防止される。
路４から放電されたパルス電流が流れると、パルストラ
ンス８の昇圧比で昇圧されたパルス電圧がパルストラン
ス８の二次側にあらわれて負荷に印加される。一般に、
負荷と変調器とのインピーダンス不整合があるので、反
射電圧がパルストランス８の二次側から一次側にあらわ
れる。反射電圧がパルストランス８の一次側に負電圧と
してあらわれても、ダイオードインダクタ１０が、サイ
リスタの逆方向への電流を阻止するよう励磁されてお
り、上記逆電圧による電流はバイパスダイオード１１を
流れる。上記の動作により、変調器のスイッチング等に
伴う逆電圧によるサイリスタの破損が防止される。
【００１３】実施例２．上記実施例ではバイパスダイオ
ードとダイオードインダクタが併用されていたが、いず
れか一方でも効果は劣るが、従来の回路より改善され
る。即ち、バイパスダイオード１１のみを用いた構成で
は、サイリスタの逆方向抵抗にくらべてバイパスダイオ
ードの順方向抵抗値がはるかに小さい。従って逆電圧に
よる電流はバイパスダイオード１１側を流れ、サイリス
タの損傷が防げる。
ードとダイオードインダクタが併用されていたが、いず
れか一方でも効果は劣るが、従来の回路より改善され
る。即ち、バイパスダイオード１１のみを用いた構成で
は、サイリスタの逆方向抵抗にくらべてバイパスダイオ
ードの順方向抵抗値がはるかに小さい。従って逆電圧に
よる電流はバイパスダイオード１１側を流れ、サイリス
タの損傷が防げる。
【００１４】実施例３．本実施例では、ダイオードイン
ダクタのみが用いられ、バイパスダイオードを用いない
構成を考える。この場合にはダイオードインダクタの逆
方向抵抗がサイリスタの逆方向抵抗にくらべて十分大き
な値としておけば、逆電圧はダイオードインダクタに印
加されてサイリスタに印加される逆電圧が小さくなる。
こうしてサイリスタの損傷が防げる。
ダクタのみが用いられ、バイパスダイオードを用いない
構成を考える。この場合にはダイオードインダクタの逆
方向抵抗がサイリスタの逆方向抵抗にくらべて十分大き
な値としておけば、逆電圧はダイオードインダクタに印
加されてサイリスタに印加される逆電圧が小さくなる。
こうしてサイリスタの損傷が防げる。
【００１５】実施例４．なお上記実施例ではサイリスタ
について説明したが、他の大電圧・大容量半導体変調器
であってもよい。また、負荷９をマグネトロンとしてレ
ーダーの送信装置として実施しても良く、上記実施例と
同様の効果が得られる。
について説明したが、他の大電圧・大容量半導体変調器
であってもよい。また、負荷９をマグネトロンとしてレ
ーダーの送信装置として実施しても良く、上記実施例と
同様の効果が得られる。
【００１６】実施例５．また、上記実施例では、ダイオ
ードインダクタ１０を励磁したコイルにより構成したも
のを説明したが、図２に示すように、これは半導体のダ
イオードにより構成してもよい。この構成によっても上
記実施例と同様の効果が得られる。
ードインダクタ１０を励磁したコイルにより構成したも
のを説明したが、図２に示すように、これは半導体のダ
イオードにより構成してもよい。この構成によっても上
記実施例と同様の効果が得られる。
【００１７】
【発明の効果】以上のようにこの発明によれば、サイリ
スタに直列にダイオードインダクタを設け、あるいは並
列にバイパスダイオードを設けたので、逆電圧による半
導体変調器の破損を防止する効果がある。
スタに直列にダイオードインダクタを設け、あるいは並
列にバイパスダイオードを設けたので、逆電圧による半
導体変調器の破損を防止する効果がある。
【図１】この発明の一実施例である半導体変調器保護回
路の構成を示す図である。
路の構成を示す図である。
【図２】この発明の他の実施例である半導体変調器保護
回路の構成を示す図である。
回路の構成を示す図である。
【図３】従来の固体化変調器を示す接続図である。
１ 高圧電源 ２ チョークコイル ３ チャージングダイオード ４ パルス成形回路 ５ 可飽和リアクトル ６ 直流電源 ７ サイリスタ ８ パルストランス ９ 負荷 １０ ダイオードインダクタ １１ バイパスダイオード １２ 高逆抵抗ダイオード
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/73
Claims (2)
- 【請求項１】 半導体変調器に直列に可飽和リアクタを
接続し、かつ上記半導体変調器とは極性を逆にして上記
半導体変調器に第１のダイオードを並列接続したことを
特徴とする半導体変調器保護回路。 - 【請求項２】 半導体変調器に直列に可飽和リアクタを
接続し、かつ上記半導体変調器に直列に、上記半導体変
調器と同方向に極性を持つように第２のダイオード相当
素子を接続したことを特徴とする半導体変調器保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261220A JPH07123740A (ja) | 1993-10-19 | 1993-10-19 | 半導体変調器保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261220A JPH07123740A (ja) | 1993-10-19 | 1993-10-19 | 半導体変調器保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07123740A true JPH07123740A (ja) | 1995-05-12 |
Family
ID=17358816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5261220A Pending JPH07123740A (ja) | 1993-10-19 | 1993-10-19 | 半導体変調器保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600451B1 (ko) * | 2004-12-29 | 2006-07-13 | 한국전기연구원 | 인덕터 에너지 저장 방식의 고속 펄스 발생장치 |
-
1993
- 1993-10-19 JP JP5261220A patent/JPH07123740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600451B1 (ko) * | 2004-12-29 | 2006-07-13 | 한국전기연구원 | 인덕터 에너지 저장 방식의 고속 펄스 발생장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047120A (en) | Transient suppression circuit for push-pull switching amplifiers | |
| US4975821A (en) | High frequency switched mode resonant commutation power supply | |
| US4202031A (en) | Static inverter employing an assymetrically energized inductor | |
| US5914974A (en) | Method and apparatus for eliminating reflected energy due to stage mismatch in nonlinear magnetic compression modules | |
| US4365171A (en) | Low loss snubber circuit | |
| US4766281A (en) | Pulse generator spark-erosive metal working | |
| US4007413A (en) | Converter utilizing leakage inductance to control energy flow and improve signal waveforms | |
| US5514918A (en) | Pulse generator | |
| EP0625291B1 (en) | A boost-converter with low losses | |
| US3085190A (en) | Static inverter | |
| US4055791A (en) | Self commutated SCR power supply | |
| JP2535534B2 (ja) | Ｓｃｒパルス発生器の改良された注入・掃出回路装置 | |
| US4286314A (en) | Inverter circuit for minimizing switching power losses | |
| KR100595752B1 (ko) | 비최적 리셋 2차 전압을 위한 자체 구동 동기 정류기회로 | |
| US3963973A (en) | Nonsaturating asymmetric dc/dc converter | |
| US3467894A (en) | Electronic switch for the rapid switching off and on again of current-conveying coils | |
| US3881146A (en) | Self-commutating flux-gated inverter | |
| EP0030829B1 (en) | Converter of blocking oscillator type | |
| JPH07123740A (ja) | 半導体変調器保護回路 | |
| US3932800A (en) | Direct current power control circuit | |
| JP3687424B2 (ja) | パルス電源装置 | |
| US4358811A (en) | D-C Regulator circuit | |
| EP0130952A2 (en) | An arrangement in static converters | |
| JP2747109B2 (ja) | パルスレーザ電源 | |
| US4888672A (en) | Starting circuit of self-excited inverter |