JPH07123265A - Image forming device - Google Patents

Image forming device

Info

Publication number
JPH07123265A
JPH07123265A JP5267105A JP26710593A JPH07123265A JP H07123265 A JPH07123265 A JP H07123265A JP 5267105 A JP5267105 A JP 5267105A JP 26710593 A JP26710593 A JP 26710593A JP H07123265 A JPH07123265 A JP H07123265A
Authority
JP
Japan
Prior art keywords
gradation
image
data
valued
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5267105A
Other languages
Japanese (ja)
Inventor
Tatsu Kosake
達 小酒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5267105A priority Critical patent/JPH07123265A/en
Publication of JPH07123265A publication Critical patent/JPH07123265A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To obtain an image forming device able to provide an output of a picture with excellent gradation without increasing a picture data quantity. CONSTITUTION:A multi-valued data conversion section 1 converts external 4-bit density multi-valued picture data into 8-bit density multi-valued picture data and the data are provided to be outputted. A gamma correction ROM 2 applies gamma correction to picture data in 8-bit density outputted from the multi-valued data conversion section 1 to provide an output and a latch 3 latches the data based on a picture clock signal VCLK. A count clock generator 6 generates a count clock signal SCLK whose frequency is 256 times that of the picture clock signal VCLK and the clock signal is counted by a counter 5. A digital comparator 4 compares an output of the latch 3 with an output of the counter 5 to apply pulse width modulation to the picture data after gamma correction and the pulse width modulation signal is used to drive a laser driver (not shown).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像形成装置に関し、例
えば多値画像信号の階調補正を行った後で画像形成する
画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus, for example, an image forming apparatus for forming an image after gradation correction of a multi-valued image signal.

【0002】[0002]

【従来の技術】従来の画像形成装置においては、その画
像処理部は、図12に示すブロック図のような構成にな
っていた。図12において、20はガンマ(γ)補正R
OMであり、外部より4ビット濃度(16階調)の画像
データVIDEO1〜VIDEO4を入力して、γ補正
された4ビットの画像データを出力する。図13に、従
来のγ補正ROM20によるγ補正特性の一例を示す。
2. Description of the Related Art In a conventional image forming apparatus, its image processing section has a structure as shown in the block diagram of FIG. In FIG. 12, 20 is a gamma (γ) correction R
OM, which inputs image data VIDEO1 to VIDEO4 of 4-bit density (16 gradations) from the outside, and outputs γ-corrected 4-bit image data. FIG. 13 shows an example of the γ correction characteristic of the conventional γ correction ROM 20.

【0003】21はラッチであり、γ補正ROM20で
γ補正された画像データを画像クロック信号VCLKで
ラッチする。一方、24は計数クロック発生器であり、
画像クロック信号VCLKの16倍の計数クロック信号
SCLKを発生する。23はカウンタであり、計数クロ
ック信号SCLKを計数する。即ち、入力の1画素は1
6階調あるので、1回の画像クロック信号VCLKの間
に、16個カウントアップする。
Reference numeral 21 is a latch, which latches the image data that has been .gamma.-corrected by the .gamma.-correction ROM 20 with the image clock signal VCLK. On the other hand, 24 is a counting clock generator,
The count clock signal SCLK that is 16 times the image clock signal VCLK is generated. A counter 23 counts the count clock signal SCLK. That is, one input pixel is one
Since there are 6 gradations, 16 count-ups are performed during one image clock signal VCLK.

【0004】22はデジタルコンパレータであり、ラッ
チ21とカウンタ23の出力を比較することによってγ
補正後の画像データをパルス幅変調し、該パルス幅変調
信号で不図示のレーザドライバを駆動する。以上のよう
な構成で、従来の画像処理部ではγ補正が行われてい
た。
Reference numeral 22 denotes a digital comparator, which compares the outputs of the latch 21 and the counter 23 with γ
The corrected image data is pulse-width modulated, and the pulse width modulation signal drives a laser driver (not shown). With the above-described configuration, the conventional image processing unit has performed γ correction.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来の如くγ
補正ROM2でγ補正をすると、入力が16階調であ
り、階調度が十分でなく、良好な画像が形成できなかっ
た。また、階調度を上げるために例えば入力画像データ
を4ビット濃度の画像データに代えて8ビット濃度の画
像データを用いる構成としては、画像データ量が2倍に
なってしまい、一部の処理のために全体的な処理規模が
大きくなるためコスト高となってしまう。
However, as in the conventional case, γ
When the γ correction was performed by the correction ROM 2, the input was 16 gradations, the gradation was not sufficient, and a good image could not be formed. Further, in order to increase the gradation level, for example, when the input image data is replaced with the image data of 4-bit density and the image data of 8-bit density is used, the amount of image data is doubled, and some of the processing Therefore, the overall processing scale becomes large, resulting in high cost.

【0006】本発明は上述した従来技術の欠点を除去す
るものであり、その目的とするところは、画像データ量
を増やすことなく、階調を損なわない画像形成装置を提
供することにある。
The present invention eliminates the above-mentioned drawbacks of the prior art, and an object of the present invention is to provide an image forming apparatus which does not impair the gradation without increasing the amount of image data.

【0007】[0007]

【課題を解決するための手段】本発明は上述の課題を解
決することを目的としてなされたもので、上述の課題を
解決する一手段として以下の構成を備える。即ち、第1
の階調を有する多値画像情報を記憶する第1階調画像記
憶手段と、前記第1階調画像記憶手段に記憶された前記
多値画像情報に対して所定の演算を施すことにより第2
の階調に変換する第2階調変換手段と、前記第2階調変
換手段により階調変換された多値画像情報に対して階調
補正を施すことにより第3の階調に変換する第3階調変
換手段と、前記第3階調変換手段で階調変換された多値
画像情報を画像形成する画像形成手段とを有し、前記画
像形成手段は前記第3階調変換手段により階調変換され
た多値画像情報よりの画像形成をパルス幅変調法で行
い、前記第3階調変換手段は少なくとも2つの階調補正
方法を持つことを特徴とする。
The present invention has been made for the purpose of solving the above-mentioned problems, and has the following structure as one means for solving the above-mentioned problems. That is, the first
A first gradation image storage means for storing multi-valued image information having gradations of, and a second operation by performing a predetermined operation on the multi-valued image information stored in the first gradation image storage means.
Second gradation converting means for converting into the third gradation, and a third gradation by performing gradation correction on the multivalued image information subjected to the gradation conversion by the second gradation converting means. The image forming means has three gradation converting means and image forming means for forming an image of the multi-valued image information whose gradation is converted by the third gradation converting means. An image is formed from the tone-converted multi-valued image information by a pulse width modulation method, and the third gradation conversion means has at least two gradation correction methods.

【0008】[0008]

【作用】以上の構成において、階調数を補間したうえで
γ補正を行うので、画像データ量を増やすことなく、階
調性の良い画像を出力できる。
In the above structure, since the γ correction is performed after the number of gradations is interpolated, an image with good gradation can be output without increasing the amount of image data.

【0009】[0009]

【実施例】以下、図面を参照して、本発明に係る一実施
例を詳細に説明する。 <第1実施例>図1は本実施例における画像形成装置の
画像処理部のブロック構成図である。図において、1は
多値データ変換部であり、外部からの4ビット濃度の多
値画像データVIDEO1〜VIDEO4を入力とし、
それに対して後述する演算を施し、8ビット濃度の多値
画像データを出力する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described in detail below with reference to the drawings. <First Embodiment> FIG. 1 is a block diagram of an image processing unit of an image forming apparatus according to the present embodiment. In the figure, reference numeral 1 denotes a multi-value data conversion unit, which receives multi-value image data VIDEO1 to VIDEO4 of 4-bit density from the outside,
The calculation to be described later is performed on it, and 8-bit multi-valued image data is output.

【0010】2は本実施例のγ補正ROMであり、多値
データ変換部1から出力された8ビット濃度(256階
調)の画像データを入力として、γ補正された8ビット
の画像データを出力する。3はラッチであり、γ補正R
OM2によってγ補正された画像データを画像クロック
信号VCLKでラッチする。
Reference numeral 2 denotes a γ correction ROM of this embodiment, which receives the image data of 8-bit density (256 gradations) output from the multivalued data conversion unit 1 as input and outputs the γ-corrected 8-bit image data. Output. 3 is a latch, and γ correction R
The image data that is γ-corrected by the OM2 is latched by the image clock signal VCLK.

【0011】6は計数クロック発生器であり、画像クロ
ック信号VCLKの256倍の周波数の計数クロック信
号SCLKを発生する。5はカウンタであり、画像クロ
ック信号VCLK間の計数クロック信号SCLKを計数
する。即ち、画像クロック信号VCLK間に256個カ
ウントアップする。
Reference numeral 6 is a count clock generator, which generates a count clock signal SCLK having a frequency 256 times that of the image clock signal VCLK. A counter 5 counts the counting clock signal SCLK between the image clock signals VCLK. That is, 256 are counted up between the image clock signals VCLK.

【0012】4はデジタルコンパレータであり、ラッチ
3の出力とカウンタ5の出力とを比較することによって
γ補正後の画像データをパルス幅変調し、該パルス幅変
調信号で不図示のレーザドライバを駆動する。次に、図
2に多値データ変換部1の詳細を表すブロック図を示
す。図2において、7はデータ記憶部であり、例えば外
部から入力された4ビットのVIDEO1〜4を主走査
3ライン分について記憶し、そのうちの3×3画素のV
1〜V9を出力する。図3に、画像V1〜V9の位置関
係を示す。図3におけるV5が注目画素である。
Reference numeral 4 denotes a digital comparator, which compares the output of the latch 3 with the output of the counter 5 to perform pulse width modulation on the image data after γ correction, and drives a laser driver (not shown) with the pulse width modulation signal. To do. Next, FIG. 2 shows a block diagram showing details of the multi-value data conversion unit 1. In FIG. 2, reference numeral 7 denotes a data storage unit, which stores, for example, 4-bit VIDEOs 1 to 4 input from the outside for three main scanning lines, of which V of 3 × 3 pixels is stored.
1 to V9 are output. FIG. 3 shows the positional relationship between the images V1 to V9. V5 in FIG. 3 is the target pixel.

【0013】8は4ビットデータを8ビットデータに変
換する変換演算部であり、例えばゲートアレイ等で構成
される。変換演算部8は、図3に示す画素V1〜V9の
9画素の4ビット画像データを入力とし、注目画素V5
の周囲画素の値により8ビット画像データVDO1〜8
を出力する。図4は図2におけるデータ記憶部7の詳細
構成を示すブロック図である。
Reference numeral 8 denotes a conversion operation unit for converting 4-bit data into 8-bit data, which is composed of, for example, a gate array. The conversion operation unit 8 receives 4-bit image data of 9 pixels V1 to V9 shown in FIG.
8-bit image data VDO1 to 8 depending on the values of surrounding pixels
Is output. FIG. 4 is a block diagram showing a detailed configuration of the data storage unit 7 in FIG.

【0014】主走査3ライン分のデータを画像クロック
CLKに同期してラインメモリA〜C(9〜11)及び
DフリップフロップA〜C(12〜14)に保持し、主
走査3×副走査3の画像データV1〜V9を出力する。
尚、各ラインメモリA〜C(9〜11)と各Dフリップ
フロップA〜C(12〜14)をそれぞれ2つ合わせ
て、1ライン分の多値画像データを保持する構成となっ
ている。
Data for three main scanning lines is held in line memories A to C (9 to 11) and D flip-flops A to C (12 to 14) in synchronization with the image clock CLK, and main scanning 3 × sub scanning. 3 image data V1 to V9 are output.
It is to be noted that the line memories A to C (9 to 11) and the D flip-flops A to C (12 to 14) are respectively combined into two to store multi-valued image data for one line.

【0015】図5は図2における変換演算部8の動作を
示すフローチャートである。変換演算部8の動作を図5
及び図3を参照して以下に説明する。まずステップS1
において、付図示のカウンタnを「1」に初期化する。
続いてステップS2でVnの濃度値が注目画素V5の濃
度値に等しいか否かを判定する。
FIG. 5 is a flow chart showing the operation of the conversion calculator 8 in FIG. The operation of the conversion calculator 8 is shown in FIG.
And FIG. 3 will be described below. First, step S1
At, the counter n shown in the figure is initialized to "1".
Then, in step S2, it is determined whether the density value of Vn is equal to the density value of the target pixel V5.

【0016】ステップS2でVnの濃度値がV5の濃度
値と等しいと判定された場合はステップS3に進み、ス
テップS3では、図3においてVnと対角の位置にある
V(10ーn)の濃度値が、注目画素V5の濃度値と
「1」だけ異なるか否かを判定する。ステップS3で注
目画素V5の濃度値と「1」だけ異なる場合には、続い
てステップS8に進み、判定した対角線上に並ぶ3画素
の濃度値の平均を17倍して、即ち(Vn+V(10−
n)+V5)×17/3 を8ビットの画像データVD
O1〜8として出力する。
When it is determined in step S2 that the density value of Vn is equal to the density value of V5, the process proceeds to step S3, and in step S3, V (10-n) at a position diagonal to Vn in FIG. It is determined whether or not the density value differs from the density value of the target pixel V5 by "1". If the density value of the target pixel V5 is different from the density value of the target pixel V5 by “1” in step S3, the process proceeds to step S8, and the average of the density values of the three pixels arranged on the diagonal line determined is multiplied by 17, that is, (Vn + V (10 −
n) + V5) × 17/3 as 8-bit image data VD
Output as O1-8.

【0017】一方、ステップS2において、Vnの濃度
値がV5の濃度値と等しくないと判定された場合、及び
ステップS3においてVnと対角の位置にあるV(10
ーn)の濃度値が、注目画素V5の濃度値と「1」だけ
異なるものでなかった場合にはステップS4に進み、ス
テップS4では、Vnと対角の位置にあるV(10ー
n)の濃度値が、注目画素V5の濃度値と等しいか否か
を判定する。等しくない場合にはステップS6に進む。
On the other hand, if it is determined in step S2 that the concentration value of Vn is not equal to the concentration value of V5, and in step S3, V (10 at the position diagonal to Vn).
-N) does not differ from the density value of the target pixel V5 by "1", the process proceeds to step S4, and in step S4, V (10-n) which is diagonal to Vn. It is determined whether the density value of is equal to the density value of the target pixel V5. If they are not equal, the process proceeds to step S6.

【0018】一方、ステップS4において、Vnと対角
の位置にあるV(10ーn)の濃度値が、注目画素V5
の濃度値に等しいと判定されればステップS5に進み、
Vnの濃度値がV5の濃度値と「1」だけ異なるか否か
を判定する。ステップS5でVnの濃度値はV5の濃度
値と「1」だけ異なると判定されれば、ステップS8へ
進み、(Vn+V(10−n)+V5)×17/3 を
画像データVDO1〜8に出力して終了する。
On the other hand, in step S4, the density value of V (10-n) diagonally opposite to Vn is the target pixel V5.
If it is determined that the density value is equal to
It is determined whether or not the density value of Vn differs from the density value of V5 by "1". If it is determined in step S5 that the density value of Vn differs from the density value of V5 by "1", the process proceeds to step S8, and (Vn + V (10-n) + V5) × 17/3 is output to the image data VDO1-8. And finish.

【0019】一方、ステップS5でVnの濃度値が、V
5の濃度値と「1」だけ異なっていない場合には、ステ
ップS6に進む。ステップS6に進むのは、Vnの対角
列は変換演算に適する画素列ではなかったと判断するた
めである。そして、ステップS6で、カウンタnに
「1」加算する。次にステップS7へ進み、カウンタn
が「5」であるかを判定する。ステップS7でカウンタ
nが「5」であれば、すべての判定を終了したとしてス
テップS8に進み、処理中の3×3画素すべてがV5の
濃度値に置き換えられる。
On the other hand, in step S5, the concentration value of Vn is V
If it is not different from the density value of 5 by "1", the process proceeds to step S6. The process proceeds to step S6 to determine that the diagonal column of Vn is not a pixel column suitable for the conversion calculation. Then, in step S6, "1" is added to the counter n. Next, in step S7, the counter n
Is "5". If the counter n is "5" in step S7, it is determined that all determinations have been completed, the process proceeds to step S8, and all 3 × 3 pixels being processed are replaced with the density value of V5.

【0020】ステップS7でカウンタnが「5」に等し
くなければ、処理はステップS2の判定処理に戻る。以
上説明したように、本実施例では図3の注目画素V5の
周囲画素をV1,V9,V2,V8,V3,V7,V
4,V6の順に順次参照し、注目画素V5と同じ濃度値
の画素があった場合に、その対角の画素の濃度値が注目
画素V5の濃度値と「1」だけ異なる場合のみに、その
対角線上の3画素の濃度値をそれぞれ17倍した値の平
均を8ビットの画像データVDO1〜8として出力す
る。
If the counter n is not equal to "5" in step S7, the process returns to the determination process of step S2. As described above, in the present embodiment, the surrounding pixels of the target pixel V5 of FIG. 3 are set to V1, V9, V2, V8, V3, V7, V.
4 and V6 are sequentially referred to, and when there is a pixel having the same density value as the target pixel V5, only when the density value of the diagonal pixel differs from the density value of the target pixel V5 by “1”, The average of the values obtained by multiplying the density values of the three pixels on the diagonal line by 17 is output as 8-bit image data VDO1-8.

【0021】次に、図6及び図7に、変換演算部8にお
ける4ビットデータを8ビットデータに変換する例を示
す。図6は5×5の4ビット画像データの例であり、図
6の5×5の周囲の画素の濃度を「0」として、変換演
算部8において図5のフローチャートに従った変換処理
が行われ、図7に示す8ビットの画像データに変換され
る。
Next, FIGS. 6 and 7 show examples of converting 4-bit data into 8-bit data in the conversion operation unit 8. FIG. 6 is an example of 5 × 5 4-bit image data, and the conversion processing according to the flowchart of FIG. 5 is performed in the conversion calculation unit 8 by setting the density of pixels around 5 × 5 of FIG. 6 to “0”. And converted into the 8-bit image data shown in FIG.

【0022】図8は本実施例の図1に示すγ補正ROM
2におけるγ補正特性の一例を示す図である。γ補正R
OM2にでは、多値データ変換部1より入力される8ビ
ットの1画素は、図9に示されるγ補正ROM2のアド
レスマップの内容に基づいて変換される。以上説明した
ように本実施例によれば、非線形に階調数を補間したう
えでγ補正を行うため、画像データ量を増やすことな
く、より階調性の良い画像を形成することができる。
FIG. 8 shows the γ correction ROM shown in FIG. 1 of the present embodiment.
6 is a diagram showing an example of the γ correction characteristic in FIG. γ correction R
In the OM2, one 8-bit pixel input from the multi-value data conversion unit 1 is converted based on the contents of the address map of the γ correction ROM 2 shown in FIG. As described above, according to the present embodiment, γ correction is performed after interpolating the number of gradations in a non-linear manner, so that an image with better gradation can be formed without increasing the amount of image data.

【0023】<第2実施例>以下、本発明に係る第2実
施例について説明する。図10は本実施例におけるカラ
ー画像形成装置の画像処理部のブロック図である。図1
と同一構成には同一番号を付し、説明を省略する。15
はカウンタであり、印刷開始信号PRNTによりリセッ
トされ、垂直同期信号TOPにより「1」ずつカウント
アップされる。
<Second Embodiment> The second embodiment according to the present invention will be described below. FIG. 10 is a block diagram of the image processing unit of the color image forming apparatus in this embodiment. Figure 1
The same components as those in FIG. 15
Is a counter, which is reset by the print start signal PRNT and is incremented by "1" by the vertical synchronization signal TOP.

【0024】カウンタ15のセレクト信号SEL0,S
EL1は8ビットの画像データVDO1〜8とともにγ
補正ROM2に入力される。図11にγ補正ROM2の
アドレスマップを示す。カウンタ15からの2ビットの
セレクト信号SEL0,SEL1はγ補正ROM2の9
ビット目と10ビット目に入力され、上記セレクト信号
によって、マゼンタ、シアン、イエロー、ブラックの順
にγ補正ROM2のアドレスが選択される。
Select signals SEL0, S of the counter 15
EL1 is γ together with 8-bit image data VDO1-8
It is input to the correction ROM 2. FIG. 11 shows an address map of the γ correction ROM 2. The 2-bit select signals SEL0 and SEL1 from the counter 15 are 9 bits of the γ correction ROM2.
The address of the γ-correction ROM 2 is selected in the order of magenta, cyan, yellow, and black by inputting to the bit and the 10th bit and the select signal.

【0025】そのほかの動作については第1実施例と同
様である。以上説明したように本実施例によっても、第
1実施例と同様の効果が得られる。第1実施例及び第2
実施例において、4ビットデータを8ビットデータに変
換する例を示したが、本発明はもちろんこれに限定する
ものではなく、NビットデータからMビットデータへの
変換において、N<Mの関係が成立するような場合全て
に、有用である。
Other operations are similar to those of the first embodiment. As described above, according to this embodiment, the same effect as that of the first embodiment can be obtained. First embodiment and second
In the embodiment, an example in which 4-bit data is converted to 8-bit data has been shown, but the present invention is not limited to this, and in the conversion from N-bit data to M-bit data, the relationship of N <M is satisfied. It is useful in all cases where it holds.

【0026】尚、本発明は、複数の機器から構成される
システムに適用しても1つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。
The present invention may be applied to a system composed of a plurality of devices or an apparatus composed of a single device. Further, it goes without saying that the present invention can be applied to the case where it is achieved by supplying a program to a system or an apparatus.

【0027】[0027]

【発明の効果】以上説明したように本発明によれば、階
調数を補間したうえでγ補正を行うので、画像データ量
を増やすことなく、階調性の良い画像を出力できる。
As described above, according to the present invention, γ correction is performed after interpolating the number of gradations, so that an image with good gradation can be output without increasing the amount of image data.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る第1実施例の概要を示すブロック
図である。
FIG. 1 is a block diagram showing an outline of a first embodiment according to the present invention.

【図2】本実施例の多値データ変換部の詳細構成を示す
ブロック図である。
FIG. 2 is a block diagram showing a detailed configuration of a multi-valued data conversion unit of this embodiment.

【図3】本実施例のデータ記憶部における画素配列を表
す図である。
FIG. 3 is a diagram showing a pixel array in a data storage unit of this embodiment.

【図4】本実施例のデータ記憶部の詳細構成を示すブロ
ック図である。
FIG. 4 is a block diagram illustrating a detailed configuration of a data storage unit according to the present exemplary embodiment.

【図5】本実施例の変換演算部の処理を表すフローチャ
ートである。
FIG. 5 is a flowchart showing processing of a conversion calculation unit of this embodiment.

【図6】本実施例の入力4ビット画像データの濃度例を
示す図である。
FIG. 6 is a diagram showing an example of the density of input 4-bit image data according to the present embodiment.

【図7】本実施例の出力8ビット画像データの濃度例を
示す図である。
FIG. 7 is a diagram showing an example of the density of output 8-bit image data according to the present embodiment.

【図8】本実施例のγ補正特性を示す図である。FIG. 8 is a diagram showing a γ correction characteristic of the present embodiment.

【図9】本実施例のγ補正ROMのアドレスマップを示
す図である。
FIG. 9 is a diagram showing an address map of a γ correction ROM of this embodiment.

【図10】本発明に係る第2実施例の概要を示すブロッ
ク図である。
FIG. 10 is a block diagram showing an outline of a second embodiment according to the present invention.

【図11】本実施例のγ補正ROMのアドレスマップを
示す図である。
FIG. 11 is a diagram showing an address map of a γ correction ROM of the present embodiment.

【図12】従来例の階調補正を示すブロック図である。FIG. 12 is a block diagram showing gradation correction of a conventional example.

【図13】従来例のγ補正特性の一例を示す図である。FIG. 13 is a diagram showing an example of a γ correction characteristic of a conventional example.

【符号の説明】[Explanation of symbols]

1 多値データ変換部 2 γ補正ROM 3 ラッチ 4 デジタルコンパレータ 5,15 カウンタ 6 計数クロック発生器 7 データ記憶部 8 変換演算部 1 Multi-value data conversion unit 2 γ correction ROM 3 Latch 4 Digital comparator 5,15 Counter 6 Count clock generator 7 Data storage unit 8 Conversion operation unit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の階調を有する多値画像情報を記憶
する第1階調画像記憶手段と、 前記第1階調画像記憶手段に記憶された前記多値画像情
報に対して所定の演算を施すことにより第2の階調に変
換する第2階調変換手段と、 前記第2階調変換手段により階調変換された多値画像情
報に対して階調補正を施すことにより第3の階調に変換
する第3階調変換手段と、 前記第3階調変換手段で階調変換された多値画像情報を
画像形成する画像形成手段とを有することを特徴とする
画像形成装置。
1. A first gradation image storage means for storing multivalued image information having a first gradation, and a predetermined value for the multivalued image information stored in the first gradation image storage means. Second gradation converting means for converting into a second gradation by performing calculation, and third by performing gradation correction for the multi-valued image information subjected to gradation conversion by the second gradation converting means. An image forming apparatus, comprising: a third gradation converting unit for converting the gradation into the gradation of 1 .; and an image forming unit for forming an image of the multi-valued image information gradation-converted by the third gradation converting unit.
【請求項2】 前記画像形成手段は前記第3階調変換手
段により階調変換された多値画像情報よりの画像形成を
パルス幅変調法で行うことを特徴とする請求項1記載の
画像形成装置。
2. The image forming apparatus according to claim 1, wherein the image forming unit forms an image based on the multi-valued image information whose gradation is converted by the third gradation converting unit by a pulse width modulation method. apparatus.
【請求項3】 前記第3階調変換手段は少なくとも2つ
の階調補正方法を持つことを特徴とする請求項1記載の
画像形成装置。
3. The image forming apparatus according to claim 1, wherein the third gradation conversion unit has at least two gradation correction methods.
JP5267105A 1993-10-26 1993-10-26 Image forming device Withdrawn JPH07123265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5267105A JPH07123265A (en) 1993-10-26 1993-10-26 Image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5267105A JPH07123265A (en) 1993-10-26 1993-10-26 Image forming device

Publications (1)

Publication Number Publication Date
JPH07123265A true JPH07123265A (en) 1995-05-12

Family

ID=17440138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5267105A Withdrawn JPH07123265A (en) 1993-10-26 1993-10-26 Image forming device

Country Status (1)

Country Link
JP (1) JPH07123265A (en)

Similar Documents

Publication Publication Date Title
JP3268512B2 (en) Image processing apparatus and image processing method
JP3082491B2 (en) Character font data output device
JPH10271331A (en) Image processing method and device therefor
JP2004301976A (en) Video signal processor
JP2001094813A (en) Method and device for reducing quantization error in image forming system
JP3171993B2 (en) Image processing method and apparatus
JP3322522B2 (en) Color image processing equipment
US5140441A (en) Multilevel-coding apparatus and multilevel-coding method using an optimal sized window beginning from the smallest to a larger size
US5506698A (en) Image reproducing apparatus and process wherein minimized average error technique is used for each of fractions of original pel intensity value
JPH07123265A (en) Image forming device
CN115914519A (en) Frame rate conversion device and method based on directional modulation and dithering
US5451985A (en) Area gradation control device and method for a thermal printer
JPH09307776A (en) Image processing method and its device
JPS59189782A (en) Picture processing device
JP3139001B2 (en) Image recording device
JPH01270456A (en) Color image processing method
JP2851662B2 (en) Image processing device
JPH02210964A (en) Picture processor
JP3200287B2 (en) Image processing method and apparatus
JP3184616B2 (en) Image processing method and apparatus
US7333118B2 (en) Device and method for processing an image to be displayed with a reduced number of colors
JP2701310B2 (en) Halftone image generation method and apparatus
JPH10145615A (en) Image forming device
JPH05169720A (en) Color image forming apparatus
JPH091866A (en) Image forming apparatus

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001226