JPH07123255B2 - 端末クロック生成回路を有するループ通信システム - Google Patents
端末クロック生成回路を有するループ通信システムInfo
- Publication number
- JPH07123255B2 JPH07123255B2 JP60231183A JP23118385A JPH07123255B2 JP H07123255 B2 JPH07123255 B2 JP H07123255B2 JP 60231183 A JP60231183 A JP 60231183A JP 23118385 A JP23118385 A JP 23118385A JP H07123255 B2 JPH07123255 B2 JP H07123255B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization signal
- circuit
- clock
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、高速ループ通信システムにおいて、ステーシ
ヨンから端末装置へ供給するクロツクの生成方式に関す
る。
ヨンから端末装置へ供給するクロツクの生成方式に関す
る。
従来、ループ通信システムでは１台のステーシヨンのク
ロツクパルスに他の全てのステーシヨンが周波数同期し
て動作する従属同期方式が採用されている。この従属同
期方式は、ステーシヨンを多段中継するため、ジツタが
累積し音声、画像の品質を劣化させる。また、障害発生
時には、障害ステーシヨンより下流ではクロツク断が発
生し、ループバツク等の再構成制御に時間がかかるなど
の問題がある。
ロツクパルスに他の全てのステーシヨンが周波数同期し
て動作する従属同期方式が採用されている。この従属同
期方式は、ステーシヨンを多段中継するため、ジツタが
累積し音声、画像の品質を劣化させる。また、障害発生
時には、障害ステーシヨンより下流ではクロツク断が発
生し、ループバツク等の再構成制御に時間がかかるなど
の問題がある。
そこで、これらの問題を回避するため、各ステーシヨン
毎に高安定な発振器を持たせて独立なクロツクで動作さ
せる独立同期方式が検討されつつある。この独立同期方
式では、各ステーシヨン間で周波数同期のとれた端末ク
ロツク生成が問題となる。
毎に高安定な発振器を持たせて独立なクロツクで動作さ
せる独立同期方式が検討されつつある。この独立同期方
式では、各ステーシヨン間で周波数同期のとれた端末ク
ロツク生成が問題となる。
このような独立同期方式を用いたループ通信システムに
おける端末クロツク生成方式として、田崎外「リング型
ローカルエリアネツトワークにおける同期方式の検討」
信学技報SE−83−117（昭58−11）に記載されているよ
うな各端末毎にステーシヨンの受信メモリ占有量に応じ
てクロツクを生成する方式が知られている。しかし、こ
の方式では端末ごとにクロツク生成回路が必要となり、
ステーシヨンの小形化が妨げられている。
おける端末クロツク生成方式として、田崎外「リング型
ローカルエリアネツトワークにおける同期方式の検討」
信学技報SE−83−117（昭58−11）に記載されているよ
うな各端末毎にステーシヨンの受信メモリ占有量に応じ
てクロツクを生成する方式が知られている。しかし、こ
の方式では端末ごとにクロツク生成回路が必要となり、
ステーシヨンの小形化が妨げられている。
本発明の目的は、独立同期により構成された高速ループ
通信システムにおいて、ステーシヨン間で周波数同期の
とれた端末供給クロツクを統一的に発生することが可能
なラープ通信システムの提供にある。
通信システムにおいて、ステーシヨン間で周波数同期の
とれた端末供給クロツクを統一的に発生することが可能
なラープ通信システムの提供にある。
本発明は、独立同期により構成されたループ通信システ
ムにおいて、各ステーシヨンは、受信した伝送フレーム
からフレーム同期信号を検出するフレーム同期信号検出
回路と、検出されたフレーム同期信号を基準信号として
端末クロツクを生成する端末クロツク生成回路を有し、
基準ステーシヨンが生成する伝送フレームのフレーム同
期信号を各ステーシヨンで検出し、これを基準信号とし
て位相同期発振器による端末供給クロツクを生成するこ
とを特徴とした端末クロツク生成回路を有するループ通
信システムである。
ムにおいて、各ステーシヨンは、受信した伝送フレーム
からフレーム同期信号を検出するフレーム同期信号検出
回路と、検出されたフレーム同期信号を基準信号として
端末クロツクを生成する端末クロツク生成回路を有し、
基準ステーシヨンが生成する伝送フレームのフレーム同
期信号を各ステーシヨンで検出し、これを基準信号とし
て位相同期発振器による端末供給クロツクを生成するこ
とを特徴とした端末クロツク生成回路を有するループ通
信システムである。
以下、図面にしたがつて本発明の実施例を説明する。
第２図は本発明が適用されるループ通信システムの一構
成例を示すブロツク図である。第２図において、１は光
ファイバなどのループ伝送路、２はステーシヨンで、P
T:パケツト交換用端末（例えば、計算機、ワークステー
シヨンなど）、CT:回線交換用端末（電話、フアクシミ
リ、データ端末など）などの多様な端末が接続される。
成例を示すブロツク図である。第２図において、１は光
ファイバなどのループ伝送路、２はステーシヨンで、P
T:パケツト交換用端末（例えば、計算機、ワークステー
シヨンなど）、CT:回線交換用端末（電話、フアクシミ
リ、データ端末など）などの多様な端末が接続される。
第１図は、本発明の一実施例を示すループ伝送路１上の
伝送フレーム構成例の説明図である。Ｆはフレーム、TS
（TS＃１〜TS＃ｍ）はタイムスロツト、FSはフレーム同
期信号で、以下のタイムスロツトTSの区切りを識別する
ための信号である。GBはガードビツトであり、各ステー
シヨンでのクロツク周波数が異なるため、フレームの周
期が一定時間になるよう調整するためのダミービツトで
ある。なお、伝送フレームの生成は一台の基準ステーシ
ヨンのみが行い、他のステーシヨンはフレームを中継、
伝送する。
伝送フレーム構成例の説明図である。Ｆはフレーム、TS
（TS＃１〜TS＃ｍ）はタイムスロツト、FSはフレーム同
期信号で、以下のタイムスロツトTSの区切りを識別する
ための信号である。GBはガードビツトであり、各ステー
シヨンでのクロツク周波数が異なるため、フレームの周
期が一定時間になるよう調整するためのダミービツトで
ある。なお、伝送フレームの生成は一台の基準ステーシ
ヨンのみが行い、他のステーシヨンはフレームを中継、
伝送する。
各ステーシヨンで、例えば、温度制御された水晶発振器
を用いれば、その周波数安定度は±1ppm（1ppm＝10-6）
程度である。したがつて、任意のステーシヨン間では最
悪時2ppm程度周波数が偏移しており、このため、１フレ
ーム周期内では、例えば100Mb/s（ループ伝送速度）×2
ppm×125μｓ（１フレーム時間）＝0.025ビツト／フレ
ーム程度のフレーム周期誤差が発生する。すなわち、40
フレームに１回程度の頻度で、１ビツトのガードビツト
の付加／削除が発生することになる。
を用いれば、その周波数安定度は±1ppm（1ppm＝10-6）
程度である。したがつて、任意のステーシヨン間では最
悪時2ppm程度周波数が偏移しており、このため、１フレ
ーム周期内では、例えば100Mb/s（ループ伝送速度）×2
ppm×125μｓ（１フレーム時間）＝0.025ビツト／フレ
ーム程度のフレーム周期誤差が発生する。すなわち、40
フレームに１回程度の頻度で、１ビツトのガードビツト
の付加／削除が発生することになる。
なお、パケツト交換では計算機などからのバーストデー
タを任意個数のタイムスロツトTSを占有して伝送する。
また、回線交換では、タイムスロツトを複数のチヤネル
に細分化し、これを端末に割付けることにより伝送を行
うものである。タイムスロツトの構成は、本発明と直接
関連がないので詳細な説明は省略する。
タを任意個数のタイムスロツトTSを占有して伝送する。
また、回線交換では、タイムスロツトを複数のチヤネル
に細分化し、これを端末に割付けることにより伝送を行
うものである。タイムスロツトの構成は、本発明と直接
関連がないので詳細な説明は省略する。
第３図は、本発明の一実施例を示すステーシヨン２の構
成例を示すブロツク図である。第３図において、ステー
シヨン２は、ループ伝送路１から受信器10を介してデー
タを受信し、その受信データ列からクロツク抽出、デー
タの再生を行う。20は、送信器で伝送路１にビツトシリ
アルでデータ送出を行う。30はタイムスロツト多重／分
離回路で、第２図に示したフレーム構成を識別し、タイ
ムスロツトを例えば８ビツト単位に分解し、受信バスに
送出し、あるいは送信バス上の８ビツト単位情報をタイ
ムスロツトに組立てる機能を有する。50は端末供給クロ
ツク生成回路で、端末動作に必要な各種クロツクを生成
し、各端末接続アダプタ60に供給する。40は受信用（40
−１）、送信用（40−２）の情報交換バスであり、例え
ば８ビツト単位の情報、タイミング信号等が周期的に転
送される。60は、端末接続アダプタであり、端末対応の
インターフエイス制御、パケツト交換／回線交換などの
制御を行う。
成例を示すブロツク図である。第３図において、ステー
シヨン２は、ループ伝送路１から受信器10を介してデー
タを受信し、その受信データ列からクロツク抽出、デー
タの再生を行う。20は、送信器で伝送路１にビツトシリ
アルでデータ送出を行う。30はタイムスロツト多重／分
離回路で、第２図に示したフレーム構成を識別し、タイ
ムスロツトを例えば８ビツト単位に分解し、受信バスに
送出し、あるいは送信バス上の８ビツト単位情報をタイ
ムスロツトに組立てる機能を有する。50は端末供給クロ
ツク生成回路で、端末動作に必要な各種クロツクを生成
し、各端末接続アダプタ60に供給する。40は受信用（40
−１）、送信用（40−２）の情報交換バスであり、例え
ば８ビツト単位の情報、タイミング信号等が周期的に転
送される。60は、端末接続アダプタであり、端末対応の
インターフエイス制御、パケツト交換／回線交換などの
制御を行う。
第４図は、タイムスロツト多重／分離回路30の一実施例
を示すブロツク図である。301は受信器10の受信データ
からクロツクを抽出するクロツク発生器、302は第２図
に示したフレーム構成中のフレーム同期信号FSにもとづ
いて、フレーム同期を検出する。303はタイムスロツト
受信制御回路で、フレーム同期信号にもとづいてタイム
スロツトの識別、具体的にはタイムスロツトの同期信
号、受信バス上のデータ転送タイミングを生成、供給す
る。304はフレーム同期信号の遅延回路であり、受信器1
0、受信バス40−１、端末接続アダプタ60、送信バス40
−２、送信器20の経路における論理的な遅延を補正する
ものである。305はフリツプフロツプで、受信クロツク
で遅延されたフレーム同期信号を送信クロツクに同期化
させる回路である。306は直並列変換回路、307はバツフ
アレジスタである。308はメモリ回路であり、前述した
フレーム同期遅延回路304と同様に、データに対する論
理的な遅延を補正するものである。309は、送信クロツ
ク発振器であり、クロツク発生器301の受信クロツクと
は独立動作している。310はタイムスロツト送信制御回
路であり、受信側からのフレーム同期信号と送信クロツ
クから、第２図に示したフレームの組立て制御を行う。
311はガードビツト発生回路、312はバツフアレジスタ、
並直変換回路、313,314はセレクタである。
を示すブロツク図である。301は受信器10の受信データ
からクロツクを抽出するクロツク発生器、302は第２図
に示したフレーム構成中のフレーム同期信号FSにもとづ
いて、フレーム同期を検出する。303はタイムスロツト
受信制御回路で、フレーム同期信号にもとづいてタイム
スロツトの識別、具体的にはタイムスロツトの同期信
号、受信バス上のデータ転送タイミングを生成、供給す
る。304はフレーム同期信号の遅延回路であり、受信器1
0、受信バス40−１、端末接続アダプタ60、送信バス40
−２、送信器20の経路における論理的な遅延を補正する
ものである。305はフリツプフロツプで、受信クロツク
で遅延されたフレーム同期信号を送信クロツクに同期化
させる回路である。306は直並列変換回路、307はバツフ
アレジスタである。308はメモリ回路であり、前述した
フレーム同期遅延回路304と同様に、データに対する論
理的な遅延を補正するものである。309は、送信クロツ
ク発振器であり、クロツク発生器301の受信クロツクと
は独立動作している。310はタイムスロツト送信制御回
路であり、受信側からのフレーム同期信号と送信クロツ
クから、第２図に示したフレームの組立て制御を行う。
311はガードビツト発生回路、312はバツフアレジスタ、
並直変換回路、313,314はセレクタである。
次に、第５図のタイミングチヤートを用いて、ステーシ
ヨンにおけるガードビツトによるフレーム周期制御の動
作について説明する。第５図は任意のステーシヨンにお
ける、時刻t0（受信クロツクａと送信クロツクｄが位相
同期のとれた特定な状態）と時刻tn（受信側クロツク周
波数が少し高いため、t0〜tn間で受信側フレーム同期信
号ｃの検出点と送信側フレーム同期信号の送出指令点ｅ
が１ビツト以上ズレた状態）をそれぞれ示す。なお、第
５図においては、タイムスロツト多重／分離回路30、送
信・受信バス40、端末接続アダプタ60内における論理的
な遅延は、説明を簡単にするため省略してある。また、
フレーム同期信号も説明を簡単にするため、４ビツトの
場合を示しているが、任意ビツト長で構成することも可
能である。
ヨンにおけるガードビツトによるフレーム周期制御の動
作について説明する。第５図は任意のステーシヨンにお
ける、時刻t0（受信クロツクａと送信クロツクｄが位相
同期のとれた特定な状態）と時刻tn（受信側クロツク周
波数が少し高いため、t0〜tn間で受信側フレーム同期信
号ｃの検出点と送信側フレーム同期信号の送出指令点ｅ
が１ビツト以上ズレた状態）をそれぞれ示す。なお、第
５図においては、タイムスロツト多重／分離回路30、送
信・受信バス40、端末接続アダプタ60内における論理的
な遅延は、説明を簡単にするため省略してある。また、
フレーム同期信号も説明を簡単にするため、４ビツトの
場合を示しているが、任意ビツト長で構成することも可
能である。
時刻t0は、受信クロツクと送信クロツクが同一である場
合に相当し、本発明が対象とする独立同期方式の場合に
も周波数スリツプの過程でこのような状態が発生し、第
５図においてはこの状態を初期状態としている。図示の
例では受信クロツク周波数が送信のそれに比して高いた
め、受信側で検出したフレーム同期信号ｃは、図中の矢
印の方向に漸次移動する（第５図は送信クロツクを基準
として図示している）。しかし、この移動量が１ビツト
より小さい場合には、フリツプフロツプ305において送
信クロツクｄのαパルスでサンプリングできるため、タ
イムスロツト送信制御回路310に入力されるフレーム同
期信号ｅは、時刻t0と同じ時間位置で出力される。
合に相当し、本発明が対象とする独立同期方式の場合に
も周波数スリツプの過程でこのような状態が発生し、第
５図においてはこの状態を初期状態としている。図示の
例では受信クロツク周波数が送信のそれに比して高いた
め、受信側で検出したフレーム同期信号ｃは、図中の矢
印の方向に漸次移動する（第５図は送信クロツクを基準
として図示している）。しかし、この移動量が１ビツト
より小さい場合には、フリツプフロツプ305において送
信クロツクｄのαパルスでサンプリングできるため、タ
イムスロツト送信制御回路310に入力されるフレーム同
期信号ｅは、時刻t0と同じ時間位置で出力される。
時間が経過し、時刻tnでは上述したフレーム同期信号ｃ
の移動量、すなわち送／受信クロツク周波数誤差の累積
値は１ビツト以上になり、送信クロツクｄのβパルスで
サンプリングすることになる。この場合にはガードビツ
トGBiの送出を止め、直ちにフレーム同期信号ビツトFS1
を送出する。したがつて、時刻tnにおいては定常状態に
比べて１ビツト少ないフレームが送出され、クロツク周
波数誤差による累積値をリセツトする。
の移動量、すなわち送／受信クロツク周波数誤差の累積
値は１ビツト以上になり、送信クロツクｄのβパルスで
サンプリングすることになる。この場合にはガードビツ
トGBiの送出を止め、直ちにフレーム同期信号ビツトFS1
を送出する。したがつて、時刻tnにおいては定常状態に
比べて１ビツト少ないフレームが送出され、クロツク周
波数誤差による累積値をリセツトする。
なお、本例では送／受信クロツクの周波数偏差が小さい
場合について示しているが、大きい場合にも同様の考え
方が適用できることは言うまでもない。具体的には、フ
レーム同期信号の検出ごとにクロツク周波数誤差の累積
値（ビツト数換算で表現）をチエツクし、整数値に相当
するガードビツトを付加／削除することにより送信フレ
ームを構成すればよい。
場合について示しているが、大きい場合にも同様の考え
方が適用できることは言うまでもない。具体的には、フ
レーム同期信号の検出ごとにクロツク周波数誤差の累積
値（ビツト数換算で表現）をチエツクし、整数値に相当
するガードビツトを付加／削除することにより送信フレ
ームを構成すればよい。
第６図はこのフレーム周期を用いて端末クロツクを生成
する端末供給クロツク生成回路、具体的にはデジタル処
理形位相同期発振器を示す。なお端末クロツクの周波数
は、多種多様であるが、基本的に公衆網としてサポート
している速度クラス、例えば1.2,2.4,……,48,64,192,3
84,768kb/sなどを実現できれば大半の端末は接続可能で
ある。
する端末供給クロツク生成回路、具体的にはデジタル処
理形位相同期発振器を示す。なお端末クロツクの周波数
は、多種多様であるが、基本的に公衆網としてサポート
している速度クラス、例えば1.2,2.4,……,48,64,192,3
84,768kb/sなどを実現できれば大半の端末は接続可能で
ある。
501はフリツプフロツプで、第４図に示したフレーム同
期信号検出回路302の出力ｃでセツトされ、分周カウン
タ507出力によりリセツトされる。502はANDゲート、503
はカウンタ、504はカウンタ値の任意フレーム数にわた
る平均値回路であり、この平均値回路の出力値が一定に
なるように電圧制御発振器506を制御する。505はデイジ
タル−アナログ（DA）変換回路である。508は上述した
各種速度クラスの端末クラツクを生成するための分周器
である。前述した速度クラスの端末クロツク周波数を発
生する場合には、例えば、電圧制御発振器506の出力を
6.144MHzに設定すれば、逓倍することなく分周回路のみ
で生成可能となる。
期信号検出回路302の出力ｃでセツトされ、分周カウン
タ507出力によりリセツトされる。502はANDゲート、503
はカウンタ、504はカウンタ値の任意フレーム数にわた
る平均値回路であり、この平均値回路の出力値が一定に
なるように電圧制御発振器506を制御する。505はデイジ
タル−アナログ（DA）変換回路である。508は上述した
各種速度クラスの端末クラツクを生成するための分周器
である。前述した速度クラスの端末クロツク周波数を発
生する場合には、例えば、電圧制御発振器506の出力を
6.144MHzに設定すれば、逓倍することなく分周回路のみ
で生成可能となる。
本発明によれば、独立同期により構成されたループ通信
システムにおいて、ステーシヨン間で周波数同期のとれ
た端末供給を簡単、かつ統一的に発生することが可能と
なるため、ステーシヨンのハードウエアが小形化できる
という効果がある。
システムにおいて、ステーシヨン間で周波数同期のとれ
た端末供給を簡単、かつ統一的に発生することが可能と
なるため、ステーシヨンのハードウエアが小形化できる
という効果がある。
第１図は本発明の一実施例のフレーム構成、第２図は本
発明が適用されるループ通信システム構成図、第３図は
本発明の一実施例のステーシヨン構成図、第４図は本発
明の一実施例のタイムスロツト多重／分離回路の詳細構
成図、第５図はガードビツト制御方式を説明するための
動作タイミングチヤート、第６図は本発明の一実施例の
端末供給クロツク生成回路の構成図である。 １……ループ伝送路、２……ステーシヨン、10……受信
器、20……送信器、30……タイムスロツト多重／分離回
路、40……送／受信バス、50……端末供給クロツク生成
回路、60……端末接続アダプタ、301……クロツク発生
器、302……フレーム同期検出回路、303……タイムスロ
ツト受信制御回路、304……フレーム同期信号遅延回
路、305……フリツプフロツプ、306……直並列変換回
路、307……バツファレジスタ、308……メモリ回路、30
9……送信クロツク発振器、310……タイムスロツト送信
制御回路、311……ガードビツト発生回路、312……並直
変換・バツフアレジスタ、313,314……セレクタ、501…
…フリツプフロツプ、502……ANDゲート、503……カウ
ンタ、504……平均値回路、505……DA変換回路、506…
…電圧制御発振器、507,508……分周器。
発明が適用されるループ通信システム構成図、第３図は
本発明の一実施例のステーシヨン構成図、第４図は本発
明の一実施例のタイムスロツト多重／分離回路の詳細構
成図、第５図はガードビツト制御方式を説明するための
動作タイミングチヤート、第６図は本発明の一実施例の
端末供給クロツク生成回路の構成図である。 １……ループ伝送路、２……ステーシヨン、10……受信
器、20……送信器、30……タイムスロツト多重／分離回
路、40……送／受信バス、50……端末供給クロツク生成
回路、60……端末接続アダプタ、301……クロツク発生
器、302……フレーム同期検出回路、303……タイムスロ
ツト受信制御回路、304……フレーム同期信号遅延回
路、305……フリツプフロツプ、306……直並列変換回
路、307……バツファレジスタ、308……メモリ回路、30
9……送信クロツク発振器、310……タイムスロツト送信
制御回路、311……ガードビツト発生回路、312……並直
変換・バツフアレジスタ、313,314……セレクタ、501…
…フリツプフロツプ、502……ANDゲート、503……カウ
ンタ、504……平均値回路、505……DA変換回路、506…
…電圧制御発振器、507,508……分周器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 勝彦 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 安元 精一 茨城県日立市大みか町５丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 松崎 敏之 茨城県日立市日高町５丁目１番地 日立電 線株式会社電線研究所内 (56)参考文献 特開 昭60−35849（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数の端末と、これらを収容して情報転送
を実行する複数のステーションと、当該複数のステーシ
ョン間を接続する伝送路からなるループ通信システムで
あって、伝送フレームのフレーム同期信号を、前記各ス
テーション毎の独立なクロック発振源により再生中継さ
せるものにおいて、 前記各ステーションは受信した前記伝送フレームからフ
レーム同期信号を検出するフレーム同期信号検出回路
と、 前記検出されたフレーム同期信号を基準信号として端末
クロックを生成する端末クロック生成回路を有し、 前記端末クロック生成回路は、 電圧制御発振器と分周カウンタと、 前記フレーム同期信号検出回路の出力によりセットさ
れ、前記分周カウンタの出力によりリセットされる記憶
手段と、 前記記憶手段がセットされている場合、前記電圧制御発
振器の出力をカウントするカウンタと、 前記カウンタのカウンタ値の任意フレームに渡る平均を
求める平均化回路とを有し、 前記電圧制御発振器は前記平均化回路の出力が一定にな
るように周波数を制御する ことを特徴とする端末クロック生成回路を有するループ
通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231183A JPH07123255B2 (ja) | 1985-10-18 | 1985-10-18 | 端末クロック生成回路を有するループ通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231183A JPH07123255B2 (ja) | 1985-10-18 | 1985-10-18 | 端末クロック生成回路を有するループ通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6292549A JPS6292549A (ja) | 1987-04-28 |
| JPH07123255B2 true JPH07123255B2 (ja) | 1995-12-25 |
Family
ID=16919622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231183A Expired - Lifetime JPH07123255B2 (ja) | 1985-10-18 | 1985-10-18 | 端末クロック生成回路を有するループ通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123255B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035849A (ja) * | 1983-08-08 | 1985-02-23 | Fujitsu Ltd | クロツク切換制御方式 |
| JPS6086946A (ja) * | 1983-10-18 | 1985-05-16 | Yokogawa Hokushin Electric Corp | ル−プ形デ−タ通信システム |
-
1985
- 1985-10-18 JP JP60231183A patent/JPH07123255B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6292549A (ja) | 1987-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241543A (en) | Independent clocking local area network and nodes used for the same | |
| EP0565305B1 (en) | Transmission of a clock signal over an asynchronous data channel | |
| CA2224605C (en) | Synchronisation in digital communications networks | |
| WO2003100991A2 (en) | Phase and frequency drift and jitter compensation in a distributed telecommunications switch | |
| JPH07105766B2 (ja) | 通信用の複数の低帯域幅チャネルを通信用の単一の高帯域幅チャネルに変換するための装置及び方法 | |
| JPH06169314A (ja) | ローカル動作ネットワーク用バスシステム | |
| US6782007B1 (en) | TDM bus synchronization circuit and protocol and method of operation | |
| EP0156213B1 (en) | Apparatus and method for providing a transparent interface across a satellite communications link | |
| KR860001259B1 (ko) | 단일 모선에서의 전송정보의 동기화장치 | |
| JP3427303B2 (ja) | Ｓｄｈデータ伝送タイミング | |
| JPH10276202A (ja) | Ａａｌタイプ１伝送におけるクロック情報転送方式 | |
| US6532243B1 (en) | Virtual time loop | |
| JPH0851451A (ja) | 同期方法および同期装置、端末、交換装置 | |
| US5524107A (en) | Multiport multidrop digital system | |
| JPH07123255B2 (ja) | 端末クロック生成回路を有するループ通信システム | |
| US4769809A (en) | Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network | |
| JP3246423B2 (ja) | 網同期装置 | |
| EP1340330B1 (en) | An arrangement and method for transmitting data over a tdm bus | |
| JP3047920B2 (ja) | 独立同期型ローカルエリアネットワーク | |
| US8436938B1 (en) | Device and method for receiving data transmitted by means of an asynchronous data transmission technique | |
| AU661864B2 (en) | Multiport multidrop digital system | |
| KR0149644B1 (ko) | 전전자 교환기의 통화로계 정합장치 | |
| JPH05236576A (ja) | 伝送端局装置用クロック同期方式 | |
| AU711593C (en) | Synchronisation in digital communications networks | |
| JP2001345773A (ja) | バーストフレーム転送システム |