JPH07122600A - 半導体装置評価解析用光検出装置 - Google Patents
半導体装置評価解析用光検出装置Info
- Publication number
- JPH07122600A JPH07122600A JP5265009A JP26500993A JPH07122600A JP H07122600 A JPH07122600 A JP H07122600A JP 5265009 A JP5265009 A JP 5265009A JP 26500993 A JP26500993 A JP 26500993A JP H07122600 A JPH07122600 A JP H07122600A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- chip
- semiconductor device
- photodetector
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 光検出に支障をきたすことなくチップのパッ
ドに電圧を印加するとともに、ワーキングディスタンス
の小さい検出器を配置することにより、高倍率および高
解像度の観測を可能にした半導体装置評価解析用光検出
装置を得る。 【構成】 ウエハ４のパッド５を介してチップに電圧を
印加するプローブカードと、電圧の印加によりチップか
ら発生する光Ｌをチップの表面像とともに検出する検出
器７とを備えた半導体装置評価解析用光検出装置におい
て、プローブカードは、光を透過する材質からなるプロ
ーブカード基板１Ａと、プローブカード基板上に形成さ
れてパッドと接触するように配置された電極用端子９と
を含み、窓枠およびプローブ針を不要としてプローブカ
ード全体の高さｈ１を縮小する。
ドに電圧を印加するとともに、ワーキングディスタンス
の小さい検出器を配置することにより、高倍率および高
解像度の観測を可能にした半導体装置評価解析用光検出
装置を得る。 【構成】 ウエハ４のパッド５を介してチップに電圧を
印加するプローブカードと、電圧の印加によりチップか
ら発生する光Ｌをチップの表面像とともに検出する検出
器７とを備えた半導体装置評価解析用光検出装置におい
て、プローブカードは、光を透過する材質からなるプロ
ーブカード基板１Ａと、プローブカード基板上に形成さ
れてパッドと接触するように配置された電極用端子９と
を含み、窓枠およびプローブ針を不要としてプローブカ
ード全体の高さｈ１を縮小する。
Description
【０００１】
【産業上の利用分野】この発明は、ウエハ状態にある半
導体装置の全般に対する評価解析を行う半導体装置評価
解析用光検出装置の改良に関し、特に高倍率および高解
像度の観測を可能にした半導体装置評価解析用光検出装
置に関するものである。
導体装置の全般に対する評価解析を行う半導体装置評価
解析用光検出装置の改良に関し、特に高倍率および高解
像度の観測を可能にした半導体装置評価解析用光検出装
置に関するものである。
【０００２】
【従来の技術】従来より、半導体装置の評価解析を行う
装置の一例として、半導体装置に電圧を印加しながら、
故障箇所等から発生する光を観測する光検出装置が開発
されている。このような評価をウエハ状態の半導体装置
に対して行う場合には、ウエハ上のパッド（電気端子
部）から電圧を印加するために、光検出装置にプローブ
カードを設ける必要がある。
装置の一例として、半導体装置に電圧を印加しながら、
故障箇所等から発生する光を観測する光検出装置が開発
されている。このような評価をウエハ状態の半導体装置
に対して行う場合には、ウエハ上のパッド（電気端子
部）から電圧を印加するために、光検出装置にプローブ
カードを設ける必要がある。
【０００３】図３は従来の半導体装置評価解析用光検出
装置の要部を示す側断面図、図４は図３の装置を上部か
ら見た状態を示す平面図である。各図において、１はエ
ポキシ等の材質からなるプローブカード基板、２はプロ
ーブカード基板１の中央に形成されて視野を確保するた
めの窓枠、３は窓枠２の周囲に取り付けられて電極とし
ての機能を有する複数のプローブ針である。
装置の要部を示す側断面図、図４は図３の装置を上部か
ら見た状態を示す平面図である。各図において、１はエ
ポキシ等の材質からなるプローブカード基板、２はプロ
ーブカード基板１の中央に形成されて視野を確保するた
めの窓枠、３は窓枠２の周囲に取り付けられて電極とし
ての機能を有する複数のプローブ針である。
【０００４】この場合、プローブカード基板１およびプ
ローブ針３により構成されるプローブカードの全体の高
さは、プローブ針３が十分に機能できるような高さｈ３
に設定されている。
ローブ針３により構成されるプローブカードの全体の高
さは、プローブ針３が十分に機能できるような高さｈ３
に設定されている。
【０００５】４はプローブカード基板１に対向配置され
たウエハ、５はプローブ針３と接触するようにウエハ４
上に形成されたパッド、Ｌはプローブ針３からパッド５
への電圧印加によりウエハ４の表面から発生する光、７
は光Ｌを検出するとともにウエハ４の表面像を観察する
検出器、８は観測対象となるウエハ４上のサンプルチッ
プ（以下、単にチップという）である。
たウエハ、５はプローブ針３と接触するようにウエハ４
上に形成されたパッド、Ｌはプローブ針３からパッド５
への電圧印加によりウエハ４の表面から発生する光、７
は光Ｌを検出するとともにウエハ４の表面像を観察する
検出器、８は観測対象となるウエハ４上のサンプルチッ
プ（以下、単にチップという）である。
【０００６】次に、図３および図４を参照しながら、従
来の半導体装置評価解析用光検出装置の動作について説
明する。まず、ウエハ４上のチップ８の評価解析を行う
場合、プローブカード基板１のプローブ針３をウエハ４
上のパッド５に接触させ、観測対象となるチップ８に対
して外部から電圧を印加する。
来の半導体装置評価解析用光検出装置の動作について説
明する。まず、ウエハ４上のチップ８の評価解析を行う
場合、プローブカード基板１のプローブ針３をウエハ４
上のパッド５に接触させ、観測対象となるチップ８に対
して外部から電圧を印加する。
【０００７】このとき、チップ８内の故障箇所等から発
生した光Ｌは、プローブカード基板１の窓枠２を通過し
て、プローブカード基板１の上部に配置された検出器７
により検出される。同時に、検出器７は、光Ｌの観測と
合わせてチップ８の表面像を観察し、光Ｌの発光箇所を
特定することにより、チップ８の評価解析を行う。
生した光Ｌは、プローブカード基板１の窓枠２を通過し
て、プローブカード基板１の上部に配置された検出器７
により検出される。同時に、検出器７は、光Ｌの観測と
合わせてチップ８の表面像を観察し、光Ｌの発光箇所を
特定することにより、チップ８の評価解析を行う。
【０００８】しかしながら、図４のように、観測対象と
なるチップ８がリードオンチップ型であってパッド５が
中央に配置されている場合、プローブ針３がチップ８の
表面をまたぐことになり、プローブ針３により光Ｌの検
出が阻害されるうえ、ウエハ４の表面像の観察にも支障
をきたすおそれがある。
なるチップ８がリードオンチップ型であってパッド５が
中央に配置されている場合、プローブ針３がチップ８の
表面をまたぐことになり、プローブ針３により光Ｌの検
出が阻害されるうえ、ウエハ４の表面像の観察にも支障
をきたすおそれがある。
【０００９】また、図３に示すように、検出器７のワー
キングディスタンスは、プローブカード全体の高さｈ３
以上に設定しなければならないので、ウエハ４の表面か
ら離れることになり、高倍率および高解像度の観測にも
制約を受ける。
キングディスタンスは、プローブカード全体の高さｈ３
以上に設定しなければならないので、ウエハ４の表面か
ら離れることになり、高倍率および高解像度の観測にも
制約を受ける。
【００１０】
【発明が解決しようとする課題】従来の半導体装置評価
解析用光検出装置は以上のように、プローブカード基板
１の窓枠２の周囲にプローブ針３を設け、ウエハ４上の
パッド５に電気的に接触させる構成としているので、パ
ッド５がチップ８の中央に配置されている場合には、プ
ローブ針３により光Ｌの検出が阻害されるうえ、ウエハ
４の表面像の観察にも支障をきたすという問題点があっ
た。
解析用光検出装置は以上のように、プローブカード基板
１の窓枠２の周囲にプローブ針３を設け、ウエハ４上の
パッド５に電気的に接触させる構成としているので、パ
ッド５がチップ８の中央に配置されている場合には、プ
ローブ針３により光Ｌの検出が阻害されるうえ、ウエハ
４の表面像の観察にも支障をきたすという問題点があっ
た。
【００１１】また、検出器７をプローブカード基板１の
高さｈ３以上に配置しなければならないので、高倍率お
よび高解像度の観測を達成することができないという問
題点があった。
高さｈ３以上に配置しなければならないので、高倍率お
よび高解像度の観測を達成することができないという問
題点があった。
【００１２】この発明は上記のような問題点を解決する
ためになされたもので、リードオンチップ型の場合でも
光検出に支障をきたすことなくパッドに電圧を印加する
とともに、ワーキングディスタンスの小さい検出器を配
置することにより、高倍率および高解像度の観測を可能
にした半導体装置評価解析用光検出装置を得ることを目
的とする。
ためになされたもので、リードオンチップ型の場合でも
光検出に支障をきたすことなくパッドに電圧を印加する
とともに、ワーキングディスタンスの小さい検出器を配
置することにより、高倍率および高解像度の観測を可能
にした半導体装置評価解析用光検出装置を得ることを目
的とする。
【００１３】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置評価解析用光検出装置は、ウエハのパッド
を介してチップに電圧を印加するプローブカードと、電
圧の印加によりチップから発生する光をチップの表面像
とともに検出する検出器とを備えた半導体装置評価解析
用光検出装置において、プローブカードは、光を透過す
る材質からなるプローブカード基板と、プローブカード
基板上に形成されてパッドと接触するように配置された
電極用端子とを含むものである。
る半導体装置評価解析用光検出装置は、ウエハのパッド
を介してチップに電圧を印加するプローブカードと、電
圧の印加によりチップから発生する光をチップの表面像
とともに検出する検出器とを備えた半導体装置評価解析
用光検出装置において、プローブカードは、光を透過す
る材質からなるプローブカード基板と、プローブカード
基板上に形成されてパッドと接触するように配置された
電極用端子とを含むものである。
【００１４】また、この発明の請求項２に係る半導体装
置評価解析用光検出装置は、請求項１において、プロー
ブカードの電極用配線は光を透過する材質の導電膜から
なるものである。
置評価解析用光検出装置は、請求項１において、プロー
ブカードの電極用配線は光を透過する材質の導電膜から
なるものである。
【００１５】
【作用】この発明の請求項１においては、プローブカー
ド基板として光を透過する材質を用いることにより、窓
枠およびプローブ針を不要とし、プローブカード全体の
高さを縮小する。
ド基板として光を透過する材質を用いることにより、窓
枠およびプローブ針を不要とし、プローブカード全体の
高さを縮小する。
【００１６】また、この発明の請求項２においては、プ
ローブカードの電極用配線を透明導電膜で形成し、発光
箇所すなわち故障箇所の特定に支障を与えることなく、
チップに対する電圧の印加を可能にする。
ローブカードの電極用配線を透明導電膜で形成し、発光
箇所すなわち故障箇所の特定に支障を与えることなく、
チップに対する電圧の印加を可能にする。
【００１７】
【実施例】実施例１．以下、この発明の実施例１を図に
ついて説明する。図１はこの発明の実施例１の要部を示
す側断面図、図２は図１の装置を上部から見た平面図で
あり、１Ａはプローブカード基板１に対応しており、
４、５、７、８およびＬは前述と同様のものである。
ついて説明する。図１はこの発明の実施例１の要部を示
す側断面図、図２は図１の装置を上部から見た平面図で
あり、１Ａはプローブカード基板１に対応しており、
４、５、７、８およびＬは前述と同様のものである。
【００１８】プローブカード基板１Ａは、波長３５０ｎ
ｍ〜１０００ｎｍ程度の可視領域付近の光を透過する材
質からなり、たとえば、ガラス等で形成されている。９
はプローブカード基板１Ａ上に金属等の材質で形成され
た電極用端子であり、ウエハ４上のパッド５と接触する
ように配置されている。
ｍ〜１０００ｎｍ程度の可視領域付近の光を透過する材
質からなり、たとえば、ガラス等で形成されている。９
はプローブカード基板１Ａ上に金属等の材質で形成され
た電極用端子であり、ウエハ４上のパッド５と接触する
ように配置されている。
【００１９】１０は電極用端子９に電気信号を伝達する
ためのパターン配線（電極用配線）であり、検出器７に
よる、チップ８の表面から放射される光Ｌの検出と、チ
ップ８の表面像の観察とに支障のない領域に、写真製版
法を用いてプローブカード基板１Ａ上に形成されてい
る。
ためのパターン配線（電極用配線）であり、検出器７に
よる、チップ８の表面から放射される光Ｌの検出と、チ
ップ８の表面像の観察とに支障のない領域に、写真製版
法を用いてプローブカード基板１Ａ上に形成されてい
る。
【００２０】この場合、従来の窓枠２およびプローブ針
３が不要となり、プローブカード基板１Ａおよび電極用
端子９から構成されるプローブカードの全体の高さは、
従来のプローブカードの全体の高さｈ３よりも十分小さ
い高さｈ１に設定されている。
３が不要となり、プローブカード基板１Ａおよび電極用
端子９から構成されるプローブカードの全体の高さは、
従来のプローブカードの全体の高さｈ３よりも十分小さ
い高さｈ１に設定されている。
【００２１】次に、図１および図２を参照しながら、こ
の発明の実施例１の動作について説明する。まず、ウエ
ハ４上のチップ８の評価解析を行う場合、プローブカー
ド基板１Ａ上の電極用端子９をウエハ４上のパッド５に
接触させ、パターン配線１０を介して外部から電圧を印
加する。
の発明の実施例１の動作について説明する。まず、ウエ
ハ４上のチップ８の評価解析を行う場合、プローブカー
ド基板１Ａ上の電極用端子９をウエハ４上のパッド５に
接触させ、パターン配線１０を介して外部から電圧を印
加する。
【００２２】前述のようにチップ８内の故障箇所等から
発生した光Ｌは、プローブカード基板１Ａを通過し、上
部に配置された検出器７によって検出される。また、検
出器７は、プローブカード基板１Ａを通して、チップ８
の表面像を観察し、光Ｌの発生箇所（故障箇所）を特定
する。
発生した光Ｌは、プローブカード基板１Ａを通過し、上
部に配置された検出器７によって検出される。また、検
出器７は、プローブカード基板１Ａを通して、チップ８
の表面像を観察し、光Ｌの発生箇所（故障箇所）を特定
する。
【００２３】このとき、プローブカード全体の高さｈ１
が小さいため、検出器７は、ワークディスタンスを小さ
くすることができ、高倍率かつ高解像度の観察を行うこ
とができる。
が小さいため、検出器７は、ワークディスタンスを小さ
くすることができ、高倍率かつ高解像度の観察を行うこ
とができる。
【００２４】実施例２．なお、上記実施例１では、検出
器７による光Ｌの検出およびチップ８の表面像の観察に
支障が生じない位置にパターン配線１０を配置したが、
プローブカード基板１Ａのパターン配線１０（すなわ
ち、電極用配線）として光を透過する材質を用いてもよ
く、この場合、任意の領域にパターン配線１０を配置さ
せることができる。このような透明導電膜としては、た
とえば、酸化錫（ＳｎＯ2）系や酸化インジウム（ＩＴ
Ｏ）系の材質を用いることができる。
器７による光Ｌの検出およびチップ８の表面像の観察に
支障が生じない位置にパターン配線１０を配置したが、
プローブカード基板１Ａのパターン配線１０（すなわ
ち、電極用配線）として光を透過する材質を用いてもよ
く、この場合、任意の領域にパターン配線１０を配置さ
せることができる。このような透明導電膜としては、た
とえば、酸化錫（ＳｎＯ2）系や酸化インジウム（ＩＴ
Ｏ）系の材質を用いることができる。
【００２５】
【発明の効果】以上のようにこの発明の請求項１によれ
ば、ウエハのパッドを介してチップに電圧を印加するプ
ローブカードと、電圧の印加によりチップから発生する
光をチップの表面像とともに検出する検出器とを備えた
半導体装置評価解析用光検出装置において、プローブカ
ードは、光を透過する材質からなるプローブカード基板
と、プローブカード基板上に形成されてパッドと接触す
るように配置された電極用端子とを含み、窓枠およびプ
ローブ針を不要としてプローブカード全体の高さを縮小
するようにしたので、リードオンチップ型の場合でも光
検出に支障をきたすことなくパッドに電圧を印加するこ
とができるとともに、ワーキングディスタンスの小さい
検出器を配置することができ、高倍率および高解像度の
観測を可能にした半導体装置評価解析用光検出装置が得
られる効果がある。
ば、ウエハのパッドを介してチップに電圧を印加するプ
ローブカードと、電圧の印加によりチップから発生する
光をチップの表面像とともに検出する検出器とを備えた
半導体装置評価解析用光検出装置において、プローブカ
ードは、光を透過する材質からなるプローブカード基板
と、プローブカード基板上に形成されてパッドと接触す
るように配置された電極用端子とを含み、窓枠およびプ
ローブ針を不要としてプローブカード全体の高さを縮小
するようにしたので、リードオンチップ型の場合でも光
検出に支障をきたすことなくパッドに電圧を印加するこ
とができるとともに、ワーキングディスタンスの小さい
検出器を配置することができ、高倍率および高解像度の
観測を可能にした半導体装置評価解析用光検出装置が得
られる効果がある。
【００２６】また、この発明の請求項２によれば、請求
項１において、プローブカードの電極用配線を透明導電
膜で構成したので、チップの発光箇所すなわち故障箇所
の特定に支障を与えることなく、チップに電圧を印加す
ることができる半導体装置評価解析用光検出装置が得ら
れる効果がある。
項１において、プローブカードの電極用配線を透明導電
膜で構成したので、チップの発光箇所すなわち故障箇所
の特定に支障を与えることなく、チップに電圧を印加す
ることができる半導体装置評価解析用光検出装置が得ら
れる効果がある。
【図１】この発明の実施例１の要部を示す側断面図であ
る。
る。
【図２】この発明の実施例１の要部を示す平面図であ
る。
る。
【図３】従来の半導体装置評価解析用光検出装置の要部
を示す側断面図である。
を示す側断面図である。
【図４】従来の半導体装置評価解析用光検出装置の要部
を示す平面図である。
を示す平面図である。
１Ａ プローブカード基板 ４ ウエハ ５ パッド ７ 検出器 ８ チップ ９ 電極用端子 １０ パターン配線 Ｌ 光 ｈ１ プローブカードの高さ
Claims (2)
- 【請求項１】 ウエハのパッドを介してチップに電圧を
印加するプローブカードと、 前記電圧の印加により前記チップから発生する光を前記
チップの表面像とともに検出する検出器とを備えた半導
体装置評価解析用光検出装置において、 前記プローブカードは、 光を透過する材質からなるプローブカード基板と、 前記プローブカード基板上に形成されて前記パッドと接
触するように配置された電極用端子とを含むことを特徴
とする半導体装置評価解析用光検出装置。 - 【請求項２】 前記プローブカードの電極用配線は光を
透過する材質の導電膜からなることを特徴とする請求項
１の半導体装置評価解析用光検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265009A JPH07122600A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置評価解析用光検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265009A JPH07122600A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置評価解析用光検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122600A true JPH07122600A (ja) | 1995-05-12 |
Family
ID=17411314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5265009A Pending JPH07122600A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置評価解析用光検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122600A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686753B1 (en) | 1999-09-13 | 2004-02-03 | Nec Electronics Corporation | Prober and apparatus for semiconductor chip analysis |
-
1993
- 1993-10-22 JP JP5265009A patent/JPH07122600A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686753B1 (en) | 1999-09-13 | 2004-02-03 | Nec Electronics Corporation | Prober and apparatus for semiconductor chip analysis |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8507297B2 (en) | Packaging and testing of multiple MEMS devices on a wafer | |
| US5465052A (en) | Method of testing liquid crystal display substrates | |
| US6686753B1 (en) | Prober and apparatus for semiconductor chip analysis | |
| US5781017A (en) | Capacitive charge generation apparatus and method for testing circuits | |
| WO2013145694A1 (ja) | 撮像素子形成ウエハ、固体撮像素子の製造方法および撮像素子チップ | |
| EP0196475A1 (en) | Noncontact testing of integrated circuits | |
| US11796567B2 (en) | Method and device for electrically contacting components in a semiconductor wafer | |
| JPH07122600A (ja) | 半導体装置評価解析用光検出装置 | |
| US3767304A (en) | Apparatus and method for detection of internal semiconductor inclusions | |
| US7931849B2 (en) | Non-destructive laser optical integrated circuit package marking | |
| JP2002313859A (ja) | 非破壊検査方法および装置ならびに半導体チップ | |
| US8268669B2 (en) | Laser optical path detection | |
| KR20020001775A (ko) | 검사 장치 및 검사 장치의 보유 지지구 | |
| JP2956632B2 (ja) | 半導体集積回路装置の解析方法 | |
| JP2523878B2 (ja) | 半導体デバイスの評価装置 | |
| JP2817782B2 (ja) | プローブカード検査システム | |
| JP4403701B2 (ja) | 回路基板の検査装置 | |
| JPS6041726Y2 (ja) | 半導体集積回路装置 | |
| JP2967774B2 (ja) | 半導体装置の不良解析方法および不良解析装置 | |
| US6674153B2 (en) | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device | |
| US10147765B2 (en) | Test structures for manufacturing process of organic photo diode imaging array | |
| JP2003066115A (ja) | 半導体装置の故障解析方法および故障解析装置 | |
| JPH0621242Y2 (ja) | 集積回路試験装置 | |
| CN115602661A (zh) | 一种检测装置以及发光元件的检测方法 | |
| JPH0868826A (ja) | ベアチップのテスト方法およびテスト装置 |