JPH07120711B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07120711B2 JPH07120711B2 JP63008754A JP875488A JPH07120711B2 JP H07120711 B2 JPH07120711 B2 JP H07120711B2 JP 63008754 A JP63008754 A JP 63008754A JP 875488 A JP875488 A JP 875488A JP H07120711 B2 JPH07120711 B2 JP H07120711B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- impurity layer
- layer
- oxide film
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に高速バイ
ポーラICにおいて定電圧ダイオードに関する製造方法で
ある。
ポーラICにおいて定電圧ダイオードに関する製造方法で
ある。
従来の技術としては、絶縁分離に用いたＰ型拡散層内に
ポリシリコンを通してＮ型不純物をNPNトランジスタの
エミッタ拡散と同時に形成してPN接合の定電圧ダイオー
ドを作っている。
ポリシリコンを通してＮ型不純物をNPNトランジスタの
エミッタ拡散と同時に形成してPN接合の定電圧ダイオー
ドを作っている。
〔発明が解決しようとする問題点〕 前述した、従来の定電圧ダイオードの製造方法で、高速
トランジスタのエミッタと同時に定電圧ダイオードを作
る場合、カソードのＰ型不純物層の濃度が高い為、ポリ
シリコンを通してNPNトランジスタと同時に作る定電圧
バイオードのアノードのＮ型不純物層は、NPNトランジ
スタのエミッタより接合が浅くなり定電圧ダイオードの
リークが生じやすくなる欠点が有る。
トランジスタのエミッタと同時に定電圧ダイオードを作
る場合、カソードのＰ型不純物層の濃度が高い為、ポリ
シリコンを通してNPNトランジスタと同時に作る定電圧
バイオードのアノードのＮ型不純物層は、NPNトランジ
スタのエミッタより接合が浅くなり定電圧ダイオードの
リークが生じやすくなる欠点が有る。
上述した従来の定電圧ダイオードの製造方法で、絶縁分
離のＰ型不純物層内に、ポリシリコンを通してNPNトラ
ンジスタとのエミッタと同時にＮ型不純物層を形成する
場合、絶縁分離のＰ型不純物濃度が高い為、定電圧ダイ
オードのＰ−Ｎ接合が浅く形成されるのに対し、本発明
はエミッタのＮ型不純物層を形成する前に、定電圧ダイ
オードのＮ型不純物層をポリシリコンを通して形成した
後、再びNPNトランジスタのエミッタ形成と同時に、定
電圧ダイオードのＮ型不純物層にＮ型不純物を拡散する
ために、定電圧ダイオードのＮ型不純物層を深く形成で
き、Ｐ−Ｎ接合が深い箇所で形成できるため、ダイオー
ドのリークが少なくなる製造方法であるという相違点を
有する。
離のＰ型不純物層内に、ポリシリコンを通してNPNトラ
ンジスタとのエミッタと同時にＮ型不純物層を形成する
場合、絶縁分離のＰ型不純物濃度が高い為、定電圧ダイ
オードのＰ−Ｎ接合が浅く形成されるのに対し、本発明
はエミッタのＮ型不純物層を形成する前に、定電圧ダイ
オードのＮ型不純物層をポリシリコンを通して形成した
後、再びNPNトランジスタのエミッタ形成と同時に、定
電圧ダイオードのＮ型不純物層にＮ型不純物を拡散する
ために、定電圧ダイオードのＮ型不純物層を深く形成で
き、Ｐ−Ｎ接合が深い箇所で形成できるため、ダイオー
ドのリークが少なくなる製造方法であるという相違点を
有する。
本発明は、NPNトランジスタのエミッタ形成前に、ポリ
シリコンを通して定電圧ダイオードのＮ型不純物層を形
成し、再びNPNトランジスタのエミッタ形成と同時に定
電圧ダイオードのＮ型不純物層にＮ型不純物を拡散する
ことにより、定電圧ダイオードのＮ型不純物層の濃度を
高く、Ｐ−Ｎ接合を深くして、定電圧ダイオードのリー
クをなくす製造方法である。
シリコンを通して定電圧ダイオードのＮ型不純物層を形
成し、再びNPNトランジスタのエミッタ形成と同時に定
電圧ダイオードのＮ型不純物層にＮ型不純物を拡散する
ことにより、定電圧ダイオードのＮ型不純物層の濃度を
高く、Ｐ−Ｎ接合を深くして、定電圧ダイオードのリー
クをなくす製造方法である。
次に、本発明の製造方法について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の縦断面図である。
Ｐ型サブストレート１にN+型埋込層２を形成し、Ｎ型エ
ピタキシャル３を成長した後、熱酸化により、酸化膜４
を表面に形成し、酸化膜４をマスクにＰ型の絶縁拡散を
たとえばボロンを1080℃の温度で、ρｓが10Ω／□にな
るように行ない、1200℃で押込み、酸化を行なってＰ型
絶縁拡散層5aと定電圧ダイオードのＰ型不純物層5bを形
成する。〔第１図（ａ）〕 酸化膜４を除去した後、薄い酸化膜６を成長し、酸化膜
６上に窒化ケイ素膜７を成長する。この後フォレジスト
をマスクに窒化ケイ素膜７をドライエッチでパターニン
グした後、フォトレジストを取り除く。〔第１図
（ｂ）〕 この後、窒化ケイ素膜７をマスクに、ウェハーを酸化し
て厚い酸化膜８を形成する。〔第１図（ｃ）〕 窒化ケイ素膜7,酸化膜６を取り除いた後、フォトレジス
ト９をマスクにしてＰ型不純物たとえば、ボロンをＥ＝
30KeV,Φ＝7.5×1013cm-2でイオン注入して、NPNトラン
ジスタのベースＰ型不純物層10を形成する。〔第１図
（ｄ）〕 この後、フォトレジスト９を除去した後、全面にポリシ
リコン11を約8000Å成長し、この上に窒化けい素膜12を
成長した後、フォトレジストをマスクに窒化ケイ素膜12
をパターニングし、フォトレジストを除去した後、窒化
ケイ素膜12をマスクにポリシリコン11をたとえば1000℃
スチームで12時間酸化して、酸化膜13にし、酸化膜13で
ポリシリコン11を分離する。〔第１図（ｅ）〕 この後、フォトレジストをマスクに、窒化ケイ素膜12の
一部を取り除き、フォトレジストを除去した後、残った
窒化ケイ素膜12をマスクにＮ型付順物たとえばリンを10
00℃で40分拡散して、定電圧ダイオードのＰ型不純物層
5bとＰ−Ｎ接合を形成するＮ型不純物層14を形成する。
〔第１図（ｆ）〕 この後、酸化してＮ型不純物層14上に酸化膜15を形成し
た後、同様にフォトレジストをマスクに窒化ケイ素膜12
の一部を取り除いた後、フォトレジストを除去し、窒化
ケイ素膜12と酸化膜15をマスクにＰ型不純物たとえばボ
ロンを拡散し、酸化してＰ型不純物層1bと酸化膜17を形
成した後、同様な方法で、窒下ケイ素膜13の一部とＮ型
不純物層14上の酸化膜15を取り除いた後、Ｎ型不純物た
とえばリンを980℃で30分拡散してNPNトランジスタのエ
ミッタであるＮ型不純物層18を形成すると共に、定電圧
ダイオードのアノードであるＮ型不純物層14にリンを拡
散して、Ｎ型不純物層14の表面濃度を高くしかつ、接合
を深くする。〔第１図（ｇ）〕 この後、窒化ケイ素膜13を取り除き、所望のポリシリオ
ン上の酸化膜を取り除き、ポリシリコン11上に高融点金
属たとえば白金19を形成した後、CVD法で、酸化膜20を
形成し、所望の箇所にスルーホールを形成した後、電極
21を形成する〔第１図（ｈ）〕 第２図は、本発明の実施例２の縦断面図である。
ピタキシャル３を成長した後、熱酸化により、酸化膜４
を表面に形成し、酸化膜４をマスクにＰ型の絶縁拡散を
たとえばボロンを1080℃の温度で、ρｓが10Ω／□にな
るように行ない、1200℃で押込み、酸化を行なってＰ型
絶縁拡散層5aと定電圧ダイオードのＰ型不純物層5bを形
成する。〔第１図（ａ）〕 酸化膜４を除去した後、薄い酸化膜６を成長し、酸化膜
６上に窒化ケイ素膜７を成長する。この後フォレジスト
をマスクに窒化ケイ素膜７をドライエッチでパターニン
グした後、フォトレジストを取り除く。〔第１図
（ｂ）〕 この後、窒化ケイ素膜７をマスクに、ウェハーを酸化し
て厚い酸化膜８を形成する。〔第１図（ｃ）〕 窒化ケイ素膜7,酸化膜６を取り除いた後、フォトレジス
ト９をマスクにしてＰ型不純物たとえば、ボロンをＥ＝
30KeV,Φ＝7.5×1013cm-2でイオン注入して、NPNトラン
ジスタのベースＰ型不純物層10を形成する。〔第１図
（ｄ）〕 この後、フォトレジスト９を除去した後、全面にポリシ
リコン11を約8000Å成長し、この上に窒化けい素膜12を
成長した後、フォトレジストをマスクに窒化ケイ素膜12
をパターニングし、フォトレジストを除去した後、窒化
ケイ素膜12をマスクにポリシリコン11をたとえば1000℃
スチームで12時間酸化して、酸化膜13にし、酸化膜13で
ポリシリコン11を分離する。〔第１図（ｅ）〕 この後、フォトレジストをマスクに、窒化ケイ素膜12の
一部を取り除き、フォトレジストを除去した後、残った
窒化ケイ素膜12をマスクにＮ型付順物たとえばリンを10
00℃で40分拡散して、定電圧ダイオードのＰ型不純物層
5bとＰ−Ｎ接合を形成するＮ型不純物層14を形成する。
〔第１図（ｆ）〕 この後、酸化してＮ型不純物層14上に酸化膜15を形成し
た後、同様にフォトレジストをマスクに窒化ケイ素膜12
の一部を取り除いた後、フォトレジストを除去し、窒化
ケイ素膜12と酸化膜15をマスクにＰ型不純物たとえばボ
ロンを拡散し、酸化してＰ型不純物層1bと酸化膜17を形
成した後、同様な方法で、窒下ケイ素膜13の一部とＮ型
不純物層14上の酸化膜15を取り除いた後、Ｎ型不純物た
とえばリンを980℃で30分拡散してNPNトランジスタのエ
ミッタであるＮ型不純物層18を形成すると共に、定電圧
ダイオードのアノードであるＮ型不純物層14にリンを拡
散して、Ｎ型不純物層14の表面濃度を高くしかつ、接合
を深くする。〔第１図（ｇ）〕 この後、窒化ケイ素膜13を取り除き、所望のポリシリオ
ン上の酸化膜を取り除き、ポリシリコン11上に高融点金
属たとえば白金19を形成した後、CVD法で、酸化膜20を
形成し、所望の箇所にスルーホールを形成した後、電極
21を形成する〔第１図（ｈ）〕 第２図は、本発明の実施例２の縦断面図である。
〔第１図（ａ）〕と同様にＰ型サブストレート22にN+型
埋込層23を形成し、Ｎ型エピタキシャル24を成長した
後、熱酸化により酸化膜25を表面に形成し、酸化膜25を
マスクに、Ｐ型の絶縁拡散を、たとえばボロンを1080℃
の温度で、ρｓが10Ω／□になるように行ない1200℃で
押込み、酸化を行なってＰ型絶縁拡散層26aと定電圧ダ
イオードのＰ型不純物層26bを形成する。〔第２図
（ａ）〕 この後、酸化膜25の一部をフォトリソグラフィで取り除
いた後、酸化膜25をマスクに、Ｐ型不純物たとえばボロ
ンをＥ＝30KeV,Φ＝８×1014cm-2でイオン注入しNPNト
ランジスタのベースであるＰ型不純物層27を形成する。
〔第２図（ｂ）〕 この後、酸化膜25を全面除去した後、薄い酸化膜28を形
成した後、酸化膜28上に窒化ケイ素膜29を成長し、フォ
トリソグラフィでコンタクト形成する箇所の窒化ケイ素
膜29を除去した後、再びフォトリソグラフィでＮ型不純
物層を形成する部分のみ酸化膜28を取り除く。〔第２図
（Ｃ）〕 この後、ポリシリコン30を約1500Å全面成長した後、ポ
リシリコン30上にCVD酸化膜31に約5000Å成長する。こ
の後フォトリソグラフィで定電圧ダイオードのＰ型不純
物層26b上の窒化ケイ素膜29と酸化膜28を取り除いてあ
る部分のポリシリコン30上のCVD酸化膜31を取り除いた
後、CVD酸化膜31をマスクにＮ型不純物たとえばリンを1
000℃30分拡散し定電圧ダイオードのカソードであるＮ
型不純物層32を形成する。〔第２図（ｄ）〕 この後、CVD酸化膜31を取り除いた後、ポリシリコン30
にＮ型不純物たとえばヒ素を全面にＥ＝70KeV,Φ＝１×
1016cm-2の条件でイオン注入した後、たとえば950℃N2
雰囲気中で30分熱処理して、NPNトランジスタのエミッ
タであるＮ型不純物層33を形成すると供に、定電圧ダイ
オードのＮ型不純物層32にヒ素を拡散するため、Ｎ型不
純物層32の表面濃度を高くし、かつ接合を深くする。
〔第２図（ｅ）〕 この後、フォトリソグラフィでＮ型不純物層32とＮ型不
純物層33上にポリシリコン30aを残す様に、他のポリシ
リコン30を取り除いた後、たとえばフッ酸等の液で窒化
ケイ素膜29が取り除いてある部分の酸化膜28を取り除
く。〔第２図（ｆ）〕 この後、電極34をＰ型不純物層上とポリシリコン30a上
に形成する。〔第２図（ｇ）〕 〔発明の効果〕 以上説明したように本発明は、NPNトランジスタのエミ
ッタのＮ型不純物層を形成する前に、定電圧タイオード
のＮ型不純物層をポリシリコンを通して形成した後、再
びポリシリコンを通してNPNトランジスタのエミッタ形
成と同時に、定電圧ダイオードのＮ型不純物層にＮ型不
純物を拡散するために、定電圧ダイオードのＮ型不純物
層を深く形成でき、Ｐ−Ｎ接合が深い箇所で形成される
ため、定電圧ダイオードのリークが少なくなる効果があ
る。
埋込層23を形成し、Ｎ型エピタキシャル24を成長した
後、熱酸化により酸化膜25を表面に形成し、酸化膜25を
マスクに、Ｐ型の絶縁拡散を、たとえばボロンを1080℃
の温度で、ρｓが10Ω／□になるように行ない1200℃で
押込み、酸化を行なってＰ型絶縁拡散層26aと定電圧ダ
イオードのＰ型不純物層26bを形成する。〔第２図
（ａ）〕 この後、酸化膜25の一部をフォトリソグラフィで取り除
いた後、酸化膜25をマスクに、Ｐ型不純物たとえばボロ
ンをＥ＝30KeV,Φ＝８×1014cm-2でイオン注入しNPNト
ランジスタのベースであるＰ型不純物層27を形成する。
〔第２図（ｂ）〕 この後、酸化膜25を全面除去した後、薄い酸化膜28を形
成した後、酸化膜28上に窒化ケイ素膜29を成長し、フォ
トリソグラフィでコンタクト形成する箇所の窒化ケイ素
膜29を除去した後、再びフォトリソグラフィでＮ型不純
物層を形成する部分のみ酸化膜28を取り除く。〔第２図
（Ｃ）〕 この後、ポリシリコン30を約1500Å全面成長した後、ポ
リシリコン30上にCVD酸化膜31に約5000Å成長する。こ
の後フォトリソグラフィで定電圧ダイオードのＰ型不純
物層26b上の窒化ケイ素膜29と酸化膜28を取り除いてあ
る部分のポリシリコン30上のCVD酸化膜31を取り除いた
後、CVD酸化膜31をマスクにＮ型不純物たとえばリンを1
000℃30分拡散し定電圧ダイオードのカソードであるＮ
型不純物層32を形成する。〔第２図（ｄ）〕 この後、CVD酸化膜31を取り除いた後、ポリシリコン30
にＮ型不純物たとえばヒ素を全面にＥ＝70KeV,Φ＝１×
1016cm-2の条件でイオン注入した後、たとえば950℃N2
雰囲気中で30分熱処理して、NPNトランジスタのエミッ
タであるＮ型不純物層33を形成すると供に、定電圧ダイ
オードのＮ型不純物層32にヒ素を拡散するため、Ｎ型不
純物層32の表面濃度を高くし、かつ接合を深くする。
〔第２図（ｅ）〕 この後、フォトリソグラフィでＮ型不純物層32とＮ型不
純物層33上にポリシリコン30aを残す様に、他のポリシ
リコン30を取り除いた後、たとえばフッ酸等の液で窒化
ケイ素膜29が取り除いてある部分の酸化膜28を取り除
く。〔第２図（ｆ）〕 この後、電極34をＰ型不純物層上とポリシリコン30a上
に形成する。〔第２図（ｇ）〕 〔発明の効果〕 以上説明したように本発明は、NPNトランジスタのエミ
ッタのＮ型不純物層を形成する前に、定電圧タイオード
のＮ型不純物層をポリシリコンを通して形成した後、再
びポリシリコンを通してNPNトランジスタのエミッタ形
成と同時に、定電圧ダイオードのＮ型不純物層にＮ型不
純物を拡散するために、定電圧ダイオードのＮ型不純物
層を深く形成でき、Ｐ−Ｎ接合が深い箇所で形成される
ため、定電圧ダイオードのリークが少なくなる効果があ
る。
第１図（ａ）〜（ｈ）は、本発明の第１の実施例、第２
図（ａ）〜（ｇ）は、第２の実施例の縦断面図である。 1,22……Ｐ型サブストレート、2,23……N+埋込層、3,24
……Ｎ型エピタキシャル、4,6,8,13,20,25,28,31……酸
化膜、5a,5b,10,16,26a,26b,27……Ｐ型不純物層、7,1
2,29……窒化ケイ素膜、14,18,32,33……Ｎ型不純物
層、９……フォトレジスト、11,30,30a……ポリシリコ
ン、19……白金、21,34……電極。
図（ａ）〜（ｇ）は、第２の実施例の縦断面図である。 1,22……Ｐ型サブストレート、2,23……N+埋込層、3,24
……Ｎ型エピタキシャル、4,6,8,13,20,25,28,31……酸
化膜、5a,5b,10,16,26a,26b,27……Ｐ型不純物層、7,1
2,29……窒化ケイ素膜、14,18,32,33……Ｎ型不純物
層、９……フォトレジスト、11,30,30a……ポリシリコ
ン、19……白金、21,34……電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (1)
- 【請求項１】同一半導体基板上にバイポーラトランジス
タとダイオードを形成する半導体装置の製造方法におい
て、前記ダイオードが形成される領域の第１導電型の半
導体基板に第１の第２導電型不純物層を形成する工程
と、前記バイポーラトランジスタが形成される領域の前
記第１導電型の半導体基板にベース領域となる第２の第
２導電型不純物層を形成する工程と、基板表面に多結晶
シリコン層を形成する工程と、前記多結晶シリコン層を
選択的にマスクして前記第１の第２導電型不純物層内に
前記多結晶シリコン層を通して第１導電型不純物を拡散
し第１の第１導電型不純物層を形成する工程と、前記多
結晶シリコン層を選択的にマスクして前記第２の第２導
電型不純物層内及び前記第１の第１導電型不純物層内に
前記多結晶シリコン層を通して第１導電型不純物を拡散
し前記第２の第２導電型不純物層内にエミッタ領域とな
る第２の第１導電型不純物層を形成すると同時に前記第
１の第１導電型不純物層の深さを更に深くする工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008754A JPH07120711B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008754A JPH07120711B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183149A JPH01183149A (ja) | 1989-07-20 |
| JPH07120711B2 true JPH07120711B2 (ja) | 1995-12-20 |
Family
ID=11701714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63008754A Expired - Lifetime JPH07120711B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120711B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4512076A (en) * | 1982-12-20 | 1985-04-23 | Raytheon Company | Semiconductor device fabrication process |
-
1988
- 1988-01-18 JP JP63008754A patent/JPH07120711B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01183149A (ja) | 1989-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0188291A2 (en) | Bipolar semiconductor device and method of manufacturing the same | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH0334364A (ja) | モノリシックシリコンプレーナｐｎ接合分離型集積回路の製造方法 | |
| GB1393123A (en) | Semiconductor device manufacture | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4853342A (en) | Method of manufacturing semiconductor integrated circuit device having transistor | |
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| EP0153686A2 (en) | Method for making transistor | |
| US4535529A (en) | Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US4289550A (en) | Method of forming closely spaced device regions utilizing selective etching and diffusion | |
| JP2504553B2 (ja) | バイポ―ラトランジスタを有する半導体装置の製造方法 | |
| JPH07120711B2 (ja) | 半導体装置の製造方法 | |
| JPH0715912B2 (ja) | 相補的垂直バイポーラトランジスタ及びその製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| KR920000228B1 (ko) | 반도체장치의 제조방법 | |
| JP2615707B2 (ja) | 半導体装置の製造方法 | |
| JP2576513B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| KR0154307B1 (ko) | 반도체장치의 제조방법 | |
| KR100193338B1 (ko) | 반도체 소자의 분리 구조 및 이의 제조 방법 | |
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| JPS62281367A (ja) | 半導体装置の製造方法 | |
| JPS61202464A (ja) | 半導体装置の製造方法 |