JPH07120324B2 - Interrupt vector read method - Google Patents
Interrupt vector read methodInfo
- Publication number
- JPH07120324B2 JPH07120324B2 JP10492088A JP10492088A JPH07120324B2 JP H07120324 B2 JPH07120324 B2 JP H07120324B2 JP 10492088 A JP10492088 A JP 10492088A JP 10492088 A JP10492088 A JP 10492088A JP H07120324 B2 JPH07120324 B2 JP H07120324B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- external device
- request
- vector
- connection board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCPUとその外部機器とを備えた情報処理装置の
割込処理方法に関し、特に割込ベクタ信号の送出および
読取りに関するものである。The present invention relates to an interrupt processing method for an information processing apparatus including a CPU and its external device, and more particularly to sending and reading of an interrupt vector signal.
本発明は、特にCPUと外部機器とを含む基本装置に増設
用外部機器が増設された場合の割込処理に利用される。INDUSTRIAL APPLICABILITY The present invention is particularly used for interrupt processing when an additional external device is added to a basic device including a CPU and an external device.
本発明は、割込処理手段を含むCPUとその外部装置とか
らなる基本装置に増設外部機器が接続された情報処理装
置のCPUにおける外部装置に対する割込ベクタ読取り方
法において、 増設外部機器からの割込要求に対しては、接続盤を介し
て増設外部機器に対して割込ベクタの送出を要求させ、
外部機器からの割込ベクタを受け取ることにより、 増設外部機器と基本装置の外部装置とに対する割込ベク
タ読取り手順を分けて、割込ベクタ読取りに対するシス
テム構成を簡単化するものである。The present invention relates to an interrupt vector reading method for an external device in a CPU of an information processing device in which an additional external device is connected to a basic device consisting of a CPU including an interrupt processing means and its external device. In response to an interrupt request, the expansion external device is requested to send an interrupt vector via the connection board,
By receiving the interrupt vector from the external device, the interrupt vector reading procedure for the additional external device and the external device of the basic device is divided, and the system configuration for the interrupt vector reading is simplified.
一般にCPUは、割込を受け付けると、割込応答サイクル
に入り、外部機器からの割込ベクタを読み取る。例えば
モトローラ社製のCPU68000の場合、割込応答サイクルで
はアドレスバスのA1〜A3に割込レベルが出力される。外
部機器はCPUが割込応答サイクルに入ったことを知る
と、割込ベクタを送出するハードウエア構成としてい
る。Generally, when the CPU accepts an interrupt, it enters an interrupt response cycle and reads an interrupt vector from an external device. For example, in the case of Motorola CPU68000, the interrupt level is output to A1 to A3 of the address bus in the interrupt response cycle. When the external device knows that the CPU has entered the interrupt response cycle, it has a hardware configuration that sends an interrupt vector.
割込ベクタは、通常データバスに乗せられるので、デー
タバスが８本で構成されているとすれば、割込ベクタで
区別できる外部機器の数は、256以下である。データバ
スの本数を16本にすれば割込ベクタで区別可能な外部機
器の数を飛躍的に増加することができるが、データバス
の本数を増やすことはシステム全体が大掛かりなものと
なってしまう。例えば、増設装置と基本装置とをケーブ
ル等で接続して増設装置を複数台設置する場合にはケー
ブルの量とその接続部の規模が膨大になる問題が生じ
る。特に、いくつもの外部制御機構を外部装置として次
々と増設し、この外部制御機構からの割込要求に対して
CPUがリアルタイムで割込処理応答をするようなシステ
ムを構成する場合には、この接続部の規模が非常に増大
し易い。Since the interrupt vector is normally put on the data bus, if the data bus is composed of eight, the number of external devices that can be distinguished by the interrupt vector is 256 or less. If the number of data buses is set to 16, the number of external devices that can be distinguished by the interrupt vector can be dramatically increased, but increasing the number of data buses will result in a large system as a whole. . For example, when a plurality of extension devices are installed by connecting the extension device and the basic device with a cable or the like, there arises a problem that the amount of cables and the scale of the connecting portion become enormous. In particular, several external control mechanisms were added one after another as external devices to respond to interrupt requests from this external control mechanism.
In the case of constructing a system in which the CPU responds to interrupt processing in real time, the scale of this connection portion is likely to increase significantly.
また、割込ベクタを常に２回読取る方式とすれば区別可
能な外部機器の数を増やすことが可能であるが、基本装
置および増設装置のすべての外部機器に対して割込ベク
タを２回送出する機能を持たせることは、ハードウエア
およびソフトウエアとも複雑になる問題がある。すなわ
ち、基本装置内の外部機器が256以下であるならば、基
本装置の外部機器を識別するためには割込ベクタの送出
は１回で十分であり、一般的に基本装置の使用頻度が増
設装置に比べて高い場合、例えば最初は基本装置だけ使
用し、システムの拡大に従って増設装置を逐次増設して
いく場合には、基本装置と増設装置のすべての外部機器
に２回の割込ベクタの送出を義務づけることはコスト的
に無駄であり、基本装置の外部機器には不必要と考えら
れる。Also, if the method of always reading the interrupt vector twice is used, the number of distinguishable external devices can be increased, but the interrupt vector is sent twice to all external devices of the basic device and expansion device. There is a problem in that the hardware and software are complicated to have a function to do so. That is, if the number of external devices in the basic device is 256 or less, it is sufficient to send the interrupt vector once to identify the external device of the basic device, and the frequency of use of the basic device is generally increased. If it is higher than the device, for example, if only the basic device is used at the beginning and additional devices are added one by one as the system expands, it is necessary to use the interrupt vector twice for all external devices of the basic device and the additional device. It is considered costly to obligate the transmission, and it is considered unnecessary for the external device of the basic device.
さらに、基本装置内の外部機器は割込ベクタを１回だけ
送出し、増設装置内の外部機器は割込ベクタを２回送出
するようにすると、基本装置と増設装置とに同じ仕様の
ハードウエアが使用できない問題があった。Furthermore, if the external device in the basic device sends the interrupt vector only once and the external device in the add-on device sends the interrupt vector twice, the basic device and the add-on device have the same hardware specifications. There was a problem that could not be used.
本発明は、上述の問題を解決するもので、少ないデータ
バスの本数で増設装置の外部機器と基本装置の外部機器
からの割込要求に対する割込応答処理における割込ベク
タ読取りができる割込ベクタの読取方法を提供すること
を目的とする。The present invention solves the above-mentioned problems, and an interrupt vector capable of reading an interrupt vector in an interrupt response process to an interrupt request from an external device of an expansion device and an external device of a basic device with a small number of data buses. It is intended to provide a reading method of.
本発明は、割込処理手段を含むCPUと、CPUにバスで接続
された複数の外部装置とにより基本装置を構成し、この
基本装置に、増設用インタフェースを備え、この増設用
インタフェースに複数の増設外部装置が接続される構成
の情報処理装置における割込処理方法であり、上記外部
装置から上記割込処理手段に対して割込要求が発生した
とき、割込ベクタの送出を上記割込処理手段が外部装置
に要求し、この要求に対して割込要求を行った外部装置
が送出する割込ベクタを上記割込処理手段が受け取り、
割込ベクタからいずれの外部装置からの割込要求である
かを判断して割込処理を開始する割込ベクタ読取り方法
において、上記増設用インタフェースに複数の増設外部
装置が接続される接続盤を設け、上記増設外部機器から
割込要求があった場合に上記接続盤が上記割込処理手段
に対して割込要求を発生し、上記割込処理手段が上記接
続盤を介して接続された増設外部装置からの割込要求が
発生した場合に上記接続盤からの割込要求であるかを判
断して上記接続盤からの割込要求である場合には上記接
続盤に対して上記接続盤に接続された増設外部装置に対
して割込ベクタの送出を要求し、上記制御盤が上記割込
処理手段からの要求に対応して接続された増設外部機器
に対して割込ベクタの送出を要求し、この割込ベクタの
要求に対して増設外部機器から送出された割込ベクタを
上記制御盤が上記割込処理手段に送出し、上記割込処理
手段が上記接続盤からの割込ベクタを受取りいずれの増
設外部機器からの割込要求であるかを判断して割込処理
を開始することを特徴とする。According to the present invention, a basic device is configured by a CPU including an interrupt processing means and a plurality of external devices connected to the CPU by a bus. This is an interrupt processing method in an information processing apparatus having a configuration to which an additional external device is connected. When an interrupt request is generated from the external device to the interrupt processing means, the interrupt vector is transmitted as the interrupt processing. The means makes a request to the external device, and the interrupt processing means receives the interrupt vector sent by the external device that has made an interrupt request in response to this request,
In the interrupt vector reading method that judges which external device is the interrupt request from the interrupt vector and starts the interrupt process, in the above expansion interface, connect a connection board to which multiple expansion external devices are connected. Provided, when the extension external device makes an interrupt request, the connection board issues an interrupt request to the interrupt processing means, and the extension is connected by the interrupt processing means via the connection board. When an interrupt request from an external device occurs, it is judged whether it is an interrupt request from the connection board, and if it is an interrupt request from the connection board, the connection board is sent to the connection board. Requested to send the interrupt vector to the connected expansion external device, and the control panel requested to send the interrupt vector to the connected expansion external device in response to the request from the interrupt processing means. However, the number is increased in response to the request for this interrupt vector. The control panel sends the interrupt vector sent from the external device to the interrupt processing means, and the interrupt processing means receives the interrupt vector from the connection board and receives an interrupt request from any extension external device. It is characterized by determining whether there is an interrupt and starting the interrupt process.
増設外部機器から割込要求が発生した場合、この割込要
求は、接続盤を介してCPUの割込処理手段に行われる。When an interrupt request is generated from the additional external device, this interrupt request is sent to the interrupt processing means of the CPU via the connection board.
この割込要求を受け取った割込処理手段は基本装置の外
部機器に対して割込ベクタの送出を要求し、基本装置内
の外部機器からの割込ベクタを受け取る。The interrupt processing means that has received this interrupt request requests the external device of the basic device to send an interrupt vector, and receives the interrupt vector from the external device in the basic device.
この割込ベクタを分析し、接続盤からの割込ベクタの場
合には、増設外部機器からの割込要求と判断し、接続盤
に対して増設外部機器に対して割込ベクタを送出するよ
うに指令する。Analyze this interrupt vector, and if it is an interrupt vector from the connection board, judge that it is an interrupt request from the expansion external device, and send the interrupt vector to the expansion external device to the connection board. Command.
接続盤は増設外部機器に対して割込ベクタの送出要求を
行い、割込要求を行った増設外部機器からの割込ベクタ
を受取り、割込処理手段に送る。The connection board sends an interrupt vector transmission request to the expansion external device, receives the interrupt vector from the expansion external device that made the interrupt request, and sends it to the interrupt processing means.
接続盤からの割込ベクタを受け取った割込処理手段はど
の増設外部機器からの割込要求であるかを読取り、割込
処理を開始する。The interrupt processing means that has received the interrupt vector from the connection board reads which extension external device is the interrupt request, and starts the interrupt processing.
以下図面を参照して本発明の実施例を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の割込ベクタ読取り方法が適用される情
報処理装置の構成を示すものである。FIG. 1 shows the configuration of an information processing apparatus to which the interrupt vector reading method of the present invention is applied.
この情報処理装置は、割込処理手段を含むCPU1にバス２
を介して、読出し専用メモリ（ROM）３、ランダムアク
セスメモリ（RAM）４が接続され、バス２にキーボード
インタフェース５を介してキーボード６が、ディスクイ
ンタフェース７を介してフロッピィディスク装置８が、
CRTインタフェース９およびディスプレイメモリ10を介
してCRT11が、プリンタインタフェース12を介してプリ
ンタ13が、また回線インタフェース14とが接続され、さ
らに、増設用インタフェース15が設けられており、この
増設用インタフェース15は接続盤16が設けられている。This information processing apparatus includes a CPU 1 including an interrupt processing means and a bus 2 connected to a CPU 1.
A read-only memory (ROM) 3 and a random access memory (RAM) 4 are connected to the bus 2 via a keyboard interface 5, a keyboard 6 and a disk interface 7 via a floppy disk device 8.
The CRT 11 is connected to the CRT interface 9 and the display memory 10, the printer 13 is connected to the printer interface 12, and the line interface 14 is further connected. Further, an extension interface 15 is provided. A connection board 16 is provided.
この増設用インタフェース15内の接続盤16に増設装置の
外部機器として、外部制御装置221や増設ボード222等の
複数の増設外部機器が接続されている。A plurality of expansion external devices such as an external control device 22 1 and expansion board 22 2 are connected to the connection board 16 in the expansion interface 15 as external devices of the expansion device.
このCPU1から接続盤16を備えた増設用インタフェース15
までが情報処理装置の基本装置を構成し、外部制御装
置、増設ボード等221〜22nが増設外部装置を構成する。Interface 15 for expansion from this CPU 1 with connection board 16
Up to the above constitutes a basic device of the information processing device, and external control devices, expansion boards, etc. 22 1 to 22 n constitute an expansion external device.
次に本実施例の動作を第２図にフローチャートを示し、
第３図および第４図に基本装置の外部装置および増設外
部装置からの割込発生および割込応答の信号の流れを説
明する図を示して本実施例の動作を説明する。Next, a flow chart of the operation of this embodiment is shown in FIG.
The operation of this embodiment will be described with reference to FIGS. 3 and 4 which are diagrams for explaining the signal flow of an interrupt generation and an interrupt response from the external device of the basic device and the additional external device.
第２図は、本実施例の動作を説明するフローチャートで
ある。FIG. 2 is a flow chart for explaining the operation of this embodiment.
まず、基本装置または増設装置の外部機器から割込要求
が発生し、割込信号がCPU1に送られる。CPU1は、この外
部機器からの割込信号を受け取ると、基本装置の外部機
器に対して割込ベクタの送信を要求する。First, an interrupt request is generated from the external device of the basic device or the expansion device, and an interrupt signal is sent to the CPU1. Upon receiving the interrupt signal from the external device, the CPU 1 requests the external device of the basic device to transmit the interrupt vector.
CPU1からの割込ベクタ送信要求に従って基本装置内の外
部機器は割込ベクタをCPU1に送出する。CPU1はこの割込
ベクタを読取り、いずれの外部機器からの割込ベクタで
あるかを判断する。In response to the interrupt vector transmission request from CPU1, the external device in the basic device sends the interrupt vector to CPU1. The CPU 1 reads this interrupt vector and determines which external device is the interrupt vector.
割込ベクタが増設用インタフェース15内の接続盤16から
でない場合には、接続盤16を除く基本装置の外部機器か
らの割込であり、その割込要求の外部機器を判断し、そ
の外部機器からの割込処理を開始する。If the interrupt vector is not from the connection board 16 in the expansion interface 15, it is an interrupt from an external device of the basic device other than the connection board 16, and the external device of the interrupt request is determined, and the external device is determined. Start the interrupt process from.
割込ベクタが接続盤16からと判断された場合には、増設
外部機器からの割込要求と判断し、接続盤に対して、増
設外部機器に対して割込ベクタを送出するように要求す
る。接続盤16は、CPU1からの指令に応じて割込要求を発
生した増設外部機器、例えば外部制御装置221等の増設
外部機器に対して割込ベクタの送出を要求する。増設外
部機器からは割込ベクタが接続盤16に送出され、接続盤
16はこの割込ベクタをCPU1に送出し、CPU1は増設外部機
器からの割込ベクタを読取り、いずれの増設外部機器か
らの割込処理かを判断し、その増設外部機器からの割込
処理を開始する。When it is determined that the interrupt vector is from the connection board 16, it is determined that it is an interrupt request from the expansion external device, and the connection board is requested to send the interrupt vector to the expansion external device. . Connection board 16 requests the transmission of interrupt vectors to the interrupt request additional external devices that have occurred, for example with respect to the external control device 22 1, such as additional external device in response to a command from CPU 1. An interrupt vector is sent from the extension external device to the connection board 16,
16 sends this interrupt vector to CPU1, CPU1 reads the interrupt vector from the expansion external device, determines which expansion external device is the interrupt processing, and executes the interrupt processing from the expansion external device. Start.
この割込ベクタ読取りにおける基本装置の外部機器から
の割込要求が発生した場合の信号の流れを第３図に示
す。すなわち、基本装置内のインタフェースパネルから
割込要求が発生し割込信号をCPU1が受け取ると、CPU1は
基本装置内のすべてのインタフェースパネルに割込ベク
タの送出を要求し、割込を発生したインタフェースパネ
ルが割込ベクタをバス２に乗せて送出し、CPU1がその割
込ベクタを読取って分析し、どのインタフェースパネル
からの割込であるかを知る。接続盤16以外の場合にはそ
のまま割込処理を開始する。FIG. 3 shows a signal flow when an interrupt request is issued from an external device of the basic device in this interrupt vector reading. That is, when an interrupt request is generated from the interface panel in the basic device and CPU1 receives an interrupt signal, CPU1 requests all interface panels in the basic device to send out an interrupt vector, and the interface that generated the interrupt. The panel sends an interrupt vector on the bus 2 and sends it out, and the CPU 1 reads and analyzes the interrupt vector to know which interface panel the interrupt is from. In the case of other than the connection board 16, the interrupt processing is started as it is.
また、増設外部機器から割込要求が発生した場合の信号
の流れを第４図に示す。すなわち、増設外部機器のイン
タフェースパネルからの割込信号は、接続盤16からCPU1
に対する割込信号となり、CPU1は第３図の場合と同様に
基本装置に対して割込ベクタ送出を要求し、受信した割
込ベクタを読取り、接続盤16からの割込を知ったCPU1
は、接続盤16を介して増設外部機器からの割込ベクタを
読取る。これにより増設外部機器からの割込処理を開始
する。Further, FIG. 4 shows a signal flow when an interrupt request is generated from the extension external device. That is, the interrupt signal from the interface panel of the expansion external device is sent from the connection board 16 to the CPU1.
CPU1 requests the basic device to send an interrupt vector, reads the received interrupt vector, and knows the interrupt from the connection board 16 as in the case of FIG.
Reads the interrupt vector from the additional external device via the connection board 16. This starts the interrupt processing from the additional external device.
このように、増設装置の外部機器にとっては、接続盤16
はCPU1と同じ働きをするものと見られ、割込ベクタは１
回だけ送出すればよいので、従来と同じく基本装置の外
部機器と同一の仕様のハードウエアを使用することがで
きる。In this way, the connection board 16
Seems to have the same function as CPU1, the interrupt vector is 1
Since it only has to be sent once, it is possible to use hardware having the same specifications as the external device of the basic device, as in the conventional case.
以上説明したように、本発明では、基本装置内の接続盤
以外の外部機器から割込が発生した場合には、基本装置
からの割込として１回だけ割込ベクタを読取り、接続盤
からの割込が発生した場合には増設装置からの割込とし
て割込ベクタを２回読取ることにした。このため、少な
いデータバスの本数で増設装置の外部機器が増設されて
も、全ての外部機器に対する割込ベクタの読取りを行う
ことができ、そのハードウエア構成ならびにソフトウエ
ア構成が簡単でコスト的に安価なシステムを構成するこ
とができる。As described above, according to the present invention, when an interrupt is generated from an external device other than the connection board in the basic device, the interrupt vector is read only once as an interrupt from the basic device, and the connection vector from the connection board is read. When an interrupt occurs, the interrupt vector is read twice as an interrupt from the expansion device. Therefore, even if an external device of the add-on device is added with a small number of data buses, the interrupt vector can be read for all external devices, and its hardware and software configurations are simple and economical. An inexpensive system can be constructed.
また、増設外部機器からは１回の割込ベクタの送出で割
込処理が開始されるので、従来と同じく基本装置と増設
装置のすべての外部機器の割込要求に対する割込応答処
理が同じハードウエア構成ででき、増設装置の外部機器
の仕様を変えることがなく従来通りの増設用外部機器を
使用できる利点がある。Also, since the additional external device starts the interrupt process by sending the interrupt vector once, all the external devices of the basic device and the additional device have the same interrupt response process to the interrupt request as in the conventional case. It is possible to use the hardware configuration, and there is an advantage that the conventional external device for expansion can be used without changing the specifications of the external device of the expansion device.
第１図は本発明一実施例が適用される情報処理装置の構
成図。 第２図は実施例の動作を示すフローチャート。 第３図は実施例の信号の流れを示す図。 第４図は実施例の信号の流れを示す図。 １……CPU、２……バス、３……ROM、４……RAM、５…
…キーボードインタフェース、６……キーボード、７…
…ディスクインタフェース、８……フロッピィディスク
装置、９……CRTインタフェース、10……ディスプレイ
メモリ、11……CRT、12……プリンタインタフェース、1
3……プリンタ、14……回線インタフェース、15……増
設用インタフェース、16……接続盤、22……増設外部装
置。FIG. 1 is a block diagram of an information processing apparatus to which an embodiment of the present invention is applied. FIG. 2 is a flowchart showing the operation of the embodiment. FIG. 3 is a diagram showing a signal flow of the embodiment. FIG. 4 is a diagram showing a signal flow of the embodiment. 1 ... CPU, 2 ... Bus, 3 ... ROM, 4 ... RAM, 5 ...
… Keyboard interface, 6… Keyboard, 7…
... Disk interface, 8 ... Floppy disk device, 9 ... CRT interface, 10 ... Display memory, 11 ... CRT, 12 ... Printer interface, 1
3 …… Printer, 14 …… Line interface, 15 …… Additional interface, 16 …… Connecting panel, 22 …… Additional external device.
Claims (1)
続された複数の外部装置とにより基本装置を構成し、こ
の基本装置に、増設用インタフェースを備え、この増設
用インタフェースに複数の増設外部装置が接続される構
成の情報処理装置における割込処理方法であり、 上記外部装置から上記割込処理手段に対して割込要求が
発生したとき、割込ベクタの送出を上記割込処理手段が
外部装置に要求し、この要求に対して割込要求を行った
外部装置が送出する割込ベクタを上記割込処理手段が受
け取り、割込ベクタからいずれの外部装置からの割込要
求であるかを判断して割込処理を開始する 割込ベクタ読取り方法において、 上記増設用インタフェースに複数の増設外部装置が接続
される接続盤を設け、 上記増設外部機器から割込要求があった場合に上記接続
盤が上記割込処理手段に対して割込要求を発生し、 上記割込処理手段が上記接続盤を介して接続された増設
外部装置からの割込要求が発生した場合に上記接続盤か
らの割込要求であるかを判断して上記接続盤からの割込
要求である場合には上記接続盤に対して上記接続盤に接
続された増設外部装置に対して割込ベクタの送出を要求
し、 上記制御盤が上記割込処理手段からの要求に対応して接
続された増設外部機器に対して割込ベクタの送出を要求
し、 この割込ベクタの要求に対して増設外部機器から送出さ
れた割込ベクタを上記制御盤が上記割込処理手段に送出
し、 上記割込処理手段が上記接続盤からの割込ベクタを受取
りいずれの増設外部機器からの割込要求であるかを判断
して割込処理を開始する ことを特徴とする割込ベクタ読み取り方法。1. A basic device is constituted by a CPU including an interrupt processing means and a plurality of external devices connected to the CPU by a bus. The basic device is provided with an expansion interface, and the expansion interface has a plurality of interfaces. This is an interrupt processing method in an information processing device configured to connect an additional external device, and when the external device issues an interrupt request to the interrupt processing means, the interrupt vector is sent out. The processing means makes a request to an external device, and the interrupt processing means receives an interrupt vector sent by the external device that has made an interrupt request in response to this request, and from any of the external devices an interrupt request from the interrupt vector. In the interrupt vector reading method, a connection board to which multiple extension external devices are connected is provided in the extension interface, and there is an interrupt request from the extension external device. When the connection board generates an interrupt request to the interrupt processing means, and the interrupt processing means generates an interrupt request from an extension external device connected through the connection board. If it is an interrupt request from the connection board, and if it is an interrupt request from the connection board, the interrupt vector is sent to the extension external device connected to the connection board. The control panel requests the extension external device connected in response to the request from the interrupt processing means to transmit the interrupt vector, and the expansion is performed in response to the request for the interrupt vector. The control panel sends the interrupt vector sent from the external device to the interrupt processing means, and the interrupt processing means receives the interrupt vector from the connection board and receives an interrupt request from any extension external device. Characterized by determining whether there is an interrupt and starting interrupt processing Write vector reading method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10492088A JPH07120324B2 (en) | 1988-04-27 | 1988-04-27 | Interrupt vector read method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10492088A JPH07120324B2 (en) | 1988-04-27 | 1988-04-27 | Interrupt vector read method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276260A JPH01276260A (en) | 1989-11-06 |
| JPH07120324B2 true JPH07120324B2 (en) | 1995-12-20 |
Family
ID=14393541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10492088A Expired - Fee Related JPH07120324B2 (en) | 1988-04-27 | 1988-04-27 | Interrupt vector read method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120324B2 (en) |
-
1988
- 1988-04-27 JP JP10492088A patent/JPH07120324B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276260A (en) | 1989-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| US4792896A (en) | Storage controller emulator providing transparent resource sharing in a computer system | |
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| EP0263886B1 (en) | Interrupt control method in a multiprocessor system | |
| KR980007177A (en) | Communication control methods, communication systems and electronic devices used therein | |
| US4245301A (en) | Information processing system | |
| US4400775A (en) | Shared system for shared information at main memory level in computer complex | |
| CA2100700A1 (en) | Multi-Media Computer Architecture | |
| JPH09218849A (en) | Device bridging method and device therefor | |
| EP0306043B1 (en) | Storage of input/output command timeout and acknowledge responses | |
| US4371926A (en) | Input/output information indication system | |
| KR950033878A (en) | Bus system | |
| JPH07120324B2 (en) | Interrupt vector read method | |
| US4802087A (en) | Multiprocessor level change synchronization apparatus | |
| JP3051533B2 (en) | Multiplex transmission method and multiple transmission device | |
| KR920008605A (en) | Minimum contention processor and system bus system | |
| US5398233A (en) | Method of resetting coupled modules and system using the method | |
| JP3110024B2 (en) | Memory control system | |
| JPS633351B2 (en) | ||
| JP2824890B2 (en) | SCSI protocol controller | |
| EP0626647A1 (en) | Copying apparatus for carrying out a copying operation between an active processing system and a stand-by one | |
| JP2860733B2 (en) | Bus connection device | |
| JP2838588B2 (en) | Process data processing system | |
| KR940004578B1 (en) | Slave board control unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |