JPH07114391B2 - Transmission information monitoring method and apparatus - Google Patents

Transmission information monitoring method and apparatus

Info

Publication number
JPH07114391B2
JPH07114391B2 JP5146075A JP14607593A JPH07114391B2 JP H07114391 B2 JPH07114391 B2 JP H07114391B2 JP 5146075 A JP5146075 A JP 5146075A JP 14607593 A JP14607593 A JP 14607593A JP H07114391 B2 JPH07114391 B2 JP H07114391B2
Authority
JP
Japan
Prior art keywords
information
slot
monitoring
transmission
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5146075A
Other languages
Japanese (ja)
Other versions
JPH077486A (en
Inventor
聡 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5146075A priority Critical patent/JPH07114391B2/en
Publication of JPH077486A publication Critical patent/JPH077486A/en
Publication of JPH07114391B2 publication Critical patent/JPH07114391B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は伝送情報の誤りを検出す
る技術に係り、特に、伝送情報が通過するインターフェ
ース回路の入出力情報の同一性を監視する方法およびこ
の方法を実現する装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for detecting an error in transmission information, and more particularly to a method for monitoring the identity of input / output information of an interface circuit through which transmission information passes and an apparatus for realizing this method.

【0002】[0002]

【従来の技術】伝送情報(回線データ等)が通過するイ
ンターフェース回路においては、該回路内部の故障や誤
動作等により出力側情報に誤りが生じる。この伝送情報
の誤りを検出できずにそのまま処理すると後段回路に悪
影響を与える。従って、伝送品質を良好に維持するため
には上記情報誤りの有無を常時監視する必要がある。
2. Description of the Related Art In an interface circuit through which transmission information (line data or the like) passes, an error occurs in output side information due to a failure or malfunction in the circuit. If the error in the transmission information cannot be detected and is processed as it is, the subsequent circuit is adversely affected. Therefore, in order to maintain good transmission quality, it is necessary to constantly monitor the presence or absence of the above information error.

【0003】この種の伝送情報監視方法として、例えば
インターフェース回路入出力間の監視パターンの一致性
判定による方法がある。従来は、所定数ビット(例えば
8ビット)の固定パターンを予め監視パターンとして生
成し、この固定監視パターンを伝送情報フレーム中の未
使用スロットに挿入してインターフェース回路に入力す
る。インターフェース回路の出力側では、上記固定監視
パターンを検出してこれをもとの固定監視パターンとを
比較する。そして両者が不一致の場合は、インターフェ
ース回路内に何らかの故障が発生したと判断し、情報破
棄等、必要な措置をとる。
As a transmission information monitoring method of this type, there is a method of determining the matching of monitoring patterns between the input and output of the interface circuit, for example. Conventionally, a fixed pattern of a predetermined number of bits (for example, 8 bits) is previously generated as a monitoring pattern, and this fixed monitoring pattern is inserted into an unused slot in the transmission information frame and input to the interface circuit. The output side of the interface circuit detects the fixed monitoring pattern and compares it with the original fixed monitoring pattern. If they do not match, it is determined that some failure has occurred in the interface circuit, and necessary measures such as information destruction are taken.

【0004】[0004]

【発明が解決しようとする課題】このように、従来の情
報監視方法によれば、インターフェース回路内の情報誤
りの有無を容易に検出することができる。しかしながら
上記方法はあくまで固定的な監視パターンの生成及び比
較を行うものなので、ディジタル的な故障による情報誤
りの検出は容易であるが、監視パターンを形成する際に
生じるノイズやオーバーシュート・アンダーシュート
(パターン効果)による誤動作、パターン間のクロスト
ーク、及び、伝送路上の反射による影響等のアナログ的
な情報誤りを検出することは非常に困難であった。
As described above, according to the conventional information monitoring method, it is possible to easily detect the presence or absence of an information error in the interface circuit. However, since the above method only generates and compares a fixed monitoring pattern, it is easy to detect an information error due to a digital failure. However, noise or overshoot / undershoot ( It is very difficult to detect analog information errors such as malfunction due to (pattern effect), crosstalk between patterns, and influence due to reflection on the transmission line.

【0005】本発明はこのような事情に基づいてなされ
たもので、上記パターン効果によるノイズ等のアナログ
的な情報誤りをも検出し得る伝送情報監視方法およびこ
の方法を実現する伝送情報監視装置を提供することにあ
る。
The present invention has been made under the above circumstances, and provides a transmission information monitoring method capable of detecting an analog information error such as noise due to the above pattern effect, and a transmission information monitoring apparatus for realizing this method. To provide.

【0006】[0006]

【課題を解決するための手段】上記目的を達成する本発
明の伝送情報監視方法は、未使用スロットと複数の既使
用スロットとを含む伝送フレームの入出力を行うインタ
ーフェース回路の伝送情報監視方法であって、前記イン
ターフェース回路に入力される伝送データフレームから
少なくとも一つの既使用スロット内情報を選択抽出し、
抽出された情報を当該フレームの未使用スロットに挿入
して監視パターンを形成するとともに、前記インターフ
ェース回路より出力される伝送フレーム中の前記監視パ
ターンと該監視パターンに対応する前記既使用スロット
の情報とを比較し、両者が不一致のときに伝送情報誤り
とすることを特徴とする。
The transmission information monitoring method of the present invention for achieving the above object is a transmission information monitoring method of an interface circuit for inputting and outputting a transmission frame including an unused slot and a plurality of used slots. There, at least one used slot information is selectively extracted from the transmission data frame input to the interface circuit,
The extracted information is inserted into an unused slot of the frame to form a monitoring pattern, and the monitoring pattern in the transmission frame output from the interface circuit and the information of the unused slot corresponding to the monitoring pattern Are compared, and a transmission information error is generated when the two do not match.

【0007】また、上記目的を達成する本発明の伝送情
報監視装置は、未使用スロットと複数の既使用スロット
とを含む伝送フレームの入出力を行うインターフェース
回路と、このインターフェース回路に入力される前記伝
送フレームから少なくとも一つの既使用スロット内情報
を選択抽出する第一の情報抽出手段と、この抽出された
情報を前記未使用スロットに挿入して監視パターンを形
成する監視パターン形成手段と、この監視パターンを含
む伝送フレームが前記インターフェース回路より出力さ
れたときに当該フレームからスロット単位の情報を抽出
する第二の情報抽出手段と、抽出された同一伝送フレー
ム内情報のうち、前記監視パターンと該監視パターンに
対応する既使用スロットの情報とを比較して両者の一致
性を判定する情報比較手段とを有することを特徴とす
る。
Further, the transmission information monitoring apparatus of the present invention which achieves the above object, comprises an interface circuit for inputting and outputting a transmission frame including an unused slot and a plurality of used slots, and the above-mentioned interface circuit for inputting to the interface circuit. First information extracting means for selectively extracting at least one used slot information from the transmission frame, monitoring pattern forming means for inserting the extracted information into the unused slot to form a monitoring pattern, and this monitoring Second information extracting means for extracting information in slot units from the frame when a transmission frame including a pattern is output from the interface circuit, and the monitoring pattern and the monitoring in the extracted same transmission frame information Information that compares the information of the used slots corresponding to the pattern to determine the match between the two And having a compare means.

【0008】なお、上記構成の情報監視装置において、
前記第一の情報抽出手段は、前記スロット毎にアクティ
ブとなるパルス信号を発出するパルス発生装置と、この
パルス信号に基づいて前記伝送フレーム上の特定の既使
用スロット内情報をスロット単位で選択抽出する第一の
情報抽出回路とを含み、前記監視パターン形成手段は、
前記第一の情報抽出回路の出力を所定タイミングで発出
される前記パルス信号に基づいて当該フレームの未使用
スロットに挿入する情報挿入用論理ゲートを含む。ま
た、前記第二の情報抽出手段は、前記パルス発生装置か
ら受信したパルス信号の位相を前記インターフェース回
路の処理時間分遅延させて出力する位相調整回路と、前
記インターフェース回路より出力される伝送フレーム上
の情報を前記位相調整回路の出力信号に基づいてスロッ
ト単位で選択抽出する第二の情報抽出回路を含み、前記
情報比較手段は、抽出された同一伝送フレーム内情報の
うち、前記情報挿入用論理ゲートにより挿入された情報
と該挿入情報に対応する既使用スロットの情報との一致
性を所定タイミングで発出される前記位相調整回路の出
力信号に基づいて判定する一致性判定用論理ゲートを含
む。
In the information monitoring device having the above structure,
The first information extraction means is a pulse generator that emits a pulse signal that becomes active for each slot, and based on the pulse signal, selectively extracts specific used slot information on the transmission frame in slot units. And a monitoring information forming means,
It includes an information insertion logic gate that inserts the output of the first information extraction circuit into an unused slot of the frame based on the pulse signal issued at a predetermined timing. Further, the second information extracting means delays the phase of the pulse signal received from the pulse generator by the processing time of the interface circuit and outputs the phase adjustment circuit, and a transmission frame output from the interface circuit. A second information extracting circuit for selectively extracting the information in the slot based on the output signal of the phase adjusting circuit, and the information comparing means includes the information inserting logic among the extracted information in the same transmission frame. It includes a consistency determination logic gate that determines the consistency between the information inserted by the gate and the information of the used slot corresponding to the insertion information based on the output signal of the phase adjustment circuit issued at a predetermined timing.

【0009】[0009]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0010】図1は、本発明の一実施例に係る情報監視
装置の要部構成図、図2はこの実施例で用いる伝送フレ
ームの構成と監視パターンの説明図である。図1におい
て、1は監視パターン生成部、2は監視パターン挿入用
ゲート、3はインターフェース回路、4は監視パターン
検出部を表す。また、図2において、aは伝送フレーム
のスロット構成、bはパルス信号発出タイミング、cは
制御信号発出タイミングを表す。
FIG. 1 is a block diagram of a main part of an information monitoring apparatus according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram of a structure of a transmission frame and a monitoring pattern used in this embodiment. In FIG. 1, 1 is a monitoring pattern generation unit, 2 is a monitoring pattern insertion gate, 3 is an interface circuit, and 4 is a monitoring pattern detection unit. Further, in FIG. 2, a indicates a slot structure of a transmission frame, b indicates a pulse signal issuing timing, and c indicates a control signal issuing timing.

【0011】監視パターン生成部1は、パルスジェネレ
ータ10と、監視パターン抽出用ゲート11と、選択回
路12と、シフトレジスタ13と、監視パターン挿入位
置指定用ゲート14とを備え、これら各要素をそれぞれ
図1のように接続してなる。
The monitoring pattern generation unit 1 includes a pulse generator 10, a monitoring pattern extraction gate 11, a selection circuit 12, a shift register 13, and a monitoring pattern insertion position specifying gate 14, and each of these elements is provided. They are connected as shown in FIG.

【0012】パルスジェネレータ10は、伝送フレーム
のスロット毎にアクティブとなるパルス信号を図2b,
cのタイミングで順次発出するもので、監視パターン抽
出用ANDゲート11、選択回路12、監視パターン挿
入位置指定用ゲート14を制御するとともに、その出力
が後述の位相調整回路40に導かれている。
The pulse generator 10 outputs a pulse signal which becomes active for each slot of the transmission frame as shown in FIG.
It sequentially outputs at the timing of c, and controls the AND gate 11 for selecting the monitoring pattern, the selection circuit 12, and the gate 14 for specifying the monitoring pattern insertion position, and the output thereof is guided to the phase adjusting circuit 40 described later.

【0013】監視パターン抽出用ゲート11は、入力側
伝送回線上の伝送フレームの各情報(回線データD1 〜
Dn-1 ,Dn )と上記パルス信号とのAND条件をと
り、使用する監視パターンを選択する。
The monitoring pattern extraction gate 11 is used for each piece of information (line data D1 ...
Dn-1, Dn) and the pulse signal are ANDed, and the monitoring pattern to be used is selected.

【0014】選択回路12及びシフトレジスタ13は、
上記監視パターン抽出用ゲート11から出力される監視
パターンを順次保持しておく。この監視パターンは、パ
ルスジェネレータ10から図2cのタイミングで発出さ
れる制御信号と監視パターン挿入位置指定用ゲート14
でAND条件がとられ、監視パターン挿入用ゲート2
(ORゲート)を経て伝送フレームの未使用スロットE
に挿入される。監視パターンが挿入された伝送フレーム
はインターフェース回路3の入力部に導かれ、所定処理
時間経過後に再び伝送回線上に出力される。
The selection circuit 12 and the shift register 13 are
The monitoring patterns output from the monitoring pattern extraction gate 11 are sequentially held. This monitoring pattern includes a control signal issued from the pulse generator 10 at the timing shown in FIG.
AND condition is taken in and the monitoring pattern insertion gate 2
Unused slot E of transmission frame via (OR gate)
Inserted in. The transmission frame in which the monitoring pattern is inserted is guided to the input section of the interface circuit 3 and is output again on the transmission line after a lapse of a predetermined processing time.

【0015】監視パターン検出部4は、位相調整回路4
0と、監視パターン抽出用ゲート41と、選択回路42
と、シフトレジスタ43と、監視パターン一致検出用ゲ
ート44を備え、これら各要素を図1のように接続して
なる。
The monitoring pattern detecting section 4 includes a phase adjusting circuit 4
0, the monitoring pattern extraction gate 41, and the selection circuit 42
1, a shift register 43, and a monitoring pattern matching detection gate 44, and these elements are connected as shown in FIG.

【0016】位相調整回路3は、上述のパルスジェネレ
ータ10の出力位相をインターフェース回路3による処
理時間分遅延させ、これを監視パターン抽出用ゲート4
1、選択回路42、監視パターン一致検出用ゲート44
に導いてこれらの動作制御を行っている。これにより、
監視パターン生成部1と同一のタイミングで情報抽出等
の処理が可能となる。
The phase adjusting circuit 3 delays the output phase of the above-mentioned pulse generator 10 by the processing time of the interface circuit 3, and this is delayed by the monitoring pattern extracting gate 4.
1, selection circuit 42, monitoring pattern matching detection gate 44
The operation control of these is carried out. This allows
Processing such as information extraction can be performed at the same timing as the monitoring pattern generation unit 1.

【0017】監視パターン抽出用ゲート41、選択回路
42及びシフトレジスタ43は、それぞれ監視パターン
生成部1で用いたものと同一機能を有し、インターフェ
ース回路3より出力される伝送フレーム上の情報を位相
調整回路40の出力信号に基づいて選択抽出するととも
にこれを保持しておく。
The monitoring pattern extraction gate 41, the selection circuit 42, and the shift register 43 have the same functions as those used in the monitoring pattern generation unit 1, and the information on the transmission frame output from the interface circuit 3 is phased. Based on the output signal of the adjusting circuit 40, it is selectively extracted and held.

【0018】監視パターン一致検出用ゲート44は、こ
のシフトレジスタ43の出力と、インターフェース回路
3から出力される伝送フレーム内情報と、位相調整回路
40の出力信号とを入力し、これら全てのAND条件を
判断する。即ち、インターフェース回路3から出力され
る伝送フレームが監視パターンを含むスロットとなった
時点で、この監視パターンとその基になったスロット内
情報とのAND条件を判断する。
The monitoring pattern coincidence detection gate 44 inputs the output of the shift register 43, the information in the transmission frame output from the interface circuit 3, and the output signal of the phase adjusting circuit 40, and all the AND conditions thereof. To judge. That is, when the transmission frame output from the interface circuit 3 becomes a slot containing a monitoring pattern, the AND condition of this monitoring pattern and the information in the slot on which it is based is determined.

【0019】このようにすれば、実際の伝送回線上を伝
送する情報をそのまま監視パターンとして使用すること
ができ、固定監視パターンを用いた従来手法では検出で
きなかったアナログ的な情報誤り、即ち、実回線データ
等のノイズやオーバーシュート・アンダーシュートによ
る誤動作、パターン間のクロストークや伝送回線上の反
射による影響等に基づく情報誤りを容易に検出すること
ができる。
In this way, the information transmitted on the actual transmission line can be used as it is as the monitoring pattern, and an analog information error which cannot be detected by the conventional method using the fixed monitoring pattern, that is, It is possible to easily detect information errors due to noise such as real line data, malfunction due to overshoot / undershoot, crosstalk between patterns, and influence due to reflection on the transmission line.

【0020】なお、本発明は、上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において任意
に構成の変更が可能である。例えば、監視パターンとし
て用いる既使用スロット内情報は特定の一つであっても
良く、あるいは複数スロットのものを適当に組み合わせ
て用いる構成であっても良い。
The present invention is not limited to the above-mentioned embodiment, and the configuration can be arbitrarily changed without departing from the scope of the invention. For example, the information in the used slot used as the monitoring pattern may be a specific one, or a combination of a plurality of slots may be used appropriately.

【0021】[0021]

【発明の効果】以上の説明から明らかなように、本発明
の伝送情報監視方法では、固定監視パターンに代え、実
際に伝送される情報を監視パターンとして用いるので、
ランダムに発生する要因によるアナログ的な情報誤りを
も検出することができ、監視精度が従来に比べて格段に
向上する効果がある。
As is apparent from the above description, in the transmission information monitoring method of the present invention, the actually transmitted information is used as the monitoring pattern instead of the fixed monitoring pattern.
It is possible to detect an analog information error due to a randomly generated factor, and there is an effect that the monitoring accuracy is significantly improved as compared with the conventional one.

【0022】また、本発明の伝送情報監視装置によれ
ば、上記方法を容易に実現し得るとともに、インターフ
ェース回路内部や伝送回線自身の障害発生を含む機能全
体に渡った監視が可能となる効果がある。なお、この装
置は、論理ゲート等の汎用部品により構成できるので、
コスト的にも有利となる。
Further, according to the transmission information monitoring apparatus of the present invention, it is possible to easily implement the above method, and it is possible to perform monitoring over the entire function including the occurrence of a failure inside the interface circuit or the transmission line itself. is there. Since this device can be configured with general-purpose components such as logic gates,
It is also advantageous in terms of cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る伝送情報監視装置の構
成図。
FIG. 1 is a configuration diagram of a transmission information monitoring device according to an embodiment of the present invention.

【図2】この実施例で用いる伝送フレームの構成と、パ
ルス信号及び制御信号の発出タイミング説明図。
FIG. 2 is an explanatory diagram of the structure of a transmission frame used in this embodiment and the emission timings of pulse signals and control signals.

【符号の説明】[Explanation of symbols]

1 監視パターン生成部 2 監視パターン挿入用ゲート 3 インターフェース回路 4 監視パターン検出部 10 パルスジェネレータ 11,41 監視パターン抽出用ゲート 12,42 選択回路 13,43 シフトレジスタ 14 監視パターン挿入位置指定用ゲート 44 監視パターン一致検出用ゲート 1 Monitoring Pattern Generation Unit 2 Monitoring Pattern Insertion Gate 3 Interface Circuit 4 Monitoring Pattern Detection Unit 10 Pulse Generator 11,41 Monitoring Pattern Extraction Gate 12,42 Selection Circuit 13,43 Shift Register 14 Monitoring Pattern Insertion Position Designation Gate 44 Monitoring Gate for pattern matching detection

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 未使用スロットと複数の既使用スロット
とを含む伝送フレームの入出力を行うインターフェース
回路の伝送情報監視方法であって、前記インターフェー
ス回路に入力される伝送データフレームから少なくとも
一つの既使用スロット内情報を選択抽出し、抽出された
情報を当該フレームの未使用スロットに挿入して監視パ
ターンを形成するとともに、前記インターフェース回路
より出力される伝送フレーム中の前記監視パターンと該
監視パターンに対応する既使用スロットの情報とを比較
し、両者が不一致のときに伝送情報誤りとすることを特
徴とする伝送情報監視方法。
1. A method for monitoring transmission information of an interface circuit for inputting and outputting a transmission frame including an unused slot and a plurality of used slots, wherein at least one of the transmission data frames input to the interface circuit is used. The information in the used slot is selectively extracted, and the extracted information is inserted into an unused slot of the frame to form a monitoring pattern, and the monitoring pattern and the monitoring pattern in the transmission frame output from the interface circuit are used. A transmission information monitoring method characterized by comparing the information of corresponding used slots and making a transmission information error when the two do not match.
【請求項2】 未使用スロットと複数の既使用スロット
とを含む伝送フレームの入出力を行うインターフェース
回路と、このインターフェース回路に入力される前記伝
送フレームから少なくとも一つの既使用スロット内情報
を選択抽出する第一の情報抽出手段と、この抽出された
情報を前記未使用スロットに挿入して監視パターンを形
成する監視パターン形成手段と、この監視パターンを含
む伝送フレームが前記インターフェース回路より出力さ
れたときに当該フレームからスロット単位の情報を抽出
する第二の情報抽出手段と、抽出された同一伝送フレー
ム内情報のうち、前記監視パターンと該監視パターンに
対応する既使用スロットの情報とを比較して両者の一致
性を判定する情報比較手段とを有することを特徴とする
伝送情報監視装置。
2. An interface circuit for inputting and outputting a transmission frame including an unused slot and a plurality of used slots, and at least one used slot information is selectively extracted from the transmission frame input to the interface circuit. First information extracting means, monitoring pattern forming means for forming a monitoring pattern by inserting the extracted information into the unused slot, and a transmission frame including the monitoring pattern is output from the interface circuit. In the second information extraction means for extracting information in slot units from the frame, and in the extracted same transmission frame information, the monitoring pattern is compared with the information of the used slot corresponding to the monitoring pattern. A transmission information monitoring device, comprising: an information comparison unit that determines the matching between the two.
【請求項3】 請求項2記載の情報監視装置において、
前記第一の情報抽出手段は、前記スロット毎にアクティ
ブとなるパルス信号を発出するパルス発生装置と、この
パルス信号に基づいて前記伝送フレーム上の特定の既使
用スロット内情報をスロット単位で選択抽出する第一の
情報抽出回路とを含み、前記監視パターン形成手段は、
前記第一の情報抽出回路の出力を所定タイミングで発出
される前記パルス信号に基づいて当該フレームの未使用
スロットに挿入する情報挿入用論理ゲートを含むことを
特徴とする伝送情報監視装置。
3. The information monitoring device according to claim 2,
The first information extraction means is a pulse generator that emits a pulse signal that becomes active for each slot, and based on the pulse signal, selectively extracts specific used slot information on the transmission frame in slot units. And a monitoring information forming means,
A transmission information monitoring apparatus comprising: an information insertion logic gate that inserts an output of the first information extraction circuit into an unused slot of the frame based on the pulse signal issued at a predetermined timing.
【請求項4】 請求項3記載の伝送情報監視装置におい
て、前記第二の情報抽出手段は、前記パルス発生装置か
ら受信したパルス信号の位相を前記インターフェース回
路の処理時間分遅延させて出力する位相調整回路と、前
記インターフェース回路より出力される伝送フレーム上
の情報を前記位相調整回路の出力信号に基づいてスロッ
ト単位で選択抽出する第二の情報抽出回路を含み、前記
情報比較手段は、抽出された同一伝送フレーム内情報の
うち、前記情報挿入用論理ゲートにより挿入された情報
と該挿入情報に対応する既使用スロットの情報との一致
性を所定タイミングで発出される前記位相調整回路の出
力信号に基づいて判定する一致性判定用論理ゲートを含
むことを特徴とする伝送情報監視装置。
4. The transmission information monitoring device according to claim 3, wherein the second information extracting means delays the phase of the pulse signal received from the pulse generating device by the processing time of the interface circuit and outputs the phase. The information comparing means includes an adjusting circuit and a second information extracting circuit for selectively extracting information on the transmission frame output from the interface circuit on a slot basis based on the output signal of the phase adjusting circuit. Among the information in the same transmission frame, the output signal of the phase adjustment circuit which issues the consistency between the information inserted by the information insertion logic gate and the information of the used slot corresponding to the inserted information at a predetermined timing. A transmission information monitoring device comprising a logic gate for coincidence determination based on the above.
JP5146075A 1993-06-17 1993-06-17 Transmission information monitoring method and apparatus Expired - Lifetime JPH07114391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5146075A JPH07114391B2 (en) 1993-06-17 1993-06-17 Transmission information monitoring method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5146075A JPH07114391B2 (en) 1993-06-17 1993-06-17 Transmission information monitoring method and apparatus

Publications (2)

Publication Number Publication Date
JPH077486A JPH077486A (en) 1995-01-10
JPH07114391B2 true JPH07114391B2 (en) 1995-12-06

Family

ID=15399543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5146075A Expired - Lifetime JPH07114391B2 (en) 1993-06-17 1993-06-17 Transmission information monitoring method and apparatus

Country Status (1)

Country Link
JP (1) JPH07114391B2 (en)

Also Published As

Publication number Publication date
JPH077486A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
US6918074B2 (en) At speed testing asynchronous signals
US4498172A (en) System for polynomial division self-testing of digital networks
KR100371669B1 (en) Operation and Maintenance of Redundant Clock Distribution Network
NL8006637A (en) METHOD FOR TRANSFERRING DATA BETWEEN SEISMIC DATA COLLECTION DEVICES AND A REGISTRATION DEVICE
JP2006300954A (en) Test of tested device by sampling clock and data signal of tested device
US6314350B1 (en) Methods and apparatus for generating maintenance messages
US7017098B2 (en) Built-in self-test for multi-channel transceivers without data alignment
JPH08146099A (en) Timing edge forming circuit of semiconductor ic tester
CA1277433C (en) Processing pulse control circuit for use in device performing signature analysis of digital circuits
JPH07114391B2 (en) Transmission information monitoring method and apparatus
KR100370731B1 (en) Clock selector system
KR20030020951A (en) A digital system and a method for error detection thereof
US6008663A (en) Eliminating phase shift in an integrated circuit tester
EP0585086A2 (en) Method and apparatus for self-testing of delay faults
US5574499A (en) Integrated circuit for testing a plurality of 1H memories
JP3265423B2 (en) Transmission delay time measuring device
JPH09149097A (en) Alarm raising device
JP3063291B2 (en) Line monitoring circuit
KR100419253B1 (en) Apparatus for Detecting E3 Data Frame Pulse Position
JP2735760B2 (en) Pattern detection circuit
JP3218294B2 (en) Logic integrated circuit
JPH02197912A (en) Clock skew adjusting system
JPH0792228A (en) Test circuit of ic logic tester
JPH06123759A (en) Inspection system for semiconductor integrated
JP2001256173A (en) Card mounting state monitoring device and card mounting state monitoring method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960528