JPH07110439A - 距離測定装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 主要被写体が撮影範囲の中央部にない場合で
あっても、主要被写体のある領域を特定し、該領域のみ
について測距を行うことのできる距離測定技術を提供す
ることを目的とする。 【構成】 空間的に互いに異なる経路を経て結像される
１対の画素アレイを構成する各画素が発生した受光量に
対応する画像信号を、内部クロック信号に同期して順次
読み出して、ディジタルの画像データに変換してデータ
出力ポートに設定し、外部から供給されるデータ読出用
クロック信号に同期して前記データ出力ポートに設定さ
れた画像データを送出する測距装置であって、画像信号
の順次読出動作を停止させるためのウェイト信号を受信
するためのウェイト端子ＷＡＩＴと、そのウェイト端子
にウェイト信号が入力されている期間、内部クロック信
号ＣＬＫを停止するための内部クロック信号停止手段と
を含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、距離測定装置に関し、
特に、測距対象から互いに異なる光路を経て入射する光
を一対の光センサアレイ上に結像させ、一方の光センサ
アレイ上に結像した映像と、他方の光センサアレイ上に
結像した映像とを相対的にシフトさせながら相関度の演
算を行い、最も高い相関度を示すシフト量から測距対象
までの距離を算出する距離測定装置に関する。

【０００２】

【従来の技術】図３４に、従来の技術によるＴＴＬ（th
rough the lens）型の位相差検出型測距装置の例を示
す。図３４（Ａ）は構成例を示し、図３４（Ｂ）はその
処理回路の例を示す。カメラ用の焦点検出装置を例にと
って説明する。

【０００３】被写体である対象物からの光線は、撮影レ
ンズ２０１によって収束され、フィルム等価面２０２を
通過し、コンデンサレンズ２０３、セパレータレンズ２
０４に達する。セパレータレンズ２０４は、入射する光
を２つの光束に分け、それぞれ基準ラインセンサ２０５
および参照ラインセンサ２０６に投射させる。撮影レン
ズ２０１の光軸２０８上にある対象物の像は、セパレー
タレンズ２０４によって２つの画像となり、ラインセン
サ２０５、２０６上にそれぞれ結像する。

【０００４】ラインセンサ２０５は、ｐ個の受光素子を
有し、基準として用いられるため基準ラインセンサと呼
ばれる。ラインセンサ２０６は、ｐ個よりも多いｑ個の
受光素子を有し、位相を変化させつつそのｐ個の受光素
子からの信号を読みだして、基準ラインセンサ２０５か
らの信号と比較して位相差を検出するためのもので、参
照ラインセンサと呼ばれる。

【０００５】基準ラインセンサ２０５および参照ライン
センサ２０６からの検出信号は、処理回路２０７に供給
される。参照ラインセンサ２０６からの検出信号の読み
出し位相を変化させつつ、処理回路２０７は後に述べる
相関度の演算を行い、相関度の極値を検出し、合焦位置
を検出する。

【０００６】なお、撮影レンズ２０１を通さず、参照ラ
インセンサ、基準ラインセンサの前に配置した同一特性
の一対のレンズによって外光を取込み、同様に対象物ま
での距離を測定する方式も提案されている。

【０００７】図３４（Ｂ）は、処理回路２０７の構成例
を示す。基準ラインセンサ２０５および参照ラインセン
サ２０６からの信号は、Ａ／Ｄ変換器２０９に供給さ
れ、アナログ信号がディジタル信号に変換される。この
ディジタル信号は、ＣＰＵ２１０を介して一旦ＲＡＭ２
１１に記憶される。その後、ＲＡＭ２１１に記憶された
ディジタル信号を読み出し、ＣＰＵ２１０が相関演算を
行って相関度の極値を検出し、対象物までの距離を表す
出力信号を発生する。

【０００８】図３４（Ａ）、（Ｂ）に示した焦点検出装
置においては、フォトセンサに蓄積された電荷をそのま
ま電荷−電圧変換して検出信号を形成し、ディジタル信
号に変換後ＲＡＭ２１１に記憶してこの信号を読みだす
ことにより、演算を行っている。

【０００９】上記従来例による測距装置では、基準ライ
ンセンサ２０５上に結像している範囲についてしか測距
できない。通常は、カメラの撮影範囲の中心部のみの像
を形成し、測距を行っている。従って、主要被写体が、
撮影範囲の中心部からずれた位置にある場合には、主要
被写体に合焦しなくなる。

【００１０】この欠点を解消する方法として、たとえば
特公平３−６７２０３号にカメラの正面方向のみなら
ず、斜め方向の被写体までの距離を測定することができ
る距離測定装置が開示されている。この距離測定装置
は、基準ラインセンサを従来例に比べて長くし、基準ラ
インセンサ上に複数の基準位置を設けている。これによ
り、撮影範囲内の複数の領域について、同時に測距する
ことが可能になる。

【００１１】

【発明が解決しようとする課題】従来技術による位相差
検出型測距装置は、基準ラインセンサ上に結像している
範囲の被写体について測距可能である。通常、基準ライ
ンセンサには、センサ面に垂直な方向にある被写体が結
像するように設定されている。すなわち、この測距装置
をカメラに搭載した場合には、撮影範囲の中心部のみに
ついてしか測距できない。

【００１２】主要被写体が撮影範囲の中心部からずれた
位置にある場合には、一旦カメラの正面を主要被写体が
ある方向に向けて測距し、もとの方向に戻してシャッタ
を押す必要がある。

【００１３】特公平３−６７２０３号に開示されている
距離測定装置では、カメラの斜め方向の被写体までの距
離を測定することができるが、複数の測距範囲のうちど
の範囲に主要被写体があるか判別することはできない。
従って、得られた複数の距離情報から、主要被写体まで
の距離を算出することはできない。また、測距可能な複
数の領域があらかじめ固定されており、主要被写体がこ
の領域内に無い場合には、主要被写体までの距離を測定
できない。

【００１４】また、相関度を計算するための回路を、測
距する領域の個数分設ける必要がある。そのため、測距
領域を多数設ける場合には、回路が複雑になるという欠
点がある。

【００１５】本発明の目的は、主要被写体が撮影範囲の
中央部にない場合であっても、主要被写体のある領域を
特定し、該領域のみについて測距を行うことのできる距
離測定技術を提供することである。

【００１６】

【課題を解決するための手段】本発明の測距装置は、空
間的に互いに異なる経路を経て結像される１対の画素ア
レイを構成する各画素が発生した受光量に対応する画像
信号を、内部クロック信号に同期して順次読み出して、
ディジタルの画像データに変換してデータ出力ポートに
設定し、外部から供給されるデータ読出用クロック信号
に同期して前記データ出力ポートに設定された画像デー
タを送出する測距装置であって、画像信号の順次読出動
作を停止させるためのウェイト信号を受信するためのウ
ェイト端子と、前記ウェイト端子にウェイト信号が入力
されている期間、前記内部クロック信号を停止するため
の内部クロック信号停止手段とを含む。

【００１７】また、本発明の測距装置は、空間的に互い
に異なる経路を経て結像される１対の画素アレイを構成
する各画素が発生した受光量に対応する画像信号を、デ
ィジタルの画像データに変換して外部に送出する、少な
くとも１個以上の定電流を供給するためのＭＯＳトラン
ジスタを含む測距装置であって、低消費電流モードに移
行するためのスリープ信号が入力されると、定電流を供
給するための一導電型ＭＯＳトランジスタのゲート電極
に第１の電源電圧を供給し、他導電型ＭＯＳトランジス
タのゲート電極に第２の電源電圧を供給するためのバイ
アス回路を含む。

【００１８】

【作用】ウェイト信号を与えて、画像信号の順次読出動
作を中断することにより、外部装置が何らかの原因でデ
ータを受信できないときでも、データを読み飛ばすこと
を防止することができる。また、外部装置がデータを受
信する周期が、画像信号の順次読出動作の周期よりも遅
い場合、ウェイト信号を与えることにより、データを読
み飛ばすことを防止することができる。

【００１９】測距装置内の定電流を供給するためのＭＯ
Ｓトランジスタをオフ状態にすることにより、測距を行
わない期間中の電流消費を抑制することができる。

【００２０】

【実施例】まず、図２を参照して、本発明の実施例によ
る被写体までの測距方法の原理について説明する。

【００２１】図２（Ａ）は、主要被写体が画面のほぼ中
央に位置する場合、図２（Ｃ）は、主要被写体が画面の
左右に分かれており、中央部に主要被写体がない場合を
示す。画面中央部の左右に長い長方形６は、コントラス
ト測定エリアを示す。

【００２２】測距前に、コントラスト測定エリア６の内
部のコントラストを測定する。図２（Ｂ）、（Ｄ）上図
は、それぞれ図２（Ａ）、（Ｃ）の被写体のコントラス
ト値を示す。図２（Ｂ）は、中央の主要被写体部分でコ
ントラストが高く、画面右側の遠くの被写体については
コントラストが低いことを示している。図２（Ｄ）は、
画面左右の主要被写体の部分でコントラストが高く、画
面中央部ではコントラストが低いことを示している。

【００２３】図２（Ｂ）に示す場合には、画面中央部の
最もコントラストが高いエリア７について測距を行う。
また、図２（Ｄ）に示す場合には、コントラストが高い
エリア７ａ、７ｂが画面の左右に分かれているため、そ
のどちらか一方について測距を行う。なお、双方につい
て測距を行い、その平均をとってもよい。

【００２４】このように、画面の比較的広いエリアにつ
いてコントラストを測定し、コントラストの高いエリア
を選択してそのエリアについてのみ測距を行うことによ
り、高い確率で主要被写体に合焦することができる。特
に、図２（Ｃ）に示す場合のように、主要被写体が画面
中央部に無い場合に有効である。

【００２５】次に、本発明の一実施例による測距装置と
その動作の概要について説明する。図１（Ａ）は、本発
明の一実施例による測距装置と、それを組み込んだカメ
ラ本体の関連部分の概略ブロック図である。図１（Ｂ）
は、図１（Ａ）に示すシステムによる測距の概略処理フ
ローを示す。

【００２６】測距装置は、光電変換部１、メモリ部２、
コントラスト演算回路３、及びＡ／Ｄ変換回路４から構
成されている。また、Ａ／Ｄ変換回路４は図には示さな
いインタフェース用のポートを介してカメラ本体のマイ
コン５に接続されている。

【００２７】この測距装置の動作を、図１（Ｂ）を参照
しつつ説明する。光電変換部１は、直線状に配列された
複数の画素を含み、受光量に応じた電気信号（画像信
号）を発生する（ステップａ１）。発生した画像信号
は、メモリ部２へ入力され、メモリ部２は、入力された
画像信号をアナログ信号のまま記憶する（ステップａ
２）。具体的には、光電変換部１で発生した電荷をＣＣ
Ｄで転送し、ＭＯＳキャパシタに蓄積する。画素、ＣＣ
Ｄ、ＭＯＳキャパシタは半導体基板上に近接して一体に
形成されており、各種ゲートによって結合されている。

【００２８】コントラスト演算回路３には、メモリ部２
に記憶された画像信号が入力される。コントラスト演算
回路３は、隣接する画素の画像信号からコントラストに
対応した電気信号（コントラスト情報）を出力する（ス
テップａ３）。コントラスト情報はＡ／Ｄ変換回路４に
入力され、ディジタル信号に変換されてカメラ本体のマ
イコン５に入力される。

【００２９】マイコン５は、入力されたコントラスト情
報を基に、主要被写体のあるエリアを選択する（ステッ
プａ４）。通常は、最もコントラストの高いエリアに主
要被写体があると考えられる。

【００３０】メモリ部２は、マイコン５からの指示によ
り、全画像信号の中から選択されたエリアの画像信号を
取り出し、Ａ／Ｄ変換回路４を介してマイコン５に転送
する（ステップａ５）。

【００３１】マイコン５は、入力された画像信号を基に
相関演算を行う（ステップａ６）。さらに、演算した相
関値から補間演算を行い被写体までの距離を算出する
（ステップａ７）。

【００３２】図３は、本発明の実施例による測距装置の
ブロック図を示す。ＣＣＤ１０ａ、１０ｂは、直線状に
配列された複数の画素から構成されている。各画素は、
光を受け、受光量に応じた電気信号（画像信号）に変換
する受光素子と、画像信号を記憶するためのメモリを有
する。この画像信号は、光強度分布に応じた画像信号列
を形成する。ＣＣＤ１０ａ、１０ｂは、それぞれ三角測
距を行うための、被写体を一つの頂点とする三角形の基
線（底辺）を画定するための左用及び右用ＣＣＤであ
る。

【００３３】ＡＧＣ（自動利得制御）モニタ８ａ、８ｂ
は、それぞれ１個の受光素子から構成されており、左用
及び右用のＣＣＤ１０ａ、１０ｂによる画像信号発生の
ための積分時間を調整するために使用される。ＡＧＣモ
ニタ８ａ、８ｂには、それぞれＣＣＤ１０ａ、１０ｂの
各画素に照射される全光量に対応する光量が照射されて
おり、各画素の受光量の和が電気信号として出力され
る。これを、画素数で除算すれば、各画素の受光量の平
均値を求めることができる。

【００３４】ＡＧＣ回路９には、ＡＧＣモニタ８ａ、８
ｂから、受光量に応じた電気信号が入力される。ＡＧＣ
回路９は、入力された電気信号と基準値とを比較してＣ
ＣＤ１０ａ、１０ｂによる電荷積分の終了判定を行う。
すなわち、ＣＣＤ１０ａ、１０ｂの各画素の受光量の平
均値が一定の値になったときに積分動作を終了する。

【００３５】ピクセルセレクタ１１ａ、１１ｂは、それ
ぞれＣＣＤ１０ａ、１０ｂ内の信号を読み出す画素を選
択する。具体的には、シフトレジスタで構成されてお
り、直線状に配置された各画素を順次指定し、スキャン
することができる。多数の連続する画素を複数の画素群
に分割し、スキャンの開始位置と終了位置は、画素群単
位に指定することができる。

【００３６】ピクセルセレクタ１１ａ、１１ｂで選択さ
れた場合には、当該画素のメモリに記憶されていた画像
信号が読み出され、ＣＣＤ信号処理回路１２に送出され
る。このとき、当該画素のメモリに記憶されていた情報
は、消去されることなく非破壊的に読み出しを行うこと
ができる。従って、１回の光電変換処理（積分動作）を
行うだけで、複数回画像信号を読み出すことができる。

【００３７】また、ＣＣＤ１０ａ、１０ｂによる積分動
作を繰り返し行うことにより、前回までの積分動作によ
って記憶された画像信号を初期設定することなく、追加
して記憶（以下、繰込積分という）することもできる。

【００３８】ＣＣＤ信号処理回路１２は、ピクセルセレ
クタ１１ａ、１１ｂを介して読み出された画像信号の波
形整形、ゲインの付与等を行う。波形整形され、ゲイン
が付与された画像信号は、コントラスト演算回路１３及
びＡ／Ｄ変換回路１４に入力される。

【００３９】コントラスト演算回路１３は、ＣＣＤ信号
処理回路１２から画素ごとに連続的に出力される画像信
号から、互いに隣接する画素の画像信号の差の絶対値を
求め、たとえば画素群毎にそれを順次加算する。このよ
うに加算して求められた信号は、スキャンした範囲のコ
ントラストに対応するものである。このコントラスト信
号は、１回のスキャンごとにＡ／Ｄ変換回路１４に送出
される。たとえば、画素群毎にスキャンを行うことによ
り、各画素群毎をコントラスト信号を得ることができ
る。このように複数回のスキャンを行うことにより、撮
影範囲内の複数のエリアについてコントラストを求める
ことができる。

【００４０】このコントラスト信号はＡ／Ｄ変換回路１
４によってディジタル信号に変換され、シリアルポート
１６、入出力回路１９を介してカメラ側のマイコンへ出
力される。

【００４１】また、各画素ごとの画像信号は、直接Ａ／
Ｄ変換回路１４に入力されており、ディジタル信号に変
換される。ディジタル信号に変換された画素ごとの画像
信号は、シリアルポート１６、入出力回路１９を介して
カメラ側のマイコンへ出力される。さらに、この画像信
号は、信号レベル判定回路１５へ入力される。

【００４２】信号レベル判定回路１５は、スキャンした
範囲内の各画素ごとの画像信号の値を判定し、最大値す
なわち最大光量が照射されている画素の出力レベルを記
憶する。この最大の出力レベルは、フラグデータの形で
シリアルポート１６、入出力回路１９を介してカメラ側
のマイコンへ出力される。

【００４３】これは、次のような場合に使用される。す
なわち、コントラストが最大のエリアを選択するために
ＣＣＤ１０ａまたは１０ｂの全画素をスキャンする場合
には、全画素の画像信号の出力値の平均が一定レベルに
なったところで積分動作を終了する。従って、主要被写
体のないエリアの光量が強い場合、例えば逆光のような
場合には、主要被写体のあるエリアの受光量が相対的に
少なくなり、測距をするための十分なダイナミックレン
ジが確保できないことがある。このような場合に、繰込
積分を行うか否かの判定に使用される。

【００４４】シリアルポート１６は、コントラスト信
号、画像信号等のパラレル信号をシリアル信号に変換し
て、入出力回路１９を介してカメラ側のマイコンへ送出
する。以上説明した測距装置の動作モードの指定、スキ
ャンの開始位置、終了位置、スキャン開始の指定等はす
べてカメラ側のマイコンからのコマンド入力により行わ
れる。このコマンドは、入出力回路１９を介してシリア
ルポート１６に入力される。

【００４５】命令デコード回路１７は、マイコンから入
力されたコマンドを翻訳する。シーケンス制御回路１８
は、コマンドの翻訳結果に基づき測距装置内の各ブロッ
クで使用される各種のタイミング信号を発生する。

【００４６】温度検出回路２０は、ＣＣＤ１０ａ、１０
ｂが形成されている基板の温度を検出し、電気信号に変
換してＡ／Ｄ変換回路１４に入力する。温度はＡ／Ｄ変
換回路１４によりディジタル信号に変換され、シリアル
ポート１６、入出力回路１９を介してカメラ側マイコン
に転送される。

【００４７】測距装置はプラスチック等の成形品であり
熱膨張するため、左用ＣＣＤ１０ａと右用ＣＣＤ１０ｂ
との間隔が温度により変動する。このため、三角測量の
基線長が変動することになる。従って、正確な距離を算
出するためには、測距時の温度により、基線長を補正す
る必要がある。温度検出回路２０によって検出された温
度は、この基線長の補正に使用される。

【００４８】次に、カメラ側マイコンから入力されるコ
マンドについて説明する。各コマンドは４ビットのオペ
コード部と４ビットのオペランド部の合計８ビットで構
成されている。

【００４９】以下に各コマンドの機能について詳細に説
明する。ＰＧＣコマンドはＣＣＤ１０ａ、１０ｂの各ゲ
ートを制御するためのコマンドであり、測距装置自体の
試験時、及び繰込積分時に使用される。オペコード部は
“０００１”であり、オペランド部でｂｇｃ、ｃｇｃ、
ｔｇｃの３種類のうち任意の組み合わせを指定すること
ができる。ｂｇｃが指定された場合には、後に説明する
ＣＣＤ１０ａ、１０ｂの電荷転送部のＢＧゲートをオン
にする。同様にｃｇｃ、ｔｇｃが指定された場合には、
それぞれＣＬＧゲート、ＴＧゲートをオンにする。

【００５０】ＲＧＣコマンドもＣＣＤ１０ａ、１０ｂの
各ゲートを制御するためのコマンドであり、測距装置自
体の試験時に使用される。オペコード部は“００１０”
であり、オペランド部でｐ１ｃ、ｐ２ｃ、ｆｇｃ、ｃｅ
ｃの４種類のうち任意の組み合わせを指定することがで
きる。ｐ１ｃが指定された場合には、後に説明するＣＣ
Ｄ１０ａ、１０ｂの読み出し部のφ₁ ゲートをオンにす
る。同様にｐ２ｃ、ｆｇｃ、ｃｅｃが指定された場合に
は、それぞれφ₂ ゲート、ＦＧＢ、ＣＥゲートをオンに
する。

【００５１】ＭＤＣコマンドは、測距装置の各動作モー
ドを制御するためのコマンドである。オペコード部は
“００１１”であり、オペランド部でｓｌｐ、ｅｏｉ、
ａｇｃの３種類のうち任意の組み合わせを指定すること
ができる。

【００５２】ｓｌｐ＝１を指定した場合には、測距装置
は消費電流を極力少なくするスリープモードになる。測
距装置はオペアンプ等のアナログ素子、論理回路等のデ
ィジタル素子、及びＣＣＤから構成されている。このう
ち、論理回路はＣＭＯＳで構成されており、クロックの
供給を停止すれば消費電流はほとんどなくなる。また、
ＣＣＤは、各ゲートをオフにすれば電流は流れない。従
って消費電流を抑えるためには、アナログ素子の定電流
源を流れる電流を停止する必要がある。スリープモード
の時には、この定電流源を流れる電流を停止し、測距装
置全体の消費電流を極力少なくすることができる。

【００５３】ｓｌｐ＝０を指定した場合には、ノーマル
モードになり、通常のコントラスト演算、測距等の動作
を行うことができる。ｅｏｉ＝０を指定した場合には、
カメラ本体と接続されているサービスリクエスト端子Ｓ
ＲＱから積分終了信号（ＥＯＩ信号）を出力するＥＯＩ
モードになる。測距装置の初期設定後は自動的に本モー
ドになっており、カメラ側マイコンは、サービスリクエ
スト端子ＳＲＱからのＥＯＩ信号を検出することによ
り、次の処理に移行することができる。

【００５４】ｅｏｉ＝１を指定した場合には、サービス
リクエスト端子ＳＲＱからコマンド実行終了、及びＡ／
Ｄ変換終了信号（ＥＯＣ信号）を出力するＥＯＣモード
になる。本モードにすることにより、カメラ側マイコン
は、コマンド実行の終了を検出することができ、次のコ
マンドを送信することが可能になる。また、スキャン動
作を行った場合には、Ａ／Ｄ変換の終了を検出すること
ができ、スキャン結果のデータをシリアルポート１６か
ら受信することが可能になる。

【００５５】ＥＯＣ信号がコマンド終了を意味するの
か、またはＡ／Ｄ変換終了を意味するのかは、実行コマ
ンドにより判別することができる。しかし、サービスリ
クエスト端子ＳＲＱにＥＯＩ信号が出力されるか、また
はＥＯＣ信号が出力されるかを区別する手段はないた
め、事前にＭＤＣコマンドでＥＯＩモードかＥＯＣモー
ドを設定しておく必要がある。

【００５６】ａｇｃ＝０を指定した場合には、積分動作
を自動終了させるノーマルモードになる。本モードのと
き、ＡＧＣ回路９が働き、所定の受光量になったとき積
分動作を自動的に終了する。

【００５７】ａｇｃ＝１を指定した場合には、積分動作
の自動終了を行わないテストモードになる。本モードの
とき、ＡＧＣ回路９が働かず、積分時間を外部から終了
させることができる。本モードはＣＣＤ１０ａ、１０ｂ
の受光素子の試験等に使用する。

【００５８】ＴＲＴコマンドは、ＣＣＤ１０ａ、１０ｂ
の各画素の受光素子に蓄積された電荷をメモリ部に転送
するためのコマンドである。オペコード部は“０１０
０”であり、オペランド部のパラメータはない。

【００５９】ＳＣＴコマンドは、スキャンの開始を指示
するためのコマンドである。オペコード部は“０１０
１”であり、オペランド部でｍ／ｐ、ｌ、ｒのパラメー
タを指定することができる。

【００６０】ｍ／ｐ＝０の場合は、プリスキャンを実行
することを表す。ここで、プリスキャンとは、ＣＣＤ１
０ａ、１０ｂの各画素群ごとのコントラストの演算結果
を読み出すためのスキャンをいう。

【００６１】ｍ／ｐ＝１の場合は、メインスキャンを実
行することを表す。ここで、メインスキャンとは、ＣＣ
Ｄ１０ａ、１０ｂの各画素の画像信号を画素ごとに読み
出すためのスキャンをいう。

【００６２】ｌ＝１、ｒ＝０の場合は、左用ＣＣＤ１０
ａのスキャンを行い、ｌ＝０、ｒ＝１の場合は、右用Ｃ
ＣＤ１０ｂのスキャンを行う。ｌ＝０、ｒ＝０の場合
は、ダミースキャンを行う。ここで、ダミースキャンと
は、コントラスト演算回路１３に一定電圧を入力してス
キャンを行うことをいい、下記の目的に使用される。

【００６３】コントラスト演算回路１３にはアナログア
ンプが使用されており、この出力にはオフセットが存在
する。スキャン範囲のコントラストを演算する際には、
このオフセットが積分の回数分重畳される。ダミースキ
ャンはこのオフセットによる影響を取り除くために実施
される。すなわち、ダミースキャンを行うとオフセット
分のみの積分結果を得ることができる。通常のスキャン
を行って得られたコントラストの積分結果からこのオフ
セット分のみの積分結果を減算することにより、純粋に
コントラスト分のみの積分結果を得ることができる。

【００６４】ｌ＝１、ｒ＝１の場合には、温度情報の読
み出しを行う。これは、前述のとおり、三角測量の基線
長の補正を行うために使用される。ＳＡＳコマンドは、
スキャンの開始アドレスを設定するためのコマンドであ
る。オペコード部は“１０００”であり、４ビットのオ
ペランド部で１６通りのアドレスを指定することができ
る。

【００６５】ＥＡＳコマンドは、スキャンの終了アドレ
スを設定するためのコマンドである。オペコード部は
“１００１”であり、ＳＡＳコマンドと同様に４ビット
のオペランド部で１６通りのアドレスを指定することが
できる。

【００６６】図８は、ＣＣＤ１０ａ、１０ｂの画素とス
キャンアドレスとの関係を示す。ＣＣＤ１０ａ及び１０
ｂは、共に直線状に配置された１６０個の画素から構成
されている。１６０個の画素のうちそれぞれ両端の８画
素は、実際の測距時には使用されないダミー画素であ
る。両端の１６画素を除いた１４４画素が測距時に使用
される画素である。この１４４画素は、連続した１２画
素からなる１２の画素群に分けられている。１２の画素
群には、順番に２からＤ（１６進数）までのアドレスが
割り付けられている。

【００６７】それぞれ両端の４個のダミー画素（ブラッ
クダミー画素）は、受光部分が金属膜等で遮光されてい
る。４個のブラックダミー画素からなる両端の画素群に
は、それぞれアドレス０及びＦが割り付けらている。ブ
ラックダミー画素の内側の４個の画素（ホワイトダミー
画素）からなる画素群には、それぞれアドレス１及びＥ
が割り付けらている。

【００６８】このように、０からＦまでの１６個のアド
レスにより、任意の画素群を指定することができる。そ
れぞれ両端の８個の画素を測距に使用しないのは、直線
状に配置された受光素子の両端部とそれ以外の部分で、
感度等の特性が異なるためである。

【００６９】ＧＮＳコマンドは、ＣＣＤ信号処理回路１
２及びコントラスト演算回路１３のゲインを設定するた
めのコマンドである。オペコード部は“１０１０”であ
り、オペランド部でｃｄｓ、ｃｏｎの２種類のうち任意
の組み合わせを指定することができる。また、残りの２
ビットで４段階にゲインを指定することができる。ｃｄ
ｓ＝１のとき、ＣＣＤ信号処理回路１２のゲインを、ｃ
ｏｎ＝１のとき、コントラスト演算回路１３のゲインを
設定する。

【００７０】ＡＬＳコマンドは、ＡＧＣ回路９のレベル
設定を行うためのコマンドである。オペコード部は“１
０１１”であり、オペランド部でｌ／ｒを指定すること
ができる。また、残りの３ビットで５段階にレベルを設
定することができる。ｌ／ｒ＝１のとき、左用ＡＧＣモ
ニタ８ａのレベルを設定し、ｌ／ｒ＝０のとき、右用Ａ
ＧＣモニタ８ｂのレベルを設定する。

【００７１】これは、例えば、暗い舞台上の人物がスポ
ットライトで照らされているような被写体を撮影する場
合に使用される。主要被写体である人物が背景に比べて
明るいため、各画素の受光量の平均が基準値に達するま
で積分動作を行うと、主要被写体のあるエリアの画素の
画像信号がオーバフローする。そのため、このような場
合には、基準値を下げて再度積分動作を行う必要があ
る。

【００７２】逆に、逆光の被写体の場合には背景が明る
いため、各画素の受光量の平均が基準値に達した時点で
積分動作を終了すると、主要被写体のエリアの画像信号
が弱すぎることになる。繰込積分を繰り返し行えば画像
信号が重畳され、十分な強さの画像信号を得ることがで
きるが、繰込積分回数が増加する。このような場合に
は、基準値を上げて再度繰込積分を行うことにより、少
なくとも２回の積分動作で測距に十分な強さの画像信号
を得ることができる。

【００７３】ＨＬＴコマンドは、スキャン動作の強制的
な打ち切りを行うためのコマンドである。オペコード部
は“１１１０”であり、オペランド部のパラメータはな
い。例えば、スキャンを開始してその応答待ちの時に、
カメラ側マイコンが別の割り込みを受け付けた場合に、
使用される。

【００７４】ＳＷＲコマンドは、ソフトウェアリセット
を行うためのコマンドである。オペコード部は“１１１
１”であり、オペランド部のパラメータはない。ソフト
ウェアリセットを行うことにより、ＣＣＤ１０ａ、１０
ｂのメモリに記憶されていた画像信号を初期設定し、積
分動作を開始する。このとき、ＡＧＣ回路９の基準値、
ＣＣＤ信号処理回路１２のゲイン等は初期設定されな
い。

【００７５】カメラ本体と接続されているリセット端子
からリセット信号を受信した場合にも、同様に積分動作
を開始するが、リセット信号受信時には、ＡＧＣ回路９
の基準値、ＣＣＤ信号処理回路１２のゲイン等も全て初
期値に設定される。従って、ＡＧＣ回路９の基準値を変
更して再度積分動作を行う場合には、ソフトウェアリセ
ットを使用する。

【００７６】次に、測距装置の各ブロック毎の構成及び
機能について詳細に説明する。図４は、シリアルポート
１６の回路を示す。８個のフリップフロップ３０ａ〜３
０ｈが直列に接続されており、８ビットのシフトレジス
タ３０を構成している。先頭のフリップフロップ３０ａ
のＤ端子には、カメラ側マイコンからシリアル入力信号
ＳＩが入力される。

【００７７】各フリップフロップ３０ａ〜３０ｈのＣＫ
端子にはカメラ側マイコンからシリアルクロックＳＣＫ
が供給される。フリップフロップ３０ａ〜３０ｈのＱ端
子は、それぞれ入力データＳＩ₇ 〜ＳＩ₀ を形成出力
し、入力されたデータが測距装置内に供給される。

【００７８】測距装置内の他ブロックからパラレルデー
タＳＯ₇ 〜ＳＯ₀ が、それぞれＮＡＮＤゲート３１ａ〜
３１ｈの一方の入力接点に与えられている。ＮＡＮＤゲ
ート３１ａ〜３１ｈの他方の入力接点には、シリアルポ
ートロード信号ＳＰＴＬＤが入力される。ＮＡＮＤゲー
ト３１ａ〜３１ｈの出力は、それぞれフリップフロップ
３０ａ〜３０ｈの（−ＰＲ）端子に接続されている。こ
こで、−符号は負論理であることを表す。

【００７９】制御回路３３には、カメラ側マイコンか
ら、リードライト識別信号ＲＷが入力される。さらに、
制御回路３３は、フリップフロップ３０ａ〜３０ｈの
（−ＣＬ）端子に接続されており、リードライト識別信
号ＲＷに基づきクリア信号を送出する。

【００８０】カウンタ３２には、シリアルクロックＳＣ
Ｋが供給されている。カウンタ３２は、クロックパルス
を計数し、８個のパルスを計数した時点でキャリーアウ
ト信号（−ＣＯ）を出力する。

【００８１】フリップフロップ３０ｈのＱ端子はフリッ
プフロップ３４のＤ端子に接続されている。ＣＫ端子に
は、シリアルクロックＳＣＫを反転させた信号が供給さ
れている。フリップフロップ３４のＱ端子は、シリアル
クロックＳＣＫに同期して順次シリアル出力信号ＳＯを
形成出力する。

【００８２】図５は、シリアルポート１６からデータを
入力する場合のタイミングチャートを示す。カメラ側マ
イコンから、シリアルクロックＳＣＫが供給され、シリ
アルクロックＳＣＫに同期してシリアル入力信号ＳＩが
入力される。具体的には、入力データの各ビットｂｉ₀
〜ｂｉ₇ が順次供給される。

【００８３】シリアルクロックの一回目のパルスで入力
データの０ビット目ｂｉ₀ がフリップフロップ３０ａに
ラッチされる。シリアルクロックに同期して順次１ビッ
ト目以降のビットがラッチされる。同時に、ラッチされ
ている各ビットはシフトレジスタ３０内を順次転送され
る。

【００８４】シリアルクロックのパルスを８回計数した
時点で、カウンタ３２は、キャリーアウト信号（−Ｃ
Ｏ）をに出力する。この時点でフリップフロップ３０ａ
〜３０ｈは、それぞれ入力データの各ビットｂｉ₇ 〜ｂ
ｉ₀ をラッチしている。すなわち、入力データＳＩ₇ 〜
ＳＩ₀ には、入力データの各ビットｂｉ₇ 〜ｂｉ₀ が出
力されている。

【００８５】ここで、入力データの上位４ビットｂｉ₇
〜ｂｉ₄ はコマンドのオペコード部を表し、下位４ビッ
トｂｉ₃ 〜ｂｉ₀ はオペランド部を表す。従って、今後
オペコード部とオペランド部を区別する場合には、入力
データＳＩ₇ 〜ＳＩ₄ をＯＣ ₃ 〜ＯＣ₀ 、入力データＳ
Ｉ₃ 〜ＳＩ₀ をＯＲ₃ 〜ＯＲ₀ と表す場合がある。

【００８６】図６は、シリアルポート１６からデータを
出力する場合のタイミングチャートを示す。リードライ
ト識別信号ＲＷが立ち下がり、データ出力が要求される
と、制御回路３３は、フリップフロップ３０ａ〜３０ｈ
にクリア信号（−ＣＬ）を送出する。これにより、フリ
ップフロップ３０ａ〜３０ｈは初期設定され、各フリッ
プフロップ３０ａ〜３０ｈのＱ接点ＳＩ₇ 〜ＳＩ₀ は初
期化される。

【００８７】出力データＳＯ₇ 〜ＳＯ₀ には、出力デー
タの各ビットｂｏ₇ 〜ｂｏ₀ が現れている。シリアルポ
ートロード信号ＳＰＴＬＤが印加されることにより、出
力データの各ビットｂｏ₇ 〜ｂｏ₀ がそれぞれフリップ
フロップ３０ａ〜３０ｈにラッチされる。これにより、
各フリップフロップのＱ接点ＳＩ₇ 〜ＳＩ₀ には出力デ
ータの各ビットｂｏ₇ 〜ｂｏ₀ が現れる。

【００８８】シリアルクロックＳＣの１回目のパルスが
印加されることにより、フリップフロップ３０ｈのＱ接
点に現れているデータＳＩ₀ がフリップフロップ３４に
ラッチされ、出力データＳＯに出力データのビットｂｏ
₀ が現れる。同時に、フリップフロップ３０ａ〜３０ｇ
にラッチされていたデータがシフトレジスタ３０内を転
送される。

【００８９】このようにして、２回目以降のパルスが印
加されることにより、出力データｂｏ₁ 〜ｂｏ₇ が順次
出力データＳＯに現れる。全ビットが出力された時点
で、カウンタ３２は、キャリーアウト信号（−ＣＯ）を
出力する。

【００９０】図７は、命令デコード回路１７を示す。シ
リアルポート１６に入力された入力データＯＣ₃ 〜ＯＣ
₀ が命令デコード回路１７に供給されている。すなわ
ち、入力コマンドのオペコード部が供給されている。さ
らに、シリアルポート１６からキャリーアウト信号（−
ＣＯ）が供給される。

【００９１】シリアルポート１６から供給されたオペコ
ード部ＯＣ₃ 〜ＯＣ₀ は、ＮＡＮＤゲート及びＮＯＲゲ
ートからなるデコード回路４０ａ〜４０ｋによりデコー
ドされ、その結果は、それぞれＡＮＤゲートまたはＮＡ
ＮＤゲート４１ａ〜４１ｋの一方の入力接点に与えられ
る。

【００９２】ＡＮＤゲートまたはＮＡＮＤゲート４１ａ
〜４１ｋの他方の入力接点には、キャリーアウト信号Ｃ
Ｏが供給される。従って、デコード回路４０ａ〜４０ｋ
によってオペコードに対応してデコードされた結果は、
キャリーアウト信号ＣＯに同期して各オペコードに対応
した信号ＰＧＣ、ＲＧＣ、ＭＤＣ、（−ＴＲＴ）、（−
ＳＣＴ）、ＳＡＳ、ＥＡＳ、ＧＮＳ、ＡＬＳ、（−ＨＬ
Ｔ）、ＳＷＲとして出力される。

【００９３】各オペコードに対応した信号は、シーケン
ス制御回路１８に入力される。シーケンス制御回路１８
は、各オペコードに対応した信号に基づいて測距装置内
の各ブロックに必要なタイミング信号を発生する。

【００９４】次に、図８〜図１５を参照してＣＣＤ１０
ａ、１０ｂについて説明する。図８は、ＣＣＤ１０ａ、
１０ｂの各画素の構成を示したものである。前述のよう
に、ＣＣＤ１０ａ、１０ｂは、それぞれ１６０個の直線
状に配列された画素から構成されている。

【００９５】図９は、一つの画素を拡大したものであ
る。図９（Ａ）は、平面図を示す。図の上下方向に画素
が直線状に配列されている。図９（Ｂ）の上側の図は、
図９（Ａ）のＡＡ’方向の断面図、下側の図は基板表面
のポテンシャルを表す。クリアゲートＣＬＧ及びクリア
ドレインＣＬＤは、平面図ではＡＡ’方向とは、外れた
位置に形成されているが、断面図においては説明の都合
上同一断面内に記載している。従って、断面図において
ストレージゲートＳＴが２つに分離しているように記載
されているが、実際はストレージゲートＳＴは一体であ
る。

【００９６】ｐ型基板５０の表面に選択的にｎ^- 型の埋
め込みチャンネル５１が形成されており、その周囲はｐ
⁺ 領域５２ａ、５２ｂで囲まれている。埋め込みチャン
ネル５１のｐ⁺ 領域５２ａ側の一端には、ｎ⁺ 領域のオ
ーバフロードレインＯＦＤが形成されている。ｐ⁺ 領域
５２ａ、５２ｂは電子に対して電位障壁を形成している
ため、基板表面に蓄積された電子は、ｎ^- 領域５１の中
を図のＡＡ’方向にのみ転送される。

【００９７】受光領域ＰＤとオーバフロードレインＯＦ
Ｄとの間には絶縁ゲート構造を有するオーバフローゲー
トＯＦＧが形成されている。オーバフローゲートＯＦＧ
には、受光領域ＰＤ内に発生した電子に対して電位障壁
を形成するように一定の電圧が印加されている。また、
オーバフロードレインＯＦＤには常に電源電圧が印加さ
れており、オーバフローゲートＯＦＧ下の電位障壁を乗
り越えた電子は、オーバフロードレインＯＦＤに流れ込
む。

【００９８】受光領域ＰＤと、ｐ⁺ 領域５２ｂとの間に
は、絶縁ゲート構造を有するバリアゲートＢＧ、ストレ
ージゲートＳＴ、トランスファゲートＴＧ、ＣＣＤ第１
ゲートφ₁ 、ＣＣＤ第２ゲートφ₂ 、フローティングゲ
ートＦＧがこの順序でそれぞれ絶縁を保ちつつ僅かに重
なり合って形成されている。

【００９９】ストレージゲートＳＴが形成されている領
域のＡＡ’方向と直角をなす方向には、前述のように絶
縁ゲート構造を有するクリアゲートＣＬＧ及びクリアド
レインＣＬＤが形成されている。クリアドレインＣＬＤ
には、常に電源電圧が印加され、クリアドレインＣＬＤ
のポテンシャルはストレージゲートＳＴ下のチャネル領
域（ストレージ領域）のポテンシャルよりも高く（低い
電位に）なるように設定されている。

【０１００】従って、クリアゲートＣＬＧに正の電圧を
印加してクリアゲートＣＬＧ下のチャネル領域のポテン
シャルをストレージ領域のポテンシャルよりも低くする
ことにより、ストレージ領域に蓄積されている電子を、
全てクリアドレインＣＬＤに排出することができる。

【０１０１】フローティングゲートＦＧ上には、アース
電位に接続されたゲートＦＧ２が絶縁膜を介して形成さ
れており、フローティングゲートＦＧとゲートＦＧ２は
コンデンサを形成している。これにより、層間絶縁膜を
介したフローティングゲートＦＧの電位が、信号電荷の
注入時に大きく変動してしまうことを防止している。

【０１０２】また、フローティングゲートＦＧは、ＭＯ
ＳトランジスタＴＲ１を介してフローティングゲートバ
イアス電圧ＦＧＢに接続され、また、ＭＯＳトランジス
タＴＲ２を介してオペアンプＡＭＰ１の反転入力接点に
接続されている。ＭＯＳトランジスタＴＲ１のゲート電
極はゲート電圧ＣＥに接続されている。また、ＭＯＳト
ランジスタＴＲ２のゲート電極は図１５に示すようにピ
クセルセレクタ１１ａ、１１ｂの選択接点ＫＣｎに接続
されている。

【０１０３】オペアンプＡＭＰ１の非反転入力接点はア
ナログ基準電圧Ｖref に接続されている。オペアンプＡ
ＭＰ１の出力接点は、コンデンサＣ１とプリセット信号
ＰＲによって制御されるスイッチＳＷ１の並列接続を介
して反転入力接点に帰還されている。出力接点は、出力
信号ＣＣＤＯＵＴを形成する。このように、フローティ
ングゲートＦＧの電位の変化がオペアンプを用いたスイ
ッチトキャパシタ回路を介して信号として出力される構
成となっている。

【０１０４】図１０は、ＣＣＤ１０ａ、１０ｂの駆動タ
イミングを示す。図１１（Ａ）〜（Ｅ）は、積分開始動
作を示すポテンシャル図である。まず図１０に示すよう
に、バリアゲートＢＧ、クリアゲートＣＬＧが高電圧状
態（オン状態）、ゲート電圧ＣＥが高電圧状態になって
いる。また、トランスファゲートＴＧ、ＣＣＤ第１ゲー
トφ₁ 、ＣＣＤ第２ゲートφ₂ 、フローティングゲート
バイアス電圧ＦＧＢが低電圧状態（オフ状態）になって
いる（図１１（Ａ））。

【０１０５】このとき、バリアゲートＢＧ及びクリアゲ
ートＣＬＧがオン状態であるため、受光領域ＰＤに常時
発生している電子は、ストレージ領域を経由してクリア
ドレインＣＬＤに廃棄される。ゲート電圧ＣＥが高電圧
状態であるため、ＭＯＳトランジスタＴＲ１がオン状態
になり、フローティングゲートＦＧにはフローティング
ゲートバイアス電圧ＦＧＢが印加される。

【０１０６】次に、トランスファゲートＴＧ、ＣＣＤ第
１ゲートφ₁ 、ＣＣＤ第２ゲートφ ₂ が同時にオン状態
になり、フローティングゲートバイアス電圧ＦＧＢが高
電圧状態になる（図１１（Ｂ））。フローティングゲー
トバイアス電圧ＦＧＢはトランスファゲートＴＧ等に印
加される正電圧とアース電位との中間の値をとる。その
ため、トランスファゲートＴＧからフローティングゲー
トＦＧまでのチャネルのポテンシャルは、図１１（Ｂ）
に示すようにＣＣＤ第２ゲートφ₂ とフローティングゲ
ートＦＧとの境界に段差を有する形状になる。

【０１０７】次に、フローティングゲートバイアス電圧
ＦＧＢ、ＣＣＤ第２ゲートφ₂ 、ＣＣＤ第１ゲート
φ₁ 、トランスファゲートＴＧをこの順に順次オフ状態
にする（図１１（Ｃ）〜（Ｄ））。これにより、トラン
スファゲートＴＧからフローティングゲートＦＧまでの
チャネルに蓄積されていた電子をクリアドレインＣＬＤ
に廃棄することができる。

【０１０８】製造工程のばらつきにより、トランスファ
ゲートＴＧからフローティングゲートＦＧまでのチャネ
ルのポテンシャルは完全には等しくならず、若干の凹凸
ができる。このような場合でも、上記のようにフローテ
ィングゲートＦＧから順次オフ状態にすることにより、
蓄積電子をほぼ完全に廃棄することが可能になる。

【０１０９】次に、クリアゲートＣＬＧをオフ状態にす
る（図１１（Ｅ））。これにより、ストレージ領域から
クリアドレインＣＬＤに電子が流れなくなるため、受光
領域ＰＤで発生した電子は、ストレージ領域に蓄積され
る。このようにして、各画素の受光量に応じた電荷が当
該画素のストレージ領域に蓄積される。

【０１１０】図１２は、蓄積電荷が不足する時に行われ
る繰込積分開始動作を示すポテンシャル図である。フロ
ーティングゲートＦＧ下のチャネル領域には、前回まで
の積分動作によって既に電荷が蓄積されている（図１２
（Ａ））。

【０１１１】バリアゲートＢＧ及びクリアゲートＣＬＧ
をオン状態にし、ストレージ領域に蓄積される電荷を全
てクリアドレインＣＬＤに排出する（図１２（Ｂ））。
次に、クリアゲートＣＬＧをオフ状態にする。これによ
り、受光領域ＰＤで発生した電荷はストレージ領域に蓄
積される。このとき、前回までの積分動作によって蓄積
された電荷を排出することなく、あらたに、積分動作を
行うことができる。

【０１１２】図１３は、電荷転送動作を示すポテンシャ
ル図である。図１３（Ａ）に示すように、積分動作を終
了させるためにバリアゲートＢＧをオフ状態にする。こ
れにより、受光領域ＰＤとストレージ領域の間に電位障
壁ができるため、受光領域ＰＤで発生した電子はストレ
ージ領域に流れ込まなくなる。光は常時照射されている
ため、電子が発生するが、これらの電子はオーバフロー
ゲートＯＦＧ下の電位障壁を越えてオーバフロードレイ
ンＯＦＤに廃棄される。

【０１１３】次に、トランスファゲートＴＧ、ＣＣＤ第
１ゲートφ₁ 、ＣＣＤ第２ゲートφ ₂ 及びフローティン
グゲートバイアス電圧ＦＧＢをオン状態にする（図１３
（Ｂ））。このため、これらのゲート電極下のチャネル
のポテンシャルが下がり、ストレージ領域に蓄積されて
いた電荷がトランスファゲートＴＧ、ＣＣＤ第１ゲート
φ₁ 、ＣＣＤ第２ゲートφ₂ 下に転送される。

【０１１４】このとき、繰込積分を行う場合は、フロー
ティングゲートＦＧ下に前回までの積分動作で蓄積され
た電荷が残っている。この場合には、この電荷も同様に
トランスファゲートＴＧ、ＣＣＤ第１ゲートφ₁ 、ＣＣ
Ｄ第２ゲートφ₂ 下に転送される。

【０１１５】次に、トランスファゲートＴＧ、ＣＣＤ第
１ゲートφ₁ 、ＣＣＤ第２ゲートφ ₂ を順次オフ状態に
する（図１３（Ｃ）〜（Ｅ））。これにより、これらの
ゲート電極下に蓄積されていた電荷は、フローティング
ゲートＦＧ下に転送される。このように、新たに積分動
作を行った場合には、受光量に応じた電荷がフローティ
ングゲートＦＧ下に蓄積される。前回の積分に引き続い
て繰込積分を行った場合には、前回の受光量に応じた電
荷と今回の受光量に応じた電荷の合計がフローティング
ゲートＦＧ下に蓄積される。

【０１１６】図１４は、スキャン開始動作を示すポテン
シャル図である。電荷転送動作が終了した状態を図１４
（Ａ）に示す。フローティングゲートＦＧ下には受光量
に応じた電荷が蓄積されている。ＣＣＤ第２ゲートφ₂
をオン状態にする（図１４（Ｂ））。これにより、フロ
ーティングゲートＦＧ下に蓄積されていた電荷はＣＣＤ
第２ゲートφ₂ 下に転送される。次にゲート電圧ＣＥを
低電圧状態にし、ＭＯＳトランジスタＴＲ１をオフ状態
にする（図１４（Ｃ））。このため、フローティングゲ
ートＦＧはフローティングの状態になる。

【０１１７】次に、ＣＣＤ第２ゲートφ₂ をオフ状態に
する（図１４（Ｄ））。これにより、ＣＣＤ第２ゲート
φ₂ 下に蓄積されていた電荷は、再びフローティングゲ
ートＦＧ下に転送される。このため、フローティングゲ
ートＦＧ下のチャネルのポテンシャルが上がると同時
に、フローティングゲートＦＧの電位は低下する。この
ように、各画素の受光量に対応してフローティングゲー
トＦＧの電位が変化する。

【０１１８】次に、このフローティングゲートＦＧのポ
テンシャル変化をＣＣＤの出力として取り出す方法につ
いて図９を参照して説明する。まず、プリセット信号Ｐ
ＲによりスイッチＳＷ１を一時的に閉成し、非反転入力
接点と出力接点を導通させることによって、コンデンサ
Ｃ１を放電すると共に、出力接点をアナログ基準電圧Ｖ
ref にリセットする。

【０１１９】読み出すべき画素のゲート電圧ＫＣｎを高
電圧状態にし、ＭＯＳトランジスタＴＲ２をオン状態に
することにより、フローティングゲートＦＧをアナログ
基準電圧Ｖref に設定する。このとき、フローティング
ゲートＦＧの電圧の変化分に対応した電荷が流出または
流入する。この電荷量は、ＭＯＳトランジスタＴＲ２を
介してコンデンサＣ１に充電される。従って、この充電
電荷に対応する電圧が出力ＣＣＤＯＵＴに発生する。

【０１２０】図１５は、ＣＣＤ１０及びピクセルセレク
タ１１を示す。ＣＣＤ１０は、１６０個の直線状に配列
された画素と、画像信号読出回路６１から構成されてい
る。各画素のＭＯＳトランジスタＴＲ２のゲート電極
は、ピクセルセレクタ１１に接続されており、ピクセル
セレクタ１１から選択信号ＫＣを受信した画素の画像信
号が読み出される。

【０１２１】各画素は全て同一の構成であるため、ｎ番
目の画素６０ｎについて説明する。図９で説明した通
り、埋め込みチャンネル５１ｎの一端がオーバフロード
レインＯＦＤに接続されている。オーバフローゲートＯ
ＦＧ、バリアゲートＢＧ、ストレージゲートＳＴ、クリ
アゲートＣＬＧ、トランスファゲートＴＧ、ＣＣＤ第１
ゲートφ₁ 、ＣＣＤ第２ゲートφ₂ は、全画素共通であ
る。埋め込みチャンネル５１のストレージゲートＳＴ下
のストレージ領域は、ＭＯＳトランジスタＴＲ３ｎを介
してクリアドレインＣＬＤに接続されている。

【０１２２】フローティングゲートＦＧは、ＭＯＳトラ
ンジスタＴＲ１ｎを介してフローティングゲートバイア
ス電圧ＦＧＢに接続されている。ＭＯＳトランジスタＴ
Ｒ１ｎのゲート電極には全画素共通のゲート電圧ＣＥが
印加されている。

【０１２３】このように、全画素の各ゲート電圧はそれ
ぞれ共通に接続されているため、上述の積分開始動作、
電荷転送動作、スキャン開始動作は、全画素同時に行わ
れる。

【０１２４】ＭＯＳトランジスタＴＲ２ｎのドレイン
は、全画素共通に接続されており、オペアンプＡＭＰ１
の反転入力接点に接続されている。また、ゲート電極は
画素毎に独立してピクセルセレクタ１１に接続されてい
る。従って、ピクセルセレクタ１１によって、選択され
たＭＯＳトランジスタＴＲ２ｎのみがオン状態になり、
当該画素の画像信号のみがオペアンプＡＭＰ１の反転入
力接点に印加される。オペアンプＡＭＰ１の反転入力接
点に印加された画像信号は、前述のとおり、オペアンプ
ＡＭＰ１の出力接点ＣＣＤＯＵＴに電気信号として出力
される。

【０１２５】次に、図１６〜図１９を参照してピクセル
セレクタ１１ａ、１１ｂについて説明する。図１６は、
ピクセルセレクタのシフトレジスタ部の一部を示す。シ
フトレジスタ７０（０）〜７０（３９）が直列に接続さ
れている。図には、このうち７０（０）〜７０（３）を
示す。シフトレジスタ７０（ｍ）のＸ端子はＮＯＲゲー
ト７１（ｍ）、７２（ｍ）の一方の入力接点に接続され
ている。シフトレジスタ７０（ｍ）のＹ端子はＮＯＲゲ
ート７３（ｍ）、７４（ｍ）の一方の入力接点に接続さ
れている。

【０１２６】また、ＮＯＲゲート７１（ｍ）、７３
（ｍ）の他方の入力接点にはタイミング信号（−ＤＣ
０）、ＮＯＲゲート７２（ｍ）、７４（ｍ）の他方の入
力接点にはタイミング信号（−ＤＣ１）が供給されてい
る。

【０１２７】シフトレジスタ７０（０）〜７０（３９）
のＣＬ端子には、後に図１９で説明するクリア信号ＣＬ
が供給されており、全シフトレジスタ７０（０）〜７０
（３９）を同時に初期設定することができる。

【０１２８】また、スキャン開始または終了アドレスに
なり得る画素、すなわち、図８に示すように１、５、
９、２１、・・・、１４１、１５３、１５７番目の画素
に対応する選択信号ＫＣ（４ｍ＋１）を出力するシフト
レジスタ７０（ｍ）には、スキャン開始を設定するため
のプリセット信号（−ＰＲｉ）が供給されている。

【０１２９】例えば、９番目の画素にはアドレス２が割
り付けられているため、選択信号ＫＣ９を出力するシフ
トレジスタ７０（２）のプリセット端子（−ＰＲ）には
アドレス２に対応するプリセット信号（−ＰＲ２）が供
給されている。シフトレジスタ７０（３）は、スキャン
開始または終了アドレスになり得る画素に対応していな
いため、そのプリセット端子（−ＰＲ）は常時ハイレベ
ルにプルアップされている。

【０１３０】スキャン開始アドレスに対応するシフトレ
ジスタ７０（ｍ）をプリセットすることにより、プリセ
ットされたシフトレジスタ７０（ｍ）の先頭の選択信号
ＫＣ（４ｍ＋１）から、クロックＣＫ２に同期して順次
ハイレベルが移動する。

【０１３１】スキャン開始または終了アドレスになり得
る画素に対応する選択信号ＫＣ（４ｍ＋１）を出力する
シフトレジスタ７０（ｍ）のＱ接点は、後に図１９で説
明するスキャン終了検出回路８０に接続されている。現
在のスキャンアドレスに対応するシフトレジスタ７０
（ｍ）のＱ接点はハイレベルになり、図１９のスキャン
アドレス信号Ｑ（ｎ）をスキャン終了検出回路８０に通
知する。スキャン終了検出回路８０は現在のスキャンア
ドレスとスキャン終了アドレスを比較し、スキャン終了
を検出する。

【０１３２】図１７は、１つのシフトレジスタ７０
（ｍ）から４つの選択信号ＫＣ（４ｍ＋１）〜ＫＣ（４
ｍ＋４）を発生する仕組みを説明するためのタイミング
チャートである。タイミング信号（−ＤＣ０）、（−Ｄ
Ｃ１）は互いに位相が１８０°異なるパルスを発生す
る。図１７は、シフトレジスタ７０（０）がプリセット
された場合を示す。

【０１３３】シフトレジスタ７０（０）がプリセットさ
れると、Ｘ端子の出力Ｘ０がローレベルになる。その
後、タイミング信号（−ＤＣ０）がローレベルになった
時に、選択信号ＫＣ（１）がハイレベルになる。この
時、タイミング信号（−ＤＣ１）はハイレベルであるた
め、選択信号ＫＣ（２）はローレベルである。また、Ｙ
端子の出力Ｙ０がハイレベルであるため、選択信号ＫＣ
（３）、ＫＣ（４）は共にローレベルである。

【０１３４】このとき、プリセットされた後、必ずタイ
ミング信号（−ＤＣ０）がタイミング信号（−ＤＣ１）
よりも先にローレベルになるようにタイミング制御され
ている。

【０１３５】タイミング信号（−ＤＣ０）がハイレベル
になった時、選択信号ＫＣ（１）はローレベルになる。
次に、タイミング信号（−ＤＣ１）がローレベルになっ
た時に、選択信号ＫＣ（２）がハイレベルになる。

【０１３６】クロックＣＫ２に同期して、Ｘ端子の出力
Ｘ０がハイレベルになり、Ｙ端子の出力Ｙ０がローレベ
ルになる。このとき、上記と同様にタイミング信号（−
ＤＣ０）、（−ＤＣ１）に同期して、選択信号ＫＣ
（３）、ＫＣ（４）が順次ハイレベルになる。このよう
にして、タイミング信号（−ＤＣ０）、（−ＤＣ１）と
組み合わせることにより、１つのシフトレジスタから４
つの選択信号を発生することができる。

【０１３７】本実施例の場合には、シフトレジスタ７０
がＣＣＤ１０ａ、１０ｂに並列して同一基板上に作製さ
れる。ＣＣＤのピッチは、通常２４μｍ程度であるた
め、１つの選択信号に１つのシフトレジスタを対応させ
ると、２４μｍ幅のなかに１つのシフトレジスタを作製
する必要がある。しかし、これは困難である。

【０１３８】本実施例のように、１つのシフトレジスタ
から４つの選択信号を発生するようにすれば、９６μｍ
幅のなかに１つのシフトレジスタを作製すればよいこと
になる。そのため、パターン設計が容易になる。

【０１３９】図１８は、ピクセルセレクタ１１のアドレ
スデコード部の一部を示す。８個のＮＡＮＤゲートから
なるＮＡＮＤゲート群８１に入力コマンドのオペランド
部ＯＲ３〜ＯＲ０が供給されている。ＮＡＮＤゲート群
８１は、４本の上位ビット用デコード用信号線８２ａ
と、４本の下位ビット用デコード用信号線８２ｂに、デ
コード用信号を供給する。

【０１４０】この上位ビット用デコード用信号線８２ａ
と下位ビット用デコード用信号線８２ｂから、それぞれ
任意の１本を選択してＮＯＲゲート７９に入力すること
により、アドレス信号（ＡＤ（ｉ））を生成することが
できる。例えば、ＮＯＲゲート７９（２）に入力される
信号は、オペランド部が“００１０”の時、共に“０
（ローレベル）”となり、アドレス信号ＡＤ（２）が
“１（ハイレベル）”になる。

【０１４１】ＮＯＲゲート７９は１６個設けられてお
り、オペランド部で所望のアドレスを指定することによ
り、該当のアドレス信号ＡＤ（ｉ）をハイレベルに設定
することができる。

【０１４２】図１９は、ピクセルセレクタ１１のスキャ
ン開始アドレス設定回路８３、スキャン終了検出回路８
０の一部を示す。図１８に示すアドレスデコード部によ
って発生されたアドレス信号ＡＤ（０）〜ＡＤ（１５）
がそれぞれスキャン開始アドレス設定回路８３、スキャ
ン終了検出回路８０のラッチ回路７７（０）〜７７（１
５）、７８（０）〜７８（１５）に供給されている。

【０１４３】ラッチ回路７７のＣＰ接点には開始アドレ
ス設定信号ＳＡＳが供給されており、開始アドレス設定
信号ＳＡＳのパルスが印加されることにより、指定され
たアドレスに対応するラッチ回路７７（ｉ）にアドレス
信号がラッチされる。また、ラッチ回路７８のＣＰ端子
には終了アドレス設定信号ＥＡＳが供給されており、終
了アドレス設定信号ＥＡＳのパルスが印加されることに
より、指定されたアドレスに対応するラッチ回路７８に
アドレス信号がラッチされる。

【０１４４】ラッチ回路７７（ｎ）の出力信号は、ＮＡ
ＮＤゲート７５（ｎ）の一方の入力接点に供給されてい
る。ＮＡＮＤゲート７５（ｎ）の他方の入力接点にはス
キャン開始信号ＳＣＳＴが供給されている。スキャン開
始信号ＳＣＳＴのパルスが印加されることにより、設定
されたアドレスに対応するプリセット信号ＰＲ（ｎ）が
出力される。これにより、前述のように該当の画素から
スキャンが開始される。

【０１４５】ラッチ回路７８（ｎ）の出力信号は、ＮＡ
ＮＤゲート７６（ｎ）の一方の入力接点に供給されてい
る。ＮＡＮＤゲート７６（ｎ）の他方の入力接点にはス
キャンアドレス信号Ｑ（ｎ）が与えられている。スキャ
ンアドレス信号Ｑ（ｎ）は、Ｑ（ｎ）に対応するアドレ
スまでスキャンを行った時に、ハイレベルになる。

【０１４６】従って、スキャン終了アドレスまでスキャ
ンが実行されたとき、該当のＮＡＮＤゲート７６（ｎ）
の両入力接点がハイレベルになり、出力端子をローレベ
ルにする。ＮＡＮＤゲート７６（０）〜７６（１５）の
出力接点はワイヤードオア接続され、フリップフロップ
８４の反転セット接点（−Ｓ）に接続されている。その
ため、１つのＮＡＮＤゲート７６の出力接点がローレベ
ルになれば、フリップフロップ８４の反転セット接点
（−Ｓ）がローレベルになり、フリップフロップ８４が
セットされる。

【０１４７】このようにして、スキャン終了アドレスま
でスキャンされたとき、フリップフロップ８４がセット
され、クリア信号（−ＣＬ）が出力される。クリア信号
（−ＣＬ）の反転信号は全シフトレジスタ７０に供給さ
れており、全シフトレジスタ７０が初期設定される。

【０１４８】図２０は、ＡＧＣ回路を示す。図示の回路
は、左用ＡＧＣモニタ８ａ、右用ＡＧＣモニタ８ｂ、及
びＡＧＣ回路９から構成されている。左用ＡＧＣモニタ
８ａ及び右用ＡＧＣモニタ８ｂは、受光量に応じた電圧
を出力する。ＡＧＣ回路９は、ＡＧＣモニタから出力さ
れた電圧を判定電圧と比較し、一致した時点で出力を反
転する。

【０１４９】左用及び右用のＡＧＣモニタの構成は同一
であるため、左用ＡＧＣモニタ８ａについて説明する。
フォトダイオードＬＰＤのアノードが接地され、カソー
ドがオペアンプＬＡＭＰの反転入力接点に接続されてい
る。オペアンプＬＡＭＰの非反転入力接点は２．５Ｖの
一定電圧に接続されている。

【０１５０】オペアンプＬＡＭＰの反転入力接点と出力
接点との間に、コンデンサＬＣ１が接続されている。ま
た、コンデンサＬＣ１には、コンデンサＬＣ２とスイッ
チＬＳＷ２の直列回路、コンデンサＬＣ３とスイッチＬ
ＳＷ３の直列回路、コンデンサＬＣ４とスイッチＬＳＷ
４の直列回路、及びスイッチＬＳＷ０がそれぞれ並列に
接続されている。

【０１５１】スイッチＬＳＷ２、ＬＳＷ３、ＬＳＷ４
は、それぞれ測距装置の他ブロックから供給されるＡＧ
Ｃゲイン設定信号ＡＧＣＧＮ１、ＡＧＣＧＮ２、ＡＧＣ
ＧＮ３によって開閉するようになっている。オペアンプ
ＬＡＭＰの出力接点は、スイッチＬＳＷ５を介して、Ａ
ＧＣ回路９のコンパレータＣＣＭＰの反転入力接点に接
続されている。

【０１５２】スイッチＬＳＷ０は、ＣＣＤ１０のクリア
ゲートＣＬＧに与えられる信号電圧φ_CLG により、開閉
される。クリアゲートＣＬＧがオン状態の時は、スイッ
チＬＳＷ０は閉成されている。このとき、オペアンプＬ
ＡＭＰの出力信号ＬＡＧＣＯＳは、２．５Ｖになる。

【０１５３】クリアゲートＣＬＧがオフ状態になる時に
同期してスイッチＬＳＷ０が開放される。すなわち、Ｃ
ＣＤ１０の積分動作開始と同時にスイッチＬＳＷ０が開
放される。これにより、フォトダイオードＬＰＤが発生
した光電流によりコンデンサＬＣ１が充電される。フォ
トダイオードＬＰＤのカソードはオペアンプＬＡＭＰの
反転入力接点に接続されているため、電位は２．５Ｖに
保たれている。そのため、オペアンプＬＡＭＰの出力信
号ＬＡＧＣＯＳは、コンデンサＬＣ１に充電された電荷
量に相当する電圧分だけ上昇する。

【０１５４】このとき、スイッチＬＳＷ２、ＬＳＷ３、
ＬＳＷ４を閉成しておけば、光電流によって充電される
コンデンサの合成容量が変化する。これにより、受光量
を電圧に変換する感度を変化させることができる。

【０１５５】例えば、コンデンサＬＣ２、ＬＣ３、ＬＣ
４の容量をそれぞれコンデンサＬＣ１の容量の１倍、２
倍、４倍に設定した場合、コンデンサＬＣ１のみのとき
よりも、スイッチＬＳＷ２を閉成することにより合成容
量を２倍にすることができる。同様に、スイッチＬＳＷ
２及びＬＳＷ３を閉成すれば４倍、スイッチＬＳＷ２、
ＬＳＷ３、ＬＳＷ４を全て閉成すれば８倍とすることが
できる。このように、受光感度を１／２、１／４、また
は１／８倍に変化させることができる。

【０１５６】ＬＳＷ５は、測距装置内の他ブロックから
供給されるスイッチ開閉信号ＬＳＥＬによって制御され
る。ＬＳＷ５を閉成することにより、左用オペアンプＬ
ＡＭＰの出力信号ＬＡＧＣＯＳをＡＧＣ回路９に供給す
ることができる。同様に、スイッチＲＳＷ５を閉成する
ことにより、右用オペアンプＲＡＭＰの出力信号ＲＡＧ
ＣＯＳをＡＧＣ回路９に供給することができる。

【０１５７】ＡＧＣ回路９は、コンパレータＣＣＭＰ、
スイッチＳＷ２、ＳＷ３から構成されている。コンパレ
ータＣＣＭＰの反転入力接点には、左用ＡＧＣモニタ８
ａまたは右用ＡＧＣモニタ８ｂの出力信号のうち一方が
選択的に供給される。また、非反転入力接点には、判定
電圧として２．７５Ｖまたは３．０Ｖのうち一方が選択
的に与えられる。

【０１５８】判定電圧の選択は、測距装置内の他のブロ
ックから供給されるＡＧＣレベル設定信号ＡＧＣＬＶ
１、ＡＧＣＬＶ２によって制御されるスイッチＳＷ２、
ＳＷ３を開閉することによって、行われる。判定電圧
は、スイッチＳＷ２を閉成することにより２．７５Ｖ、
スイッチＳＷ３を閉成することにより３．０Ｖになる。

【０１５９】ＡＧＣモニタ８ａ、８ｂの出力信号の初期
値は２．５Ｖであるため、判定電圧に達するまでの電圧
の変化分は、０．２５Ｖまたは０．５Ｖになる。従っ
て、判定レベルを０．２５Ｖ、０．５Ｖの２段階に切り
換えることができる。

【０１６０】右用ＡＧＣモニタ８ａの出力信号がＡＧＣ
回路９に与えられている場合、スイッチＬＳＷ０を開放
すると、前述のようにコンパレータＣＣＭＰの反転入力
接点の電位は、２．５Ｖから受光量に応じて上昇する。
当初は、判定電圧よりも低いため、コンパレータＣＣＭ
Ｐの出力信号ＡＧＣＣＭＰはハイレベルになっている。

【０１６１】ＡＧＣモニタ８ａの出力信号が判定電圧
２．７５Ｖまたは３．０Ｖに達した時点で、コンパレー
タＣＣＭＰの出力信号ＡＧＣＣＭＰは反転しローレベル
になる。このように、左用または右用のＡＧＣモニタ８
ａまたは８ｂに照射された光量が一定量に達したことを
検出し、出力信号ＡＧＣＣＭＰを発生することができ
る。

【０１６２】ＡＧＣモニタ８ａ、８ｂ内のコンデンサの
合成容量を４段階に変化させ、ＡＧＣ回路９の判定電圧
を２段階に変化させることにより、受光量の検出感度を
８段階に変化させることができる。ただし、実際には、
コンデンサの合成容量が２、４、８倍に、判定レベルが
２倍に変化するため、これらを組み合わせることによ
り、合計５段階に変化することになる。

【０１６３】オペアンプＬＡＭＰ、ＲＡＭＰ及びコンパ
レータＣＣＭＰには、電流源としてｎチャネルＭＯＳト
ランジスタが使用されており、各ｎチャネルＭＯＳトラ
ンジスタのゲート電極には、電流制御信号ＣＣＮが供給
されている。測距装置がスリープモードになると、電流
制御信号ＣＣＮが０Ｖになり、電流はほとんど流れなく
なる。このように、スリープモードにすることにより、
消費電流を抑制することができる。

【０１６４】図２１は、ＣＣＤ信号処理回路１２の回路
図である。オペアンプＡＭＰ２の反転入力接点に、ＣＣ
Ｄ１０の出力信号電圧Ｖ_CDSIN が与えられている。非反
転入力接点と出力接点は短絡されている。さらに、出力
接点は、コンデンサＣ２を介してオペアンプＡＭＰ３の
反転入力接点に接続されている。コンデンサＣ２には、
コンデンサＣ３とスイッチＳＷ４の直列回路、及びコン
デンサＣ４とスイッチＳＷ５の直列回路がそれぞれ並列
に接続され、入力側静電容量を形成している。

【０１６５】オペアンプＡＭＰ３の非反転入力接点に
は、３Ｖの一定電圧が与えられている。オペアンプＡＭ
Ｐ３の反転入力接点は、コンデンサＣ５とスイッチＳＷ
７との並列回路を介して出力接点に接続されている。コ
ンデンサＣ５には、コンデンサＣ６とスイッチＳＷ６の
直列回路が並列に接続され、出力側静電容量を形成して
いる。

【０１６６】スイッチＳＷ４、ＳＷ５、ＳＷ６は、それ
ぞれ測距装置内の他ブロックで発生されるＣＤＳゲイン
制御信号ＣＤＳＧ１、ＣＤＳＧ２、ＣＤＳＧ０により開
閉制御される。また、スイッチＳＷ７は測距装置内の他
ブロックで発生されるＣＤＳクランプ信号ＣＤＳ＿ＣＬ
ＭＰにより開閉制御される。

【０１６７】コンデンサＣ３、Ｃ５、Ｃ６の静電容量
は、コンデンサＣ２の静電容量に等しく、コンデンサＣ
４の静電容量は、コンデンサＣ２の静電容量の２倍に設
定されている。従って、スイッチＳＷ４を閉成すること
により、入力側静電容量を２倍に、スイッチＳＷ４、Ｓ
Ｗ５を閉成することにより、入力側静電容量を４倍にす
ることができる。同様に、スイッチＳＷ６を閉成するこ
とにより、出力側静電容量を２倍にすることができる。

【０１６８】オペアンプが理想的であるとすると、オペ
アンプＡＭＰ３の反転入力接点は３Ｖに固定される。ま
た、コンデンサＣ２のオペアンプＡＭＰ２に接続されて
いる電極の電圧はＣＣＤ１０の出力信号電圧Ｖ_CDSIN に
等しくなる。

【０１６９】スイッチＳＷ７を閉成すると、オペアンプ
ＡＭＰ３の出力信号電圧Ｖ_CDS は３Ｖに固定される。ス
イッチＳＷ７を開放後、オペアンプＡＭＰ２の反転入力
接点に信号電圧Ｖ_CDSIN が与えられると、その電圧の変
化に応じて入力側静電容量の蓄積電荷が変化する。この
変化に対応して出力側静電容量に電荷が蓄積される。

【０１７０】出力側静電容量が充電されることにより、
充電電荷に対応して電極間の電圧が変化し、オペアンプ
ＡＭＰ３の出力信号電圧Ｖ_CDS が変化する。入力側静電
容量と出力側静電容量との比によって出力信号電圧Ｖ
_CDS の変化量が異なる。スイッチＳＷ４、ＳＷ５、ＳＷ
６を開閉して入力側静電容量と出力側静電容量を変化さ
せることにより、出力信号電圧Ｖ_CDS の変化量を信号電
圧Ｖ_CDSIN の変化量の１／２、１、２、４倍にすること
ができる。

【０１７１】出力信号電圧Ｖ_CDS は、コントラスト演算
回路１３及びＡ／Ｄ変換回路１４に供給される。このよ
うに、ＣＣＤ１０の出力信号に一定のゲインを付与して
コントラスト演算回路１３及びＡ／Ｄ変換回路１４に供
給することができる。

【０１７２】次に図２２〜図２４を参照してコントラス
ト演算回路１３について説明する。図２２は、電位差を
電荷に変換し、変換された電荷を転送、蓄積するＣＣＤ
部を示す。図２２（Ａ）は平面図、図２２（Ｂ）は断面
図、図２２（Ｃ）はチャネル領域のポテンシャル図、図
２２（Ｄ）はＣＣＤの各ゲートのタイミングチャートを
示す。

【０１７３】ｐ型基板９０の表面に、所定の間隔をおい
てｎ⁺ 領域９１、９２が形成されている。ｎ⁺ 領域９
１、９２の間には、絶縁ゲート構造を有する入力ゲート
ＩＧ１、ダミーゲートＤＧ、入力ゲートＩＧ２、トラン
スファゲートＴＲＧ、ストレージゲートＳＴＧ、出力ゲ
ートＯＧがそれぞれ互いに絶縁性を保ってわずかに重な
り合うようにこの順番で形成されている。

【０１７４】ｎ⁺ 領域９１には、電圧ＩＤが印加されて
いる。また、入力ゲートＩＧ１、出力ゲートＯＧには所
定の直流電圧が与えられている。ダミーゲートＤＧは、
直流電源ＶＣＣに接続されている。電圧ＩＤは通常ハイ
レベルになっており、周期的にローレベルのパルスを発
生する。

【０１７５】入力ゲートＩＧ２に信号電圧Ｖinが印加さ
れている期間Ｐに、電圧ＩＤにローレベルのパルスを印
加する。これにより、ｎ⁺ 領域９１内の電子は、入力ゲ
ートＩＧ１下の電位障壁を乗り越えて入力ゲートＩＧ２
下に注入される。このとき、トランスファゲートＴＲＧ
はローレベルであるため、電子はトランスファゲートＴ
ＲＧ下までは注入されない。

【０１７６】電圧ＩＤがハイレベルに戻ったとき、注入
された電子のうち一部は、入力ゲートＩＧ１下の電位障
壁を越えてｎ⁺ 領域９１に戻される。このとき、入力ゲ
ートＩＧ２下に蓄積されている電荷量は、入力ゲートＩ
Ｇ１と入力ゲートＩＧ２との電位差に対応したものであ
る。

【０１７７】次に、トランスファゲートＴＲＧに正のパ
ルスを印加することにより、入力ゲートＩＧ２下に蓄積
されている電子をストレージゲートＳＴＧ下に転送す
る。ストレージゲートＳＴＧに負のパルスを印加するこ
とにより、ストレージゲートＳＴＧ下に蓄積されている
電子を、出力ゲートＯＧ下の電位障壁を乗り越えてｎ⁺
領域９２に転送する。

【０１７８】入力ゲートＩＧ２に印加されている信号電
圧Ｖinを変化させて、この処理を繰り返すことにより、
信号電圧Ｖinに対応した電荷量を順次ｎ⁺ 領域９２に転
送して蓄積し、積分することができる。

【０１７９】入力ゲートＩＧ１、ＩＧ２の間に、ダミー
ゲートＤＧが形成されているのは、製造上の理由によ
る。本方式は、入力ゲートＩＧ１、ＩＧ２に印加されて
いる電圧の差を電荷量として取り出す方式のため、入力
ゲートＩＧ１、ＩＧ２は単位面積当たりの基板間容量を
等しくする必要がある。

【０１８０】そのためには、共に第１ポリシリコンゲー
トまたは第２ポリシリコンゲートとして形成することが
好ましい。本実施例では、入力ゲートＩＧ１、ＩＧ２は
共に第１ポリシリコンゲートで形成し、かつＩＧ１とＩ
Ｇ２の間に隙間ができないように第２ポリシリコンで形
成したダミーゲートＤＧを設ける。この際、ＩＧ１とＩ
Ｇ２の間のダミーゲートＤＧが電位障壁とならないよう
に、ＤＧには電源電圧を印加しておく。

【０１８１】図２３は、図２２で説明したＣＣＤ部を含
むコントラスト演算回路１３を示す。ｐ型基板９０の中
央部にｎ⁺ 領域９２が形成されている。ｎ⁺ 領域９２の
両側に図２２に示すＣＣＤが左右対称に設けられてい
る。ｎ⁺ 領域９２の左側のＣＣＤについては、入力ゲー
トＩＧ１に相当するゲート電極ＩＧ１ｂには、アナログ
基準電圧Ｖref が与えられ、入力ゲートＩＧ２に相当す
るゲート電極ＩＧ２ｂには、信号電圧Ｖinが供給されて
いる。

【０１８２】逆に、ｎ⁺ 領域９２の右側のＣＣＤについ
ては、入力ゲートＩＧ１に相当するゲート電極ＩＧ１ａ
には、信号電圧Ｖinが供給されており、入力ゲートＩＧ
２に相当するゲート電極ＩＧ２ａには、アナログ基準電
圧Ｖref が与えられている。

【０１８３】差分電圧発生回路９３にＣＣＤ信号処理回
路１２の出力信号電圧ＶCDS が入力されている。出力信
号電圧ＶCDS は、画素の受光量に対応した信号電圧であ
り、スキャン範囲の画素の出力信号電圧が順次供給され
る。差分電圧発生回路９３は、出力信号電圧ＶCDS に基
づいて、隣接する画素の出力信号電圧の差分をとった信
号電圧Ｖinを発生する。

【０１８４】差分電圧発生回路９３のオペアンプＡＭＰ
４の反転入力接点には、上記のようにコンデンサＣ７を
介してＣＣＤ信号処理回路１２の出力信号電圧ＶCDS が
入力されている。反転入力接点は、スイッチＳＷ８とコ
ンデンサＣ８の並列回路を介して出力接点に接続されて
いる。出力接点は、信号電圧Ｖinを形成出力する。ま
た、オペアンプＡＭＰ４の非反転入力接点にはアナログ
基準電圧Ｖref が与えられている。

【０１８５】以下に、図２４を参照して差分電圧発生回
路９３の動作を説明する。図２４は、コントラスト演算
回路１３のタイミングチャートを示す。スキャン開始信
号（−ＳＣＳＴ）の負のパルスによりスキャンが開始さ
れる。スキャンが開始されると、出力信号電圧ＶCDS に
は、ほぼクロックに同期して各画素の受光量に対応した
電圧が順次発生する。

【０１８６】スキャン開始信号（−ＳＣＳＴ）の負のパ
ルスに同期してコンクランプ信号ＣＯＮＣＬＭＰがロー
レベルになり、スイッチＳＷ８が開放される。出力信号
電圧ＶCDS に先頭画素の出力電圧Ｖ１が発生すると、電
圧Ｖ１に対応する電荷がコンデンサＣ７に蓄積される。
同時に、この電荷量に等しい電荷がコンデンサＣ８にも
蓄積される。ここで、コンデンサＣ７とＣ８の静電容量
が等しいとすると、蓄積電荷によってコンデンサＣ８の
電極間に電位差Ｖ１が生じ、出力信号Ｖinに電圧Ｖ１が
発生する。

【０１８７】ここで、アナログ電圧Ｖ１、Ｖinは、アナ
ログ基準電圧Ｖref からの差分を表すものとする。以
下、同様にアナログ電圧は、アナログ基準電圧Ｖref か
らの差分を表すものとする。

【０１８８】次に、コンクランプ信号ＣＯＮＣＬＭＰ
が、一時的にハイレベルになり、スイッチＳＷ８が一時
的に閉成される。これにより、信号電圧Ｖinは、オペア
ンプＡＭＰ４の反転入力接点の電位すなわちアナログ基
準電圧Ｖref に設定される。このとき、コンデンサＣ７
には出力信号電圧Ｖ１が印加されたままであり、電圧Ｖ
１に相当する電荷が蓄積されている。

【０１８９】その後、出力信号電圧ＶCDS がアナログ基
準電圧Ｖref に戻る。このとき、コンデンサＣ７に蓄積
されていた電荷は放電され、コンデンサＣ８に同量の電
荷が充電される。これにより、信号電圧Ｖinには電圧−
Ｖ１が現れる。

【０１９０】次に、出力信号電圧ＶCDS に２番目の画素
の出力電圧Ｖ２が与えられる。このとき、コンデンサＣ
７の端子間電圧はＶ２になるため、コンデンサＣ８に充
電されていた電荷のうち、電圧Ｖ２に相当する電荷量が
コンデンサＣ７に移動する。このため、コンデンサＣ８
の端子間電圧はＶ２−Ｖ１となり、信号電圧Ｖinには、
電圧Ｖ２−Ｖ１が現れる。

【０１９１】次に、コンクランプ信号ＣＯＮＣＬＭＰが
一時的にハイレベルになることにより、スイッチＳＷ８
が一時的に閉成され、信号電圧Ｖinがアナログ基準電圧
Ｖref に設定される。このとき、コンデンサＣ７には出
力信号電圧Ｖ２が印加されたままであり、電圧Ｖ２に相
当する電荷が蓄積されている。

【０１９２】この状態は、先頭画素に対応する電圧Ｖ１
が印加されている時に、コンクランプ信号ＣＯＮＣＬＭ
Ｐが一時的にハイレベルになった後の状態と同じ状態で
ある。従って、この動作を繰り返すことにより、信号電
圧Ｖinには、Ｖ３−Ｖ２、Ｖ４−Ｖ３、・・・と順次隣
接する画素に対応する出力電圧の差が現れる。スキャン
終了信号（−ＳＣＥＮＤ）の負のパルスにより、コンク
ランプ信号ＣＯＮＣＬＭＰはハイレベルに固定され、信
号電圧Ｖinはアナログ基準電圧Ｖrefを保持する。この
ように、隣接する画素に対応する出力電圧の差−（Ｖi+
1 −Ｖi ）が信号電圧Ｖinに現れる。このとき、Ｖi+1
＞Ｖi であれば、出力信号Ｖinはアナログ基準電圧Ｖre
f 以下になり、Ｖi+1 ＜Ｖi であれば、アナログ基準電
圧Ｖref 以上になる。

【０１９３】出力信号Ｖinがアナログ基準電圧Ｖref 以
下の場合、すなわちＶi+1 ＞Ｖi の場合には、入力ゲー
トＩＧ２ａ下のポテンシャルは、入力ゲートＩＧ１ａ下
のポテンシャルよりも高い。そのため、ｎ⁺ 領域９１ａ
から注入された電子は入力ゲートＩＧ２ａ下に蓄積され
る。その後、図２２で説明した手順に従ってｎ⁺ 領域９
２に転送される。

【０１９４】このとき、入力ゲートＩＧ２ｂ下のポテン
シャルは入力ゲートＩＧ１ｂ下のポテンシャルよりも低
い。そのため、電圧ＩＤがローレベルになったときに、
ｎ⁺領域９１ｂから注入された電子は、電圧ＩＤがハイ
レベルに戻った時にｎ⁺ 領域９１ｂに戻される。従っ
て、Ｖi+1 ＞Ｖi の場合には、ｎ⁺ 領域９１ｂから注入
された電子は転送されない。

【０１９５】逆に、出力信号Ｖinがアナログ基準電圧Ｖ
ref 以上の場合、すなわちＶi+1 ＜Ｖi の場合には、同
様の考察から、ｎ⁺ 領域９１ｂから注入された電子のみ
がｎ ⁺ 領域９２に転送され、ｎ⁺ 領域９１ａから注入さ
れた電子は転送されない。このようにして、隣接する画
素の出力電圧の差の絶対値｜Ｖi+1 −Ｖi ｜に相当する
電荷量をｎ⁺ 領域９２に転送し、蓄積することができ
る。

【０１９６】次に、コントラスト信号読み出し回路９４
の動作について説明する。ｎ⁺ 領域９２は、オペアンプ
ＡＭＰ５の反転入力接点に接続されている。オペアンプ
ＡＭＰ５の反転入力接点は、スイッチＳＷ９とコンデン
サＣ９との並列回路を介して出力接点に接続されてい
る。オペアンプＡＭＰ５の出力接点はコンデンサＣ１１
を介してオペアンプＡＭＰ６の反転入力接点に接続され
ている。

【０１９７】オペアンプＡＭＰ６の反転入力接点と出力
接点は、スイッチＳＷ１０とコンデンサＣ１０との並列
回路によって接続されている。オペアンプＡＭＰ５、Ａ
ＭＰ６の非反転入力接点には、共にアナログ基準電圧Ｖ
ref が与えられている。オペアンプＡＭＰ６の出力接点
はコントラスト信号Ｖcon を形成出力する。

【０１９８】コントラスト演算開始前には、スイッチ開
閉信号ＣＯＮＲＳ１、ＣＯＮＲＳ２はハイレベルになっ
ており、スイッチＳＷ９、ＳＷ１０は閉成されている。
従って、コンデンサＣ９、Ｃ１０、Ｃ１１には電荷が蓄
積されておらず、オペアンプＡＭＰ５、ＡＭＰ６の出力
接点にはアナログ基準電圧Ｖref が現れている。コント
ラスト演算開始時に、スイッチ開閉信号ＣＯＮＲＳ１、
ＣＯＮＲＳ２はローレベルになり、スイッチＳＷ９、Ｓ
Ｗ１０が開放される。

【０１９９】ｎ⁺ 領域９２の電位は、アナログ基準電圧
Ｖref に保持されているため、ｎ⁺領域９２に転送され
た電荷は、全てコンデンサＣ９に充電される。ここで、
入力ゲートＩＧ２と基板９０間の静電容量をＣstとする
と、１周期毎に転送される電荷量Ｑsig は、Ｑsig ＝Ｃ
st・Ｖinで表される。この電荷量Ｑsig が、ストレージ
ゲートＳＴＧのローレベルのパルスに同期してコンデン
サＣ９に蓄積される。

【０２００】オペアンプＡＭＰ５の出力接点には、コン
デンサＣ９に充電された電荷量に相当する電圧が現れ
る。例えば、Ｃst＝Ｃ９／２となるように選べば、オペ
アンプＡＭＰ５の出力接点には電圧Ｖin／２が現れる。

【０２０１】この電圧に相当する電荷量がコンデンサＣ
１１に充電される。同時に同量の電荷がコンデンサＣ１
０にも充電される。これにより、オペアンプＡＭＰ６の
出力接点に電圧Ｖinに比例した電圧が現れる。このよう
にして、コントラスト信号Ｖcon が出力される。

【０２０２】出力信号Ｖinに対応する電荷の転送、蓄積
を繰り返すことにより、コントラスト信号Ｖcon に、該
当の周期の出力信号Ｖinに比例した電圧が重畳される。
このようにして、最後の電荷転送が終了した時点では、
コントラスト信号Ｖcon には、隣接画素の出力信号の差
の絶対値の和に相当する電圧が現れる。

【０２０３】上記のコントラスト演算回路１３では、秤
量された電荷量を積分アンプで積分して電圧に変換する
方法について説明したが、フローティングディフュージ
ョンアンプで構成することも可能である。

【０２０４】図２５（Ａ）は、フローティングディフュ
ージョンアンプで構成したコントラスト演算回路１３の
電荷秤量部の断面とコントラスト信号読み出し回路９４
ａを示す。ｎ⁺ 領域９１、９２及び入力ゲートＩＧ１、
ダミーゲートＤＧ、入力ゲートＩＧ２、トランスファゲ
ートＴＲＧ、ストレージゲートＳＴＧ、出力ゲートＯＧ
の構成は図２２（Ｂ）に示すコントラスト演算回路１３
と同様のものである。

【０２０５】ｎ⁺ 領域９２から所定の間隔をおいて、ｎ
⁺ 領域９５が形成されている。ｎ⁺領域９５には、電圧
ＲＤが付与されている。ｎ⁺ 領域９２と９５との間に
は、絶縁ゲート構造を有するリセットゲートＲＧが形成
されている。ｎ⁺ 領域９２は、ソースフォロワ・アンプ
（ＳＦアンプ）の入力接点に接続されている。

【０２０６】図２５（Ｂ）は、各ゲート電極下のポテン
シャルを示す。図２５（Ｃ）は、タイミング図を示す。
各画素の出力信号の差の絶対値の和を算出する前に、リ
セットゲートＲＧに正のパルスを印加し、ｎ⁺ 領域９２
の電位をｎ⁺ 領域９５の電位に初期設定する。ｎ⁺ 領域
９５には、常時一定電圧ＲＤが付与されているため、ｎ
⁺ 領域９２は電圧ＲＤに設定される。

【０２０７】隣接画素の出力信号の差に対応する電荷量
を秤量し、ｎ⁺ 領域９２に転送する動作は、図２２で説
明したものと同様である。ｎ⁺ 領域９２に信号電荷が転
送されると、ｎ⁺ 領域９２の電位は初期設定レベルに対
して低下する。信号電荷の転送が繰り返されて積分され
た電荷量に相当する電圧がｎ⁺ 領域９２に発生する。こ
の電圧は、ＳＦアンプを介して出力される。初期設定時
の電圧レベルと積分が完了した後の電圧レベルの差が積
分出力に相当する。

【０２０８】次に、図２６、図２７を参照して信号レベ
ル判定回路１５の構成及び動作について説明する。信号
レベル判定回路１５は、Ａ／Ｄ変換された各画素出力の
上位３ビットを調べることによって、そのレベルをＬ１
〜Ｌ７の７段階のスライスレベルで８通りに判定するこ
とができる。また、スキャンした範囲における最大出力
画素のレベルを知ることができる。

【０２０９】図２６は信号レベル判定回路１５の回路図
を示す。各画素の出力信号がＡ／Ｄ変換回路１４により
Ａ／Ｄ変換され、その出力信号データ（−Ｄ０）〜（−
Ｄ７）がデコード回路１０１に供給されている。デコー
ド回路１０１の出力ポート１０３ａ〜１０３ｇには、出
力信号データの上位３ビットをデコードした結果が出力
される。

【０２１０】例えば、上位３ビットが“１１０”のと
き、出力ポート１０３ａのみが“０”となり、他の出力
ポートは“１”となる。上位３ビットが“０００”のと
きは、出力ポート１０３ｇのみが“０”となり、出力ポ
ート１０３ａ〜１０３ｆが“１”となる。

【０２１１】すなわち、各画素の出力レベルが低レベル
から高レベルになるに従い、出力が“０”となる出力ポ
ートが１０３ａから１０３ｇへ移動する。出力ポート１
０３ｈは、出力信号データが“００００００００”のと
きに“０”となり、それ以外は“１”となる。すなわ
ち、画素の出力信号が飽和したとき出力ポート１０３ｈ
が“０”となる。

【０２１２】デコード回路１０１の各出力ポート１０３
ａ〜１０３ｈは、ＮＯＲゲート群１０２の各ＮＯＲゲー
ト１０２ａ〜１０２ｈの一方の入力接点に接続されてい
る。また、各ＮＯＲゲート１０２ａ〜１０２ｈの他方の
入力接点には、レベル判定信号ＬＥＶが供給されてい
る。

【０２１３】ＮＯＲゲート１０２ａ〜１０２ｇの出力
は、それぞれＯＲゲートを介してフリップフロップ１０
０ａ〜１００ｇのＲ入力接点に入力されている。各ＯＲ
ゲートの他方の入力接点には、それぞれ上位のフリップ
フロップの（−Ｑ）出力接点の出力が与えられている。
ＮＯＲゲート１０２ｈの出力は、フリップフロップ１０
０ｈのＲ入力接点に入力されている。

【０２１４】各フリップフロップのＳ入力接点には、ス
キャン開始信号ＳＣＴが供給されている。また、各フリ
ップフロップ１００ａ〜１００ｈのＱ出力接点は、それ
ぞれフラグデータ（−Ｆ０）〜（−Ｆ７）を形成出力す
る。

【０２１５】スキャン開始時には、レベル判定信号ＬＥ
Ｖは“１”になっており、スキャン開始信号ＳＣＴに正
のパルスが印加されると、各フリップフロップ１００ａ
〜１００ｈのＳ入力接点が“１”、Ｒ入力接点が“０”
になる。このため、各フラグデータ（−Ｆ０）〜（−Ｆ
７）は全て“１”となる。スキャンが開始されると、ス
キャン開始信号ＳＣＴはローレベルとなり、各フリップ
フロップ１００ａ〜１００ｈのＳ入力接点は“０”とな
る。

【０２１６】また、デコード回路１０１の各出力ポート
に有為情報が出力されている間、レベル判定信号ＬＥＶ
が“０”となり、各フリップフロップ１００ａ〜１００
ｈのＲ入力接点には、それぞれデコード回路１０１の出
力ポート１０３ａ〜１０３ｈの状態の否定論理が与えら
れる。

【０２１７】先頭画素の出力信号データがデコード回路
に入力されると、デコード結果が各フリップフロップ１
００ａ〜１００ｈのＲ入力接点に与えられる。状態が
“０”となった出力ポートに対応するフリップフロップ
のＲ入力接点のみが“１”となり、該当のフラグデータ
が“０”になる。さらに、（−Ｑ）出力接点の状態が
“１”となり、当該フリップフロップよりも下位のフリ
ップフロップのＲ入力接点の状態が“１”になる。この
ようにして、該当のフリップフロップよりも下位のフラ
グデータが全て“０”になる。

【０２１８】その後、各画素の出力信号データが順次入
力され、当該画素の出力信号データに対応したフリップ
フロップのＲ入力接点の状態が“１”になる。該当のフ
ラグデータが既に“０”になっている場合には、何も変
化は起こらない。また、該当のフラグデータが“１”の
場合には、“０”に変化する。同時に、該当のフラグデ
ータよりも下位のフラグデータが全て“０”になる。

【０２１９】これを繰り返すことにより、スキャン終了
時点では、スキャン範囲の最大出力画素に対応するフラ
グデータが保持されていることになる。図２７は、最大
出力画素の出力レベルと、フラグデータとの関係を示
す。図２７に示すように飽和出力のレベルに対する最大
出力画素のレベルがどの程度であったかを８段階に識別
することができる。また、フラグデータＦ７によって、
スキャン範囲内に飽和した画素があったか否かを判定す
ることができる。

【０２２０】図２８は、温度検出回路２０を示す。この
温度検出回路は、半導体プロセスで作られるイオン注入
抵抗とポリシリコン抵抗のそれぞれの温度係数の違いを
利用して温度を検出するものである。一般に、イオン注
入抵抗の温度係数は、４０００ｐｐｍ／℃、ポリシリコ
ン抵抗の温度係数は４００ｐｐｍ／℃であり、約１０倍
の差がある。以下に、その構成及び動作について説明す
る。

【０２２１】ｐＭＯＳトランジスタＴＲ４のソース電極
が直流電源Ｖｃｃに接続され、ドレイン電極は、ポリシ
リコンでできた抵抗Ｒ１〜Ｒ６がこの順で接続された直
列回路（バイアス用アレイ）を介して接地されている。
また、ｐＭＯＳトランジスタＴＲ５のソース電極が直流
電源Ｖｃｃに接続され、ドレイン電極は、ポリシリコン
でできた抵抗Ｒ７〜Ｒ１０及びイオン注入によって形成
された抵抗Ｒ１１、Ｒ１２がこの順で接続された直列回
路（温度検出用アレイ）を介して接地されている。

【０２２２】オペアンプＡＭＰ７の反転入力接点には、
アナログ基準電圧Ｖref が与えられている。また、非反
転入力接点はｐＭＯＳトランジスタＴＲ４のドレイン電
極に、出力接点はｐＭＯＳトランジスタＴＲ４、ＴＲ５
のゲート電極に接続されている。

【０２２３】ｐＭＯＳトランジスタＴＲ４のドレイン電
極はＡ／Ｄコンバータ１１０の入力接点ＶZEROに、抵抗
Ｒ２とＲ３との接続点は入力接点ＶFULLに、抵抗Ｒ７と
Ｒ８との接続点は入力接点ＶINに接続されている。

【０２２４】オペアンプＡＭＰ７でフィードバックをか
けることによって、Ａ／Ｄコンバータ１１０の入力接点
ＶZEROがアナログ基準電圧Ｖref となるようにｐＭＯＳ
トランジスタＴＲ４の電流を制御する。ここで、ポリシ
リコンの抵抗Ｒ１〜Ｒ１０の抵抗値をｒとすると、バイ
アス用アレイを流れる電流値Ｉは、Ｉ＝Ｖref ／（６・
ｒ）となる。

【０２２５】このため、Ａ／Ｄコンバータ１１０の入力
接点ＶFULLの電圧は、ＶFULL＝（４／６）・Ｖref とな
る。一方、同一の電流が温度検出用アレイにも流れるた
め、イオン注入抵抗Ｒ１１、Ｒ１２の抵抗値をｒ’とす
ると、Ａ／Ｄコンバータ１１０の入力接点ＶINの電圧は
下記のようになる。

【０２２６】ＶIN＝Ｉ・（３ｒ＋２ｒ’） ＝（１／２）・Ｖref ＋（１／３）・（ｒ’／ｒ）・Ｖ
ref よって、８ビットでコード化すると、Ａ／Ｄコンバータ
１１０の出力ＣＤは、 ＣＤ＝（ＶIN−ＶZERO）／（ＶFULL−ＶZERO）・２５６ ＝（１．５−ｒ’／ｒ）・２５６ となる。

【０２２７】この式から明らかなように、Ａ／Ｄコンバ
ータ１１０の出力ＣＤは、アナログ基準電圧Ｖref に依
存しない。すなわち、アナログ基準電圧Ｖref が変化し
てもＡ／Ｄコンバータ１１０の出力ＣＤは変化しない。
この状態で温度が変化すると、ｒ’／ｒの値が変化する
ため、Ａ／Ｄコンバータ１１０の出力ＣＤが変化する。

【０２２８】図２８に示す回路では、上式から、室温で
ｒ＝ｒ’であれば、このときのＡ／Ｄコンバータ１１０
の出力ＣＤはフルスケールレンジの１／２となる。しか
し、実際にＩＣチップ上にこの回路を組み込んだ場合に
は、各々の抵抗の製造バラツキにより室温における出力
ＣＤが変動する。図２８に示す例では、この室温におけ
る出力変動を抑えるために、温度検出用アレイの抵抗の
うち２個のみをイオン注入抵抗としている。

【０２２９】すなわち、抵抗Ｒ８〜Ｒ１２の全ての抵抗
をイオン注入によって形成した場合には、温度に対する
電圧検出感度が高くなるが、製造バラツキにより、出力
電圧範囲がＡ／Ｄコンバータ１１０のレンジ外になる可
能性がある。これを避けるために、ポリシリコン抵抗を
用いて検出感度の調整を行っている。

【０２３０】また、製造バラツキを考慮すると、Ａ／Ｄ
コンバータ１１０の出力ＣＤをそのまま温度に換算する
ことはできない。従って、室温における出力をＥＰ−Ｒ
ＯＭ等に記憶しておき、出力の変化分から温度の変化分
を計算する処理を行うことが好ましい。

【０２３１】ここで、ポリシリコン抵抗の温度係数を無
視し、イオン注入抵抗の温度係数をα、室温における出
力をＣＤ０とおくと、出力の変化分ΔＣＤと温度変化分
ΔＴとの関係は、 ΔＴ＝ΔＣＤ／（ＣＤ０−１．５×２５６）／α となる。例えば、α≒４０００ｐｐｍ／℃であるから、
ＣＤ０＝１２８とすると、出力ＣＤの最下位ビットが約
１℃に相当する。

【０２３２】本実施例では、上記の温度検出回路を、測
距装置の基板温度検出用として使用したが、この温度検
出回路の適用範囲はこれに限られない。一般的に、電子
回路を形成した半導体基板の温度検出に使用可能であ
る。例えば、ＣＣＤ撮像装置の基板温度を検出すること
により、暗電流を補償することができる。

【０２３３】図２９は、バイアス回路を示す。バイアス
回路は、電流源用ｎＭＯＳトランジスタの電流制御用ゲ
ート電圧ＣＣＮ、電流源用ｐＭＯＳトランジスタの電流
制御用ゲート電圧ＣＣＰ、ＣＣＤで使用する基準電圧Ｖ
ＯＣを測距装置内の各ブロックに供給する。以下に、バ
イアス回路の構成及び動作について説明する。

【０２３４】ディプレッション型ｎＭＯＳトランジスタ
ＴＲ６とエンハンスメント型ｎＭＯＳトランジスタＴＲ
７が直列に接続されており、トランジスタＴＲ６のドレ
イン電極が電源電圧ＶＣＣに、トランジスタＴＲ７のソ
ース電極がグランド電位ＧＮＤに接続されている。

【０２３５】トランジスタＴＲ６のゲート電極は、ソー
ス電極に接続されており、電流源として働く。トランジ
スタＴＲ７のゲート電極はスイッチＳＷ１１の動接点に
接続されている。スイッチＳＷ１１は、スリープ信号Ｓ
ＬＰにより動作し、スリープモードの時、トランジスタ
ＴＲ７のゲート電極をグランド電位ＧＮＤにする。これ
により、スリープモードの時には、トランジスタＴＲ６
とＴＲ７の直列回路に電流は流れない。

【０２３６】ノーマルモードの時、トランジスタＴＲ７
のゲート電極はドレイン電極に接続され、トランジスタ
ＴＲ６によって流される一定電流に対応する電圧がトラ
ンジスタＴＲ７のゲート電極に発生する。本実施例の場
合には、トランジスタＴＲ７のゲート電極が２．０Ｖに
なるように構成されている。

【０２３７】オペアンプＡＭＰ８の反転入力接点にはア
ナログ基準電圧Ｖref が与えられている。アナログ基準
電圧Ｖref は、外部から与えてもよいし、測距装置内部
で定電圧発生回路により発生させてもよい。

【０２３８】スリープモードの時、オペアンプＡＭＰ８
内の電流源トランジスタのゲート電極には、スイッチＳ
Ｗ１２を介してグランド電位ＧＮＤが供給されるため、
電流は流れない。また、ノーマルモードの時、同様に
２．０Ｖが供給され、動作状態になる。

【０２３９】ｐＭＯＳトランジスタＴＲ８及び抵抗Ｒ１
３〜Ｒ１８がこの順に直列に接続されており、トランジ
スタＴＲ８のソース電極は電源電圧ＶＣＣに接続され、
抵抗Ｒ１８はグランド電位に接続されている。トランジ
スタＴＲ８のドレイン電極はオペアンプＡＭＰ８の非反
転入力接点に接続されている。また、トランジスタＴＲ
８のゲート電極は、ノーマルモード時、スイッチＳＷ１
３を介してオペアンプＡＭＰ８の出力接点に接続されて
いる。

【０２４０】オペアンプＡＭＰ８でフィードバックをか
けることによって、トランジスタＴＲ８のドレイン電極
がアナログ基準電圧Ｖref になるように、トランジスタ
ＴＲ８のドレイン電流を制御する。本実施例の場合に
は、抵抗Ｒ１３〜Ｒ１６の抵抗値が１．２５ｋΩ、抵抗
Ｒ１７が７．５ｋΩ、抵抗Ｒ１８が２．５ｋΩに設定さ
れており、トランジスタＴＲ８、抵抗Ｒ１３〜Ｒ１８の
直列回路には、２００μＡの電流が流れる。

【０２４１】ｐＭＯＳトランジスタＴＲ９及び抵抗Ｒ１
９〜Ｒ２４がこの順に直列に接続されており、トランジ
スタＴＲ９のソース電極は電源電圧ＶＣＣに接続され、
抵抗Ｒ２４はグランド電位に接続されている。トランジ
スタＴＲ９のゲート電極はトランジスタＴＲ８のゲート
電極に接続されているため、トランジスタＴＲ８と同量
のドレイン電流２００μＡが流れる。

【０２４２】抵抗Ｒ１９〜Ｒ２４の抵抗値は、それぞれ
Ｒ１３〜Ｒ１８と等しくなるように設定されている。そ
のため、Ｒ１９、Ｒ２０、Ｒ２１、Ｒ２３、Ｒ２４の高
電圧側の接続点は、それぞれ３．０Ｖ、２．７５Ｖ、
２．５Ｖ、２．０Ｖ、０．５Ｖとなる。この各定電圧
は、測距装置内の各ブロックに供給される。

【０２４３】ｐＭＯＳトランジスタＴＲ１０とｎＭＯＳ
トランジスタＴＲ１１が直列に接続されており、トラン
ジスタＴＲ１０のソース電極は電源電圧ＶＣＣに、トラ
ンジスタＴＲ１１のソース電極はグランド電位ＧＮＤに
接続されている。トランジスタＴＲ１０のゲート電極
は、トランジスタＴＲ８のゲート電極に接続されている
ため、トランジスタＴＲ８と同量のドレイン電流２００
μＡが流れる。トランジスタＴＲ１１のゲート電極はド
レイン電極に接続されており、ドレイン電流２００μＡ
に対応するゲート電圧が発生する。

【０２４４】ノーマルモード時、このゲート電圧は、ス
イッチＳＷ１４を介してｎＭＯＳトランジスタ電流制御
用のゲート電圧ＣＣＮとして測距装置内の各ブロックに
供給される。また、オペアンプＡＭＰ８の出力接点電圧
は、ノーマルモード時、スイッチＳＷ１３を介してｐＭ
ＯＳトランジスタ電流制御用ゲート電圧ＣＣＰとして測
距装置内の各ブロックに供給される。

【０２４５】スリープモード時には、ｐＭＯＳトランジ
スタ電流制御用ゲート電圧ＣＣＰは、スイッチＳＷ１３
を介して電源電圧ＶＣＣに接続され、ｎＭＯＳトランジ
スタ電流制御用のゲート電圧ＣＣＮは、スイッチＳＷ１
４を介してグランド電位ＧＮＤに接続される。従って、
各ブロックのＭＯＳトランジスタには電流が流れなくな
り、電流消費量を抑えることができる。

【０２４６】オペアンプＡＭＰ９の非反転入力接点に定
電圧２．５Ｖが与えられ、反転入力接点と出力接点間は
短絡されている。これにより、オペアンプＡＭＰ９は
２．５Ｖの定電圧を形成出力し、基準電圧ＶＯＣとして
ＣＣＤ回路に供給する。オペアンプＡＭＰ９内の電流源
として働くｎＭＯＳトランジスタのゲート電極にはｎＭ
ＯＳトランジスタ電流制御用のゲート電圧ＣＣＮが供給
されており、スリープモード時は電流はほとんど消費さ
れない。

【０２４７】このように、測距装置内の各ブロックの電
流源トランジスタのゲート電極に供給する電流制御用ゲ
ート電極ＣＣＮ、ＣＣＰをスリープモード時にそれぞれ
グランド電位ＧＮＤ、及び電源電圧ＶＣＣに接続するこ
とにより、電流消費を抑制することができる。

【０２４８】次に、図３０〜図３２を参照して、上記測
距装置をカメラ本体に組み込んで測距を行う場合の動作
フローの一例について説明する。図３０は、測距装置及
びカメラ本体の動作フローチャート、図３１（Ａ）、
（Ｂ）、図３２（Ａ）、（Ｂ）はそれぞれ積分動作、プ
リスキャン動作、繰込積分動作、メインスキャン動作の
タイミングチャートを示す。

【０２４９】まず、図３０と図３１（Ａ）を参照して積
分動作について説明する。ステップｂ１で、測距装置の
リセット端子（−ＲＥＳＥＴ）にローレベルを印加しな
がら電源を投入する。リセット端子（−ＲＥＳＥＴ）が
ローレベルの間は、測距装置はリセット状態に保たれ
る。

【０２５０】ステップｂ２で、リセット端子（−ＲＥＳ
ＥＴ）をハイレベルにする。これにより、図９に示すス
トレージゲートＳＴ及びフローティングゲートＦＧ下の
蓄積電荷がクリアされる。同時に受光量に応じて発生し
た電荷は、ストレージゲートＳＴ下に蓄積が始まり、積
分が開始される。

【０２５１】ステップｂ３では、積分が終了するまで待
機する。積分が終了すると、測距装置はサービスリクエ
スト端子ＳＲＱの立ち下がりにより、カメラ本体に積分
終了（ＥＯＩ）信号を通知する。すなわち、リセット後
はサービスリクエスト端子ＳＲＱはＥＯＩ信号の通知に
使用される。カメラ本体は、ＥＯＩ信号を検出すると次
のステップに移行する。ＥＯＩ信号の検出方法として
は、ループ処理で常時監視してもよいし、サービスリク
エスト端子ＳＲＱの立ち下がりにより割り込み処理を起
動してもよい。

【０２５２】ステップｂ４で、カメラ本体は、測距装置
にＭＤＣコマンドを入力し、ＥＯＩ出力オフ状態にす
る。すなわち、ＭＤＣコマンドのオペランドｅｏｉ＝１
としてコマンドを入力する。これにより、サービスリク
エスト端子ＳＲＱは、コマンド実行終了またはＡ／Ｄ変
換終了（ＥＯＣ）信号を通知する状態になる。

【０２５３】コマンド入力時には、リードライト端子Ｒ
／Ｗをハイレベルにする。コマンドは、カメラ本体から
供給されるシリアルクロックＳＣＫに同期して、シリア
ル入出力端子ＳＩＯから入力される。

【０２５４】ステップｂ５で、カメラ本体は、測距装置
にＴＲＴコマンドを入力する。これにより、図１３に示
すように、ストレージゲートＳＴ下に蓄積されていた受
光量に対応した電荷が、フローティングゲートＦＧ下に
転送される。

【０２５５】ステップｂ６及びｂ７で、クリアゲートを
オン、オフする。すなわち、カメラ本体は、ＰＧＣコマ
ンドのオペランドｃｇｃ＝１としてＰＧＣコマンドを入
力し、コマンド実行終了後、オペランドｃｇｃ＝０とし
て再度ＰＧＣコマンドを入力する。これにより、図１２
に示すように、繰込積分が開始される。このように、最
初の積分動作が終了した時点で、直ちに繰込積分を開始
することにより、最初の積分結果を分析している間にも
並行して繰込積分を行うこととなるため、測距時間を短
縮することができる。

【０２５６】次に、図３０と図３１（Ｂ）を参照して、
プリスキャン動作について説明する。ステップｂ８〜ｂ
１０で、ダミースキャンを実行する。まず、ステップｂ
８でダミースキャンのスキャン開始アドレス及びスキャ
ン終了アドレスを設定する。すなわち、カメラ本体は、
測距装置に対してオペランドに所望のアドレスを設定し
てＳＡＳコマンド、及びＥＡＳコマンドを入力する。

【０２５７】ステップｂ９でゲインを設定する。具体的
には、カメラ本体は、測距装置に対してオペランドに所
望のゲインを設定してＧＮＳコマンドを入力する。これ
により、図２１に示すＣＣＤ信号処理回路１２のスイッ
チＳＷ４〜ＳＷ６が所定の状態に設定され、コマンドで
指定されたゲインが付与される。

【０２５８】ステップｂ１０でダミースキャンを実行す
る。具体的には、カメラ本体は、オペランドでダミース
キャン実行を指定して、測距装置にＳＣＴコマンドを入
力する。ダミースキャンでは、図２３に示すコントラス
ト演算回路１３に入力される画素の出力信号電圧ＶCDS
に一定電圧が与えられている。従って、ダミースキャン
終了後コントラスト演算回路１３のオフセットレベルが
出力される。この時の値が、以降のプリスキャン時のコ
ントラスト値のゼロレベルとなる。

【０２５９】ダミースキャン動作が終了すると、測距装
置は、サービスリクエスト端子ＳＲＱからＥＯＣ信号を
送出し、カメラ本体に演算終了を通知する。カメラ本体
は、リードライト端子Ｒ／Ｗをローレベルにし、測距装
置にシリアルクロックＳＣＫを供給してシリアル入出力
端子ＳＩＯからデータを読み込む。

【０２６０】ステップｂ１１〜ｂ１３でプリスキャンを
実行する。ステップｂ１１、ｂ１２では、ダミースキャ
ン時と同様に、スキャン開始アドレス、スキャン終了ア
ドレス及びゲインを設定する。このとき、ゲインは、ダ
ミースキャン時のゲインと同じにする。ゲインを変更す
ると、オフセットが変動するからである。

【０２６１】ステップｂ１３でプリスキャンを実行す
る。具体的には、カメラ本体は、オペランドでプリスキ
ャン実行を指定して、測距装置にＳＣＴコマンドを入力
する。プリスキャン動作が終了すると、測距装置は、サ
ービスリクエスト端子ＳＲＱからＥＯＣ信号を送出し、
カメラ本体に演算終了を通知する。カメラ本体は、ダミ
ースキャン時と同様の処理により、シリアル入出力端子
ＳＩＯからコントラストデータを読み込む。

【０２６２】コントラストデータの読み込みが終了する
と、測距装置のシリアルポート１６には、レベルデータ
が設定される。カメラ本体は、コントラストデータ読み
込みと同様の方法で、レベルデータを読み込む。ここ
で、レベルデータとは、図２７に示すフラグデータのこ
とである。

【０２６３】このように、スキャン開始アドレスとスキ
ャン終了アドレスで指定された範囲を一つのゾーンとし
て、当該ゾーンのコントラストデータ及びレベルデータ
を読み込むことができる。

【０２６４】ステップｂ１４で、カメラ本体はコントラ
ストデータを収集すべき範囲を全て実行したか否か判定
する。まだ、コントラストデータを収集すべき範囲が残
っている場合には、スキャン開始アドレス及びスキャン
終了アドレスを変更して、ステップｂ１１〜ｂ１３を繰
り返し実行する。全範囲のコントラストデータ収集が終
了した場合には、次のステップに移行する。

【０２６５】このように、コントラストデータを収集す
べき範囲をカメラ本体が自由に選択することができる。
また、コントラストデータを収集する一つのゾーンの大
きさを自由に設定できる。さらに、隣接する各ゾーンを
互いにオーバラップさせることも可能である。

【０２６６】ステップｂ１５で、主要被写体を検出す
る。通常、最もコントラストが高いゾーンに主要被写体
があると考えられる。所定のコントラストが得られず、
主要被写体が検出できない場合には、ステップｂ１６へ
移行し繰込積分実行の可否を判断する。主要被写体が検
出できた場合には、ステップｂ１９へ移行し、メインス
キャンを実行する。

【０２６７】各ゾーンのコントラストが所定レベルに達
しなかった場合、または、さらにコントラストの高いゾ
ーンを探す場合には、コントラストデータ収集範囲を拡
大してステップｂ１１からプリスキャンを再度実行して
もよい。

【０２６８】ステップｂ１６で、繰込積分実行可否を判
定する。選択した全ゾーンでコントラストが低く、レベ
ルデータが高い場合には、測距は不可能とみなす。コン
トラストが低く、レベルデータも低い場合には、積分時
間を判定する。

【０２６９】積分時間が比較的短い場合には、繰込積分
が可能であり、ステップｂ１８に移行し、繰込積分を行
う。また、積分時間が長く繰込積分が不可能である場合
には、ステップｂ１７に移行し、ゲインを変更して再度
プリスキャンを実行する。このとき、１回目のプリスキ
ャンにおいて、各画素の受光量に応じて蓄積された電荷
量を初期設定することなく非破壊読み出しが可能である
ため、２回目のプリスキャンにおいて、再度積分動作を
繰り返す必要はない。

【０２７０】ステップｂ１７で、ゲインを選択する。例
えば、各画素の出力レベルが低い場合には、より高いゲ
インを選択して再度ステップｂ１１から実行する。この
とき、レベルデータが飽和しない程度になるべく高いゲ
インを選択するのが好ましい。

【０２７１】次に、図３０と図３２（Ａ）を参照して繰
込積分動作について説明する。ステップｂ１８で、カメ
ラ本体は、測距装置にＭＤＣコマンドを入力し、ＥＯＩ
出力オン状態にする。すなわち、ＭＤＣコマンドのオペ
ランドｅｏｉ＝０としてコマンドを入力する。これによ
り、サービスリクエスト端子ＳＲＱは、積分終了（ＥＯ
Ｉ）信号を通知する状態になる。このとき、ＡＬＳコマ
ンドにより図２０に示すＡＧＣモニタ８ａ、８ｂ及びＡ
ＧＣ回路９のレベルを変更して、繰込積分量を増減する
こともできる。

【０２７２】ＭＤＣコマンド送出後、ステップｂ３に戻
り、積分終了まで待機する。繰込積分が終了すると、測
距装置は、サービスリクエスト端子ＳＲＱからＥＯＩ信
号を送出し、積分終了をカメラ本体に通知する。繰込積
分は、ステップｂ７の段階から開始しているため、ＭＤ
Ｃコマンド入力時点で既に積分終了している場合もあ
る。この場合には、ＭＤＣコマンドを入力すると直ちに
ＥＯＩ信号が通知される。

【０２７３】このように、前回までの積分動作で蓄積さ
れた電荷を廃棄することなく、さらに受光量に応じた電
荷を追加することにより、主要被写体を検出可能なレベ
ルのコントラストを得ることができる場合がある。

【０２７４】次に、図３０と図３２（Ｂ）を参照して、
メインスキャン動作について説明する。ステップｂ１９
〜ｂ２１でメインスキャンを実行する。まず、ステップ
ｂ１９で、スキャン開始アドレス及びスキャン終了アド
レスを設定する。次に、ステップｂ２０でゲインを設定
する。設定方法は、ステップｂ８、ｂ９でダミースキャ
ン時に行った方法と同様である。

【０２７５】ステップｂ２１でメインスキャンを実行す
る。具体的には、カメラ本体は、オペランドでメインス
キャン実行を指定して、測距装置にＳＣＴコマンドを入
力する。一つの画素の出力信号のＡ／Ｄ変換が終了した
ら、測距装置は、サービスリクエスト端子ＳＲＱからＡ
／Ｄ変換終了（ＥＯＣ）信号を通知する。

【０２７６】カメラ本体は、ＥＯＣ信号を受信すると、
リードライト端子Ｒ／Ｗをローレベルにし、測距装置に
シリアルクロックＳＣＫを供給してシリアル入出力端子
ＳＩＯからデータを読み込む。１画素分の画素データの
読み込みと並行して、測距装置は次の画素のＡ／Ｄ変換
を開始し、Ａ／Ｄ変換が終了するとＥＯＣ信号を通知す
る。この動作を繰り返すことにより、全画素の画素デー
タを順次読み込むことができる。

【０２７７】プリスキャン時には、右または左のどちら
か一方のＣＣＤのみをスキャンすればよいが、メインス
キャン時には、左右両方のＣＣＤをスキャンする必要が
ある。

【０２７８】ステップｂ２２で、他の領域についてメイ
ンスキャンを行うか否か判定する。他の領域についてメ
インスキャンを行う場合には、ステップｂ１９に戻っ
て、スキャン開始アドレス、スキャン終了アドレス及び
ゲインを変更してメインスキャンを繰り返し実行する。
例えば、主要被写体候補が複数ある場合には、他の領域
についてもメインスキャンを行う。これにより、複数の
被写体について測距することも可能である。測距すべき
領域について、メインスキャンが終了すると、ステップ
ｂ２３に移行する。

【０２７９】ステップｂ２３で、温度データを読み込
む。具体的には、カメラ本体は、オペランドに温度情報
出力を指定してＳＣＴコマンドを測距装置に入力する。
測距装置は、メインスキャンのＳＣＴコマンドの場合と
同様に、Ａ／Ｄ変換が終了すると、カメラ本体にサービ
スリクエスト端子ＳＲＱからＥＯＣ信号を通知する。

【０２８０】以上説明した動作フローは、本実施例の測
距装置を使用する一例である。本実施例の測距装置は、
カメラ本体からのコマンドによって、所定の動作を行う
ため、上記使用例に限らずカメラ側マイコンのプログラ
ムによって、様々な使用方法が可能である。例えば、コ
ントラスト測定範囲の大きさ、主要被写体の検出方法、
主要被写体が複数ある場合の合焦方法、測距範囲の大き
さ等自由に設定することが可能である。

【０２８１】また、主要被写体のある領域と、他の領域
との輝度の差を検出することにより、被写体が逆光状態
か、またはスポットライトがあたっている状態か等の情
報を得ることができる。

【０２８２】図３２（Ｂ）に示すように、メインスキャ
ン実行時には、測距装置はＣＣＤ出力を順次Ａ／Ｄ変換
しながらシリアル通信で画素データをカメラ側マイコン
に送信する。このため、シリアル通信を中断すると、画
素データが読み飛ばされることになるため、基本的には
シリアル通信の中断はできない。従って、カメラ側マイ
コンに何らかの割り込みが発生した場合に、スキャン動
作を中断する必要がある。以下に、図３３を参照して測
距装置のスキャン動作を中断するウェイト機能について
説明する。

【０２８３】ウェイト機能の原理は、測距装置のウェイ
ト端子ＷＡＩＴをハイレベルにすることにより、測距装
置内部のクロックを停止させてスキャン動作を中断する
ものである。ウェイト端子ＷＡＩＴをローレベルに戻す
と測距装置の内部クロックは動きはじめて、スキャン動
作を再開する。

【０２８４】図３３（Ａ）は、ウェイト機能を実現する
ための回路、図３３（Ｂ）は、そのタイミング図を示
す。ウェイト端子ＷＡＩＴが、フリップフロップ１２０
のＤ入力接点に接続されている。クロック端子ＣＬＫ０
が、フリップフロップ１２０のＣＫ入力接点に接続さ
れ、ＮＯＴゲート１２２を介してフリップフロップ１２
１のＣＫ入力接点に接続されている。

【０２８５】フリップフロップ１２０のＱ出力接点は、
フリップフロップ１２１のＤ入力接点に接続されてい
る。ＯＲゲート１２４には、フリップフロップ１２０、
１２１のＱ出力接点及びＮＯＴゲート１２２、１２３の
直列接続を介してクロック端子ＣＬＫ０が接続されてい
る。ＯＲゲート１２４の出力はクロック信号ＣＬＫを形
成し、測距装置内に供給される。

【０２８６】ウェイト端子ＷＡＩＴが、ハイレベルにな
ると、クロックＣＬＫ０の立ち上がりに同期して、フリ
ップフロップ１２０のＱ出力接点の出力信号Ｑ１がハイ
レベルになる。クロックＣＬＫ０の次の立ち下がりに同
期して、フリップフロップ１２１のＱ出力接点の出力信
号Ｑ２がハイレベルになる。

【０２８７】ウェイト端子ＷＡＩＴが、ローレベルにな
ると、クロックＣＬＫ０の立ち上がりに同期して、フリ
ップフロップ１２０のＱ出力接点の出力信号Ｑ１がロー
レベルになる。クロックＣＬＫ０の次の立ち下がりに同
期して、フリップフロップ１２１のＱ出力接点の出力信
号Ｑ２がローレベルになる。出力信号Ｑ１、Ｑ２の一方
がハイレベルのとき、測距装置内部に供給される内部ク
ロックＣＬＫは、ハイレベルを保持したままとなる。こ
のように、ウェイト端子ＷＡＩＴがハイレベルのとき、
内部クロックＣＬＫは停止する。ウェイト端子の立ち上
がり、立ち下がりにディレイをかけて、クロックＣＬＫ
０とオアをとっているのは、内部クロックＣＬＫが中途
半端なタイミングで停止しないようにするためである。

【０２８８】測距装置内のクロック周波数が高く、シリ
アル通信用のシリアルクロックＳＣＫの周波数が低い場
合には、画素データの読み出し周期の方が画素のスキャ
ン周期よりも長くなり、やはり画素データの読み飛ばし
が発生する。このような場合にも、ウェイト機能を用い
て読み飛ばしを防止することができる。

【０２８９】すなわち、図３２（Ｂ）に示すサービスリ
クエスト端子ＳＲＱが立ち下がった時点で、ウェイト端
子ＷＡＩＴにハイレベルを印加し測距装置の内部クロッ
クＣＬＫを停止させてスキャン動作を中断する。この状
態でシリアル通信を行い、ゆっくりと画素データを読み
込む。通信が完了した時点でウェイト端子ＷＡＩＴをロ
ーレベルに戻すと測距装置はスキャン動作を再開する。
なお、シリアルポートは、シリアルクロックＳＣＫに同
期してデータを送出するため、測距装置の内部クロック
ＣＬＫが停止していても通信可能である。

【０２９０】このように、ウェイト端子ＷＡＩＴをハイ
レベルにすることにより、測距装置内の積分動作以外の
処理を中断させることができる。以上実施例に沿って本
発明を説明したが、本発明はこれらに制限されるもので
はない。例えば、種々の変更、改良、組み合わせ等が可
能なことは当業者に自明であろう。

【０２９１】

【発明の効果】本発明によれば、測距装置により発生し
たコントラスト、輝度等のデータを確実に受信すること
ができる。また、測距しない期間中の電流消費を抑える
ことにより、電池の寿命を延ばすことができる。

【図面の簡単な説明】

【図１】本発明の実施例による測距装置の概要ブロック
図及び概要動作フローである。

【図２】本発明の実施例による測距方法を説明するため
の概念図である。

【図３】本発明の実施例による測距装置のブロック図で
ある。

【図４】本発明の実施例による測距装置のシリアルポー
トの回路図である。

【図５】シリアルポートからデータを入力する場合のタ
イミングチャートである。

【図６】シリアルポートからデータを出力する場合のタ
イミングチャートである。

【図７】本発明の実施例による測距装置の命令デコード
回路の回路図である。

【図８】本発明の実施例による測距装置のＣＣＤの画素
の配列及びアドレス付与方法を説明するための概念図で
ある。

【図９】本発明の実施例による測距装置のＣＣＤの１画
素の平面図、断面図及びポテンシャル図である。

【図１０】ＣＣＤの駆動タイミングを表すタイミングチ
ャートである。

【図１１】ＣＣＤの積分開始動作を説明するためのポテ
ンシャル図である。

【図１２】ＣＣＤの繰込積分開始動作を説明するための
ポテンシャル図である。

【図１３】ＣＣＤの電荷転送動作を説明するためのポテ
ンシャル図である。

【図１４】ＣＣＤのスキャン開始動作を説明するための
ポテンシャル図である。

【図１５】本発明の実施例による測距装置のＣＣＤの回
路図である。

【図１６】本発明の実施例による測距装置のピクセルセ
レクタのシフトレジスタ部の回路図である。

【図１７】ピクセルセレクタのタイミングチャートであ
る。

【図１８】本発明の実施例による測距装置のピクセルセ
レクタのアドレスデコード部の回路図である。

【図１９】本発明の実施例による測距装置のピクセルセ
レクタのアドレス設定部の回路図である。

【図２０】本発明の実施例による測距装置のＡＧＣモニ
タ、ＡＧＣ回路の回路図である。

【図２１】本発明の実施例による測距装置のＣＣＤ信号
処理回路の回路図である。

【図２２】本発明の実施例による測距装置のコントラス
ト演算回路の動作原理を説明するための平面図、断面
図、ポテンシャル図及びタイミングチャートである。

【図２３】本発明の実施例による測距装置のコントラス
ト演算回路の断面図、ポテンシャル図及び差分電圧発生
回路、コントラスト信号読出回路の回路図である。

【図２４】コントラスト演算回路のタイミングチャート
である。

【図２５】本発明の実施例による測距装置のフローティ
ングディフュージョン型コントラスト演算回路の動作原
理を説明するための断面図、ポテンシャル図及びタイミ
ングチャートである。

【図２６】本発明の実施例による測距装置の信号レベル
判定回路の回路図である。

【図２７】ディジタル画素データとフラグデータとの関
係を説明するための表である。

【図２８】本発明の実施例による測距装置の温度検出回
路の回路図である。

【図２９】本発明の実施例による測距装置のバイアス回
路の回路図である。

【図３０】本発明の実施例による測距装置を使用して測
距する場合の動作フローの一例を示すフローチャートで
ある。

【図３１】積分動作、プリスキャン動作のタイミングチ
ャートである。

【図３２】繰込積分動作、メインスキャン動作のタイミ
ングチャートである。

【図３３】ウェイト機能を説明するための回路図及びタ
イミングチャートである。

【図３４】従来の測距装置の構成例を示す概略図及び処
理回路のブロック図である。

【符号の説明】

１ 光電変換部 ２ メモリ部 ３ コントラスト演算回路 ４ Ａ／Ｄ変換回路 ５ マイコン ６ コントラスト測定エリア ７、７ａ、７ｂ コントラストが高いエリア ８ａ、８ｂ ＡＧＣモニタ ９ ＡＧＣ回路 １０、１０ａ、１０ｂ ＣＣＤ １１、１１ａ、１１ｂ ピクセルセレクタ １２ ＣＣＤ信号処理回路 １３ コントラスト演算回路 １４ Ａ／Ｄ変換回路 １５ 信号レベル判定回路 １６ シリアル・ポート １７ 命令デコード回路 １８ シーケンス制御回路 １９ 入出力回路 ３０ シフトレジスタ ３０ａ〜３０ｈ フリップフロップ ３１ａ〜３１ｈ ＮＡＮＤ回路 ３２ カウンタ ３３ 制御回路 ３４ フリップフロップ ４０ａ〜４０ｋ デコード回路 ４１ａ〜４１ｋ ＮＡＮＤ、ＡＮＤゲート ５０ ｐ型基板 ５１ 埋め込みチャンネル ５２ａ、５２ｂ ｐ⁺ 領域 ６０ 画素 ６１ 読出回路 ７０ シフトレジスタ ７１、７２、７３、７４ ＮＯＲゲート ７５、７６ ＮＡＮＤゲート ７７、７８ ラッチ回路 ７９ ＮＯＲゲート ８０ スキャン終了検出回路 ８１ ＮＡＮＤゲート群 ８２ デコード用信号線 ８３ スキャン開始アドレス設定回路 ８４ フリップフロップ ９０ ｐ型基板 ９１ａ、９１ｂ、９２、９５ ｎ⁺ 領域 ９３ 差分電圧発生回路 ９４、９４ａ コントラスト信号読み出し回路 １００ａ〜１００ｈ フリップフロップ １０１ デコード回路 １０２ ＮＯＲゲート群 １０２ａ〜１０２ｈ ＮＯＲゲート １０３ａ〜１０３ｈ 出力ポート １１０ Ａ／Ｄコンバータ １２０、１２１ Ｄフリップフロップ １２２、１２３ ＮＯＴゲート １２４ ＯＲ回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年１１月７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００９９

【補正方法】変更

【補正内容】

【００９９】ストレージゲートＳＴが形成されている領
域のＡＡ’方向と直角をなす方向には、前述のように絶
縁ゲート構造を有するクリアゲートＣＬＧ及びクリアド
レインＣＬＤが形成されている。クリアドレインＣＬＤ
には、常に電源電圧が印加され、クリアドレインＣＬＤ
のポテンシャルはストレージゲートＳＴ下のチャネル領
域（ストレージ領域）のポテンシャルよりも低く（高い
電位に）なるように設定されている。ここで、ポテンシ
ャルとは電子に対するポテンシャルエネルギをいう。以
下の説明においても同様とする。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０１６０

【補正方法】変更

【補正内容】

【０１６０】左用ＡＧＣモニタ８ａの出力信号がＡＧＣ
回路９に与えられている場合、スイッチＬＳＷ０を開放
すると、前述のようにコンパレータＣＣＭＰの反転入力
接点の電位は、２．５Ｖから受光量に応じて上昇する。
当初は、判定電圧よりも低いため、コンパレータＣＣＭ
Ｐの出力信号ＡＧＣＣＭＰはハイレベルになっている。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０１９４

【補正方法】変更

【補正内容】

【０１９４】このとき、入力ゲートＩＧ２ｂ下のポテン
シャルは入力ゲートＩＧ１ｂ下のポテンシャルよりも高
い。そのため、電圧ＩＤがローレベルになったときに、
ｎ⁺領域９１ｂから注入された電子は、電圧ＩＤがハイ
レベルに戻った時にｎ⁺ 領域９１ｂに戻される。従っ
て、Ｖi+1 ＞Ｖi の場合には、ｎ⁺ 領域９１ｂから注入
された電子は転送されない。

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図２９

【補正方法】変更

【補正内容】

【図２９】

Claims (3)

【特許請求の範囲】
1. 【請求項１】 空間的に互いに異なる経路を経て結像さ
   れる１対の画素アレイを構成する各画素が発生した受光
   量に対応する画像信号を、内部クロック信号に同期して
   順次読み出して、ディジタルの画像データに変換してデ
   ータ出力ポートに設定し、外部から供給されるデータ読
   出用クロック信号に同期して前記データ出力ポートに設
   定された画像データを送出する測距装置であって、 画像信号の順次読出動作を停止させるためのウェイト信
   号を受信するためのウェイト端子と、 前記ウェイト端子にウェイト信号が入力されている期
   間、前記内部クロック信号を停止するための内部クロッ
   ク信号停止手段とを含む測距装置。
2. 【請求項２】 前記内部クロック信号停止手段は、 Ｄ接点にウェイト信号が入力され、ＣＫ接点に、常時ク
   ロックパルスを発生している原始クロック信号が供給さ
   れている第１のＤフリップフロップと、 Ｄ接点に前記第１のＤフリップフロップのＱ接点が接続
   され、ＣＫ接点に前記原始クロック信号の反転信号が供
   給されている第２のＤフリップフロップと、 ３つの入力接点を有し、それぞれに前記第１のＤフリッ
   プフロップのＱ接点、前記第２のＤフリップフロップの
   Ｑ接点、及び前記原始クロック信号が供給されており、
   内部クロック信号を形成出力するためのＮＯＲゲートと
   を有する請求項１記載の測距装置。
3. 【請求項３】 空間的に互いに異なる経路を経て結像さ
   れる１対の画素アレイを構成する各画素が発生した受光
   量に対応する画像信号を、ディジタルの画像データに変
   換して外部に送出する、少なくとも１個以上の定電流を
   供給するためのＭＯＳトランジスタを含む測距装置であ
   って、 低消費電流モードに移行するためのスリープ信号が入力
   されると、定電流を供給するための一導電型ＭＯＳトラ
   ンジスタのゲート電極に第１の電源電圧を供給し、他導
   電型ＭＯＳトランジスタのゲート電極に第２の電源電圧
   を供給するためのバイアス回路を含む測距装置。