JPH07106414A - Formation of trench - Google Patents
Formation of trenchInfo
- Publication number
- JPH07106414A JPH07106414A JP26976393A JP26976393A JPH07106414A JP H07106414 A JPH07106414 A JP H07106414A JP 26976393 A JP26976393 A JP 26976393A JP 26976393 A JP26976393 A JP 26976393A JP H07106414 A JPH07106414 A JP H07106414A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- oxide film
- semiconductor substrate
- sacrificial oxide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、溝の形成方法に関し、
特には半導体装置の製造工程において半導体基体に溝を
形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a groove forming method,
In particular, the present invention relates to a method of forming a groove in a semiconductor substrate in a semiconductor device manufacturing process.
【０００２】[0002]
【従来の技術】半導体装置の製造プロセスにおいては、
エッチング技術の進歩によって、半導体基体に微細な溝
を形成することが可能となった。これによって、ウエハ
に形成された隣合う素子と素子とをこの溝によって分離
するトレンチ分離が可能となった。トレンチ分離では、
通常のＬＯＣＯＳ酸化膜による素子の分離と比較して素
子分離領域を大幅に縮小できる。特に、埋め込みコレク
タ層を有するバイポーラ型の集積回路では、トレンチ分
離の採用によって８０％近い素子分離領域の縮小が可能
であり、これによって半導体装置の集積度の向上が図ら
れる。2. Description of the Related Art In a semiconductor device manufacturing process,
Advances in etching technology have made it possible to form fine grooves in a semiconductor substrate. This enables trench isolation in which adjacent elements formed on the wafer are separated from each other by this groove. In trench isolation,
The element isolation region can be significantly reduced as compared with the element isolation using a normal LOCOS oxide film. Particularly, in the bipolar type integrated circuit having the buried collector layer, the element isolation region can be reduced by nearly 80% by adopting the trench isolation, which can improve the integration degree of the semiconductor device.
【０００３】半導体基体に溝を形成する場合は、例えば
図７（１）に示すように、ウエハ状に形成された半導体
基体７０１の表面層に熱酸化膜層７０２を生成し、この
熱酸化膜層７０２の上面にＣＶＤ法によって酸化膜層７
０３を成膜する。そして、酸化膜層７０３の上面にレジ
ストパターン（図示せず）を形成し、このレジストパタ
ーンをマスクにして熱酸化膜７０２と酸化膜層７０３と
の二点鎖線部分をエッチング除去する。これによって、
半導体基体７０１上に熱酸化膜層７０２と酸化膜層７０
３とからなるエッチングマスク７０４を形成する。When forming a groove in a semiconductor substrate, for example, as shown in FIG. 7A, a thermal oxide film layer 702 is formed on the surface layer of a semiconductor substrate 701 formed in a wafer shape, and this thermal oxide film is formed. The oxide film layer 7 is formed on the upper surface of the layer 702 by the CVD method.
03 is deposited. Then, a resist pattern (not shown) is formed on the upper surface of the oxide film layer 703, and the two-dot chain line portion of the thermal oxide film 702 and the oxide film layer 703 is removed by etching using this resist pattern as a mask. by this,
A thermal oxide film layer 702 and an oxide film layer 70 are formed on the semiconductor substrate 701.
An etching mask 704 consisting of 3 and 3 is formed.
【０００４】次に、図７（２）に示すように、例えばＥ
ＣＲ（Electron Cyclotron Resonance) プラズマエッチ
ング装置によって、半導体基体７０１をエッチングし、
半導体基体７０１に溝７０５を形成する。この工程で
は、半導体基体７０１の露出面にエッチング種が衝突
し、半導体基体７０１の結晶にダングリングボンド（不
対結合手）が生じる。このため、溝７０５の内壁にあた
る半導体基体７０１の表面層は、ダングリングボンドを
有する結晶欠陥層７になる。そして、後にこの溝７０５
に絶縁性材料（図示せず）を埋め込んでトレンチ分離を
形成した場合や、溝７０５に電極形成材料（図示せず）
を埋め込んでトレンチキャパシタを形成した場合には、
上記結晶欠陥層７のダングリングボンドによってリーク
電流が発生し、素子特性が劣化する。Next, as shown in FIG. 7B, for example, E
The semiconductor substrate 701 is etched by a CR (Electron Cyclotron Resonance) plasma etching apparatus,
A groove 705 is formed in the semiconductor substrate 701. In this step, etching species collide with the exposed surface of the semiconductor substrate 701, and dangling bonds (unpaired bonds) are generated in the crystal of the semiconductor substrate 701. Therefore, the surface layer of the semiconductor substrate 701, which corresponds to the inner wall of the groove 705, becomes the crystal defect layer 7 having dangling bonds. And later, this groove 705
When an insulating material (not shown) is buried in the trench to form trench isolation, or in the groove 705, an electrode forming material (not shown) is formed.
When a trench capacitor is formed by embedding
A leak current is generated by the dangling bond of the crystal defect layer 7 and the device characteristics are deteriorated.
【０００５】そこで、特開昭６２−２９０１５５号に開
示されている半導体装置の製造方法では、半導体基体に
溝を形成した後に、以下のような後処理工程を行ってい
る。先ず、図７（３）に示すように、溝７０５の内壁の
表面層に例えば膜厚ｔ7 ＝２０ｎｍの犠牲酸化膜７０６
を生成する。犠牲酸化膜７０６の生成は、例えば、酸素
ガスを流して酸化性にした雰囲気内で半導体基体７０１
を１０００℃に保ち、これによって溝７０５の内壁を含
む半導体基体７０１の表面層を熱酸化することによって
行う。次に、図７（４）に示すように、半導体基体７０
１上のエッチングマスク７０４と共に、半導体基体７０
１の表面層の犠牲酸化膜７０６とをエッチング除去す
る。これによって、溝７０５の内壁の結晶欠陥層７がエ
ッチング除去される。Therefore, in the method of manufacturing a semiconductor device disclosed in Japanese Patent Laid-Open No. 62-290155, after the groove is formed in the semiconductor substrate, the following post-treatment process is performed. First, as shown in FIG. 7C, a sacrificial oxide film 706 having a film thickness t 7 = 20 nm is formed on the surface layer of the inner wall of the groove 705.
To generate. The sacrificial oxide film 706 is generated by, for example, the semiconductor substrate 701 in an atmosphere made oxygen by flowing oxygen gas.
Is maintained at 1000 ° C., thereby thermally oxidizing the surface layer of the semiconductor substrate 701 including the inner wall of the groove 705. Next, as shown in FIG. 7D, the semiconductor substrate 70
1 and the etching mask 704 on the semiconductor substrate 70.
The sacrificial oxide film 706 on the first surface layer is removed by etching. As a result, the crystal defect layer 7 on the inner wall of the groove 705 is removed by etching.
【０００６】その後、例えば、溝７０５の内部に絶縁性
材料（図示せず）を埋め込んで、トレンチ分離を形成す
る。Thereafter, for example, an insulating material (not shown) is embedded in the trench 705 to form a trench isolation.
【０００７】[0007]
【発明が解決しようとする課題】しかし、上記の半導体
装置の製造方法には、以下のような課題があった。すな
わち、ドライエッチングによる溝の形成では、溝の底側
角部において最も大きなダメージが加わる。一方、半導
体基体に形成した溝の底面周辺の角部では、溝の内壁面
と比較して熱酸化膜が成長しにくい。このため、図７に
示したように、犠牲酸化膜７０６をエッチング除去して
も、溝７０５の底面周辺の角部は充分にエッチング除去
されず、結晶欠陥層７が残る。However, the above-described method for manufacturing a semiconductor device has the following problems. That is, in forming a groove by dry etching, the greatest damage is applied to the bottom corner portion of the groove. On the other hand, at the corners around the bottom surface of the groove formed in the semiconductor substrate, the thermal oxide film is less likely to grow as compared with the inner wall surface of the groove. Therefore, as shown in FIG. 7, even if the sacrificial oxide film 706 is removed by etching, the corner portion around the bottom surface of the groove 705 is not sufficiently removed by etching, and the crystal defect layer 7 remains.
【０００８】そこで本発明では、上記の課題を解決する
溝の形成方法を提供することによって、半導体基体に溝
を形成してなる半導体装置の信頼性の向上を図ることを
目的とする。Therefore, an object of the present invention is to improve the reliability of a semiconductor device having a groove formed in a semiconductor substrate by providing a method of forming a groove for solving the above problems.
【０００９】[0009]
【課題を解決するための手段】本発明は、上記の目的を
達成するためになされた半導体装置の製造方法であり、
第１の発明は以下の手順を行う。先ず、第１の工程でド
ライエッチングによって半導体基体に溝を形成する。そ
して第２の工程では、溝の底面周辺の角部における膜厚
が当該溝の内壁面における膜厚より薄くなるように、当
該溝の内壁上に耐酸化性材料層を成膜する。次いで第３
の工程で、上記半導体基体を酸化性の雰囲気内で加熱
し、当該半導体基体の表面層に熱酸化膜からなる犠牲酸
化膜を生成する。そして第４の工程で、上記耐酸化性材
料層と上記犠牲酸化膜とをエッチング除去する。SUMMARY OF THE INVENTION The present invention is a method for manufacturing a semiconductor device, which has been made to achieve the above object.
The first invention performs the following procedure. First, in the first step, a groove is formed in the semiconductor substrate by dry etching. Then, in the second step, the oxidation resistant material layer is formed on the inner wall of the groove so that the film thickness at the corners around the bottom surface of the groove is thinner than the film thickness at the inner wall surface of the groove. Then the third
In the step, the semiconductor substrate is heated in an oxidizing atmosphere to form a sacrificial oxide film made of a thermal oxide film on the surface layer of the semiconductor substrate. Then, in a fourth step, the oxidation resistant material layer and the sacrificial oxide film are removed by etching.
【００１０】次に、第２の発明は以下の手順を行う。先
ず、第１の工程とこれに続く第２及び第３の工程では、
上記第１の発明と同様に半導体基体に形成された溝の内
壁に耐酸化性材料層を成膜し、当該半導体基体の表面層
に熱酸化膜からなる犠牲酸化膜層を成膜する。そして、
第４の工程で、上記耐酸化性材料層をエッチング除去す
る。次いで、第５の工程で上記半導体基体を酸化性の雰
囲気内で加熱し、第２の工程で成膜した犠牲酸化膜を成
長させる。さらに、第６の工程でこの犠牲酸化膜をエッ
チング除去する。Next, the second invention carries out the following procedure. First, in the first step and the subsequent second and third steps,
Similar to the first invention, an oxidation resistant material layer is formed on the inner wall of the groove formed in the semiconductor substrate, and a sacrificial oxide film layer made of a thermal oxide film is formed on the surface layer of the semiconductor substrate. And
In the fourth step, the oxidation resistant material layer is removed by etching. Next, in the fifth step, the semiconductor substrate is heated in an oxidizing atmosphere to grow the sacrificial oxide film formed in the second step. Further, in the sixth step, the sacrificial oxide film is removed by etching.
【００１１】そして、第３の発明は以下の手順を行う。
先ず、第１の工程でドライエッチングによって半導体基
体に溝を形成し、第２の工程で半導体基体を酸化性の雰
囲気内で加熱して当該半導体基体の表面層に熱酸化膜か
らなる犠牲酸化膜を生成する。次いで第３の工程では、
上記溝の底面周辺の角部における膜厚が当該溝の内壁面
における膜厚より薄くなるように当該溝の内壁に耐酸化
性材料層を成膜する。そして、第４の工程で、上記半導
体基体を酸化性の雰囲気内で加熱し、第１の工程で成膜
した犠牲酸化膜を成長させる。さらに第５の工程では、
上記耐酸化性材料層と上記犠牲酸化膜とをエッチング除
去する。Then, the third invention performs the following procedure.
First, a groove is formed in a semiconductor substrate by dry etching in the first step, and the semiconductor substrate is heated in an oxidizing atmosphere in the second step to form a sacrificial oxide film made of a thermal oxide film on the surface layer of the semiconductor substrate. To generate. Then in the third step,
An oxidation resistant material layer is formed on the inner wall of the groove so that the film thickness at the corners around the bottom surface of the groove is thinner than the film thickness on the inner wall surface of the groove. Then, in a fourth step, the semiconductor substrate is heated in an oxidizing atmosphere to grow the sacrificial oxide film formed in the first step. Furthermore, in the fifth step,
The oxidation resistant material layer and the sacrificial oxide film are removed by etching.
【００１２】[0012]
【作用】上記第１の発明による溝の形成方法では、半導
体基体の表面層に犠牲酸化膜を成膜する際には、耐酸化
性材料層の膜厚の厚い溝の内壁面より、耐酸化性材料層
の膜厚の薄い溝の底面周辺の角部にあたる半導体基体表
面に多くの酸化種が供給される。このため、通常溝の底
面周辺の角部よりも熱酸化膜が成長し易い溝の内壁面に
おいて犠牲酸化膜の成長が抑制される。このため、溝の
内壁に生成される犠牲酸化膜の膜厚は、溝の底面周辺の
角部とその内壁面では、溝の底面周辺の角部において厚
く生成されるようになる。したがって、半導体基体をエ
ッチングする際に、特に溝の底面周壁の角部で深く形成
される結晶欠陥層が、上記の犠牲酸化膜でカバーされ
る。そして、第４の工程でこの犠牲酸化膜をエッチング
除去することによって、溝の底面周辺の角部の結晶欠陥
層が除去される。In the groove forming method according to the first aspect of the present invention, when the sacrificial oxide film is formed on the surface layer of the semiconductor substrate, oxidation resistance is higher than that of the inner wall surface of the groove having the thick oxidation resistant material layer. A large amount of oxidizing species is supplied to the surface of the semiconductor substrate corresponding to the corners around the bottom surface of the groove having a thin film thickness of the conductive material layer. Therefore, the growth of the sacrificial oxide film is suppressed on the inner wall surface of the groove where the thermal oxide film is more likely to grow than the corners around the bottom surface of the groove. Therefore, the film thickness of the sacrificial oxide film formed on the inner wall of the groove becomes thicker at the corner portion around the bottom surface of the groove and at the inner wall surface thereof. Therefore, when the semiconductor substrate is etched, the crystal defect layer formed deeply at the corner portion of the bottom peripheral wall of the groove is covered with the sacrificial oxide film. Then, in the fourth step, the sacrificial oxide film is removed by etching to remove the crystal defect layer at the corners around the bottom surface of the groove.
【００１３】次に、上記第２の発明による溝の形成方法
では、上記第１の発明と同様に溝の底面周辺の角部に充
分な膜厚の犠牲酸化膜を生成した後、耐酸化性材料層を
除去し、第５の工程で再び半導体基体を酸化性の雰囲気
内で加熱することによって上記の犠牲酸化膜を成長させ
ている。このため、この工程では、溝の内壁面に充分に
酸化種が供給され、この部分で犠牲酸化膜の成長が促進
される。したがって、半導体基体をエッチングする際に
溝の内壁にあたる半導体基体の表面層に形成された結晶
欠陥層が、溝の内壁面とその底面周辺の角部において犠
牲酸化膜でカバーされる。そして、第６の工程でこの犠
牲酸化膜をエッチング除去することによって、上記の結
晶欠陥層が除去される。Next, in the method of forming a groove according to the second aspect of the present invention, similarly to the first aspect of the present invention, after forming a sacrificial oxide film having a sufficient thickness at the corners around the bottom surface of the groove, the oxidation resistance is increased. The material layer is removed, and the semiconductor substrate is heated again in the oxidizing atmosphere in the fifth step to grow the sacrificial oxide film. Therefore, in this step, the oxidizing species are sufficiently supplied to the inner wall surface of the groove, and the growth of the sacrificial oxide film is promoted at this portion. Therefore, when the semiconductor substrate is etched, the crystal defect layer formed on the surface layer of the semiconductor substrate, which corresponds to the inner wall of the groove, is covered with the sacrificial oxide film on the inner wall surface of the groove and the corners around the bottom surface thereof. Then, the crystal defect layer is removed by etching away the sacrificial oxide film in the sixth step.
【００１４】さらに、上記第３の発明による溝の形成方
法では、先ず、溝の内壁面で厚く底面周辺の角部で薄い
膜厚の犠牲酸化膜が当該溝の内壁に生成される。次い
で、上記第１及び第２の実施例と同様に、溝の内壁に耐
酸化性材料層を成膜した後に再び半導体基体の表面層を
熱酸化させるため、これによって溝の底面周辺の角部に
おいて犠牲酸化膜が成長する。したがって、半導体基体
をエッチングする際に溝の内壁にあたる半導体基体の表
面層に形成された結晶欠陥層が、溝の内壁面とその底面
周辺の角部において犠牲酸化膜でカバーされる。そし
て、第５の工程でこの犠牲酸化膜をエッチング除去する
ことによって、上記第２の発明と同様に上記の結晶欠陥
層が除去される。Further, in the method of forming a groove according to the third aspect of the present invention, first, a sacrificial oxide film having a large thickness on the inner wall surface of the groove and a small thickness at the corners around the bottom surface is formed on the inner wall of the groove. Then, as in the first and second embodiments, the surface layer of the semiconductor substrate is thermally oxidized again after the oxidation resistant material layer is formed on the inner wall of the groove. At, a sacrificial oxide film grows. Therefore, when the semiconductor substrate is etched, the crystal defect layer formed on the surface layer of the semiconductor substrate, which corresponds to the inner wall of the groove, is covered with the sacrificial oxide film on the inner wall surface of the groove and the corners around the bottom surface thereof. Then, by removing the sacrificial oxide film by etching in the fifth step, the crystal defect layer is removed as in the second invention.
【００１５】[0015]
【実施例】以下に、本発明の第１の実施例を、図面に基
づいて説明する。先ず、図１（１）に示すように、第１
の工程として、ウエハ状に形成された半導体基体１１の
表面層に熱酸化膜層１２を生成し、この熱酸化膜層１２
の上面にＣＶＤ法によって酸化膜層１３を成膜する。そ
して、酸化膜層１３の上面にレジストパターン（図示せ
ず）を形成し、このレジストパターンをマスクにして熱
酸化膜１２と酸化膜層１３とのエッチングを行う。これ
によって、半導体基体１１上に熱酸化膜層１２と酸化膜
層１３とからなるエッチングマスク１４を形成する。そ
して、例えばＥＣＲ（Electron Cyclotron Resonance)
プラズマエッチング装置によって半導体基体１１をエッ
チングし、半導体基体１１に例えば幅０．２５μｍ，深
さ０．２５μｍの溝１５を形成する。このエッチングで
は、例えばエッチングガスには流量１２０ｓｃｃｍ（st
andard cubic cm/min)の臭化水素（ＨＢｒ）を用いる。
そして、エッチング条件としてエッチング雰囲気の圧力
を０．５Ｐａ，マイクロ波パワーを８５０Ｗ，高周波
（ＲＦ）パワー電圧を３０Ｗ，エッチング温度を０℃に
設定する。このエッチングで形成された溝１５の内壁に
あたる半導体基体１１の表面層には、エッチングによる
ダメージで結晶欠陥層１が生じる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings. First, as shown in FIG. 1 (1), the first
In the step of, the thermal oxide film layer 12 is formed on the surface layer of the semiconductor substrate 11 formed in a wafer shape, and the thermal oxide film layer 12 is formed.
An oxide film layer 13 is formed on the upper surface of the substrate by the CVD method. Then, a resist pattern (not shown) is formed on the upper surface of the oxide film layer 13, and the thermal oxide film 12 and the oxide film layer 13 are etched using this resist pattern as a mask. Thus, the etching mask 14 including the thermal oxide film layer 12 and the oxide film layer 13 is formed on the semiconductor substrate 11. And, for example, ECR (Electron Cyclotron Resonance)
The semiconductor substrate 11 is etched by a plasma etching apparatus, and the groove 15 having a width of 0.25 μm and a depth of 0.25 μm is formed in the semiconductor substrate 11. In this etching, for example, the flow rate of the etching gas is 120 sccm (st
and and cubic cm / min) of hydrogen bromide (HBr) is used.
Then, as etching conditions, the pressure of the etching atmosphere is set to 0.5 Pa, the microwave power is set to 850 W, the radio frequency (RF) power voltage is set to 30 W, and the etching temperature is set to 0 ° C. In the surface layer of the semiconductor substrate 11 which corresponds to the inner wall of the groove 15 formed by this etching, the crystal defect layer 1 is generated due to the damage caused by the etching.
【００１６】次に、図１（２）に示すように、エッチン
グマスク１４を除去した後に第２の工程として、上記の
ように形成した溝１５の内壁を含む半導体基体１１の上
面に、ＣＶＤ法によって窒化シリコン（ＳｉＮ）からな
る耐酸化性材料層１６を成膜する。この耐酸化性材料層
１６は、溝１５の内壁面における膜厚をｔ1 ＝５ｎｍと
すると、溝１５の底面周辺の角部における膜厚ｔ2 が５
ｎｍより薄くなるように成膜する。この時の成膜条件
は、例えば、以下のように設定する。先ず、反応ガスに
は二塩化シラン（ＳｉＨ2 Ｃｌ2 ）とアンモニア（ＮＨ
3 ）とを用いる。そして、反応ガスの流量をＳｉＨ2 Ｃ
ｌ2 ／ＮＨ3 ＝５／６００ｓｃｃｍ，成膜雰囲気の圧力
を６６．５Ｐａ、そして成膜温度を７６０℃に設定す
る。上記成膜条件の他にも、ＲＴ(Rapid Thermal) ＣＶ
Ｄ装置によって耐酸化性材料層１６を成膜する場合に
は、例えば反応ガスにシラン（ＳｉＨ4 ）とＮＨ3 とを
用い、反動ガスの流量をＳｉＨ4 ／ＮＨ3 ＝６０／６０
ｓｃｃｍ，成膜雰囲気の圧力を１９０Ｐａ、そして成膜
温度を８００℃に設定する。Next, as shown in FIG. 1B, as a second step after removing the etching mask 14, a CVD method is performed on the upper surface of the semiconductor substrate 11 including the inner wall of the groove 15 formed as described above. Then, the oxidation resistant material layer 16 made of silicon nitride (SiN) is formed. If the thickness of the oxidation resistant material layer 16 on the inner wall surface of the groove 15 is t 1 = 5 nm, the thickness t 2 of the corner portion around the bottom surface of the groove 15 is 5.
The film is formed to be thinner than nm. The film forming conditions at this time are set as follows, for example. First, as reaction gas, silane dichloride (SiH 2 Cl 2 ) and ammonia (NH
3 ) and are used. Then, the flow rate of the reaction gas is set to SiH 2 C.
l 2 / NH 3 = 5/600 sccm, the pressure of the film forming atmosphere is set to 66.5 Pa, and the film forming temperature is set to 760 ° C. In addition to the above film formation conditions, RT (Rapid Thermal) CV
When the oxidation resistant material layer 16 is formed by the D apparatus, for example, silane (SiH 4 ) and NH 3 are used as reaction gases, and the reaction gas flow rate is SiH 4 / NH 3 = 60/60.
Sccm, the pressure of the film forming atmosphere is set to 190 Pa, and the film forming temperature is set to 800 ° C.
【００１７】次に、図１（３）に示すように、第３の工
程として、半導体基体１１を酸化性の雰囲気内で加熱し
て、半導体基体１１の表面層に熱酸化膜からなる犠牲酸
化膜１７を生成する。この犠牲酸化膜１７の膜厚は、生
成された犠牲酸化膜１７が充分に結晶欠陥層１を覆うよ
うな厚さとし、例えば２０ｎｍとする。この犠牲酸化膜
１７の生成条件としては、例えば、酸化炉を用いた熱酸
化では、酸素（Ｏ2 ）を流量１５ｓｌｍ（standard lit
ter/min)で生成雰囲気に供給し、生成雰囲気の温度を１
０００℃に設定するか、もしくは生成雰囲気にＯ2 とＨ
2 とを供給し、それぞれの流量をＯ2 ／Ｈ2 ＝１０／
２．５ｓｌｍ，生成雰囲気の温度を８５０℃に設定す
る。さらに、ＲＴＯ（Rapid Thermal Oxidation)法によ
って酸化を行う場合には、Ｏ2 を１．５ｓｌｍで生成雰
囲気に供給し、生成温度を１１００℃に設定する。Next, as shown in FIG. 1C, as a third step, the semiconductor substrate 11 is heated in an oxidizing atmosphere, and the surface layer of the semiconductor substrate 11 is subjected to sacrificial oxidation consisting of a thermal oxide film. Generate the membrane 17. The thickness of the sacrificial oxide film 17 is set to, for example, 20 nm so that the generated sacrificial oxide film 17 sufficiently covers the crystal defect layer 1. As the conditions for forming the sacrificial oxide film 17, for example, in thermal oxidation using an oxidation furnace, a flow rate of oxygen (O 2 ) is 15 slm (standard lit).
ter / min) to supply to the production atmosphere and set the temperature of the production atmosphere to 1
Set it to 000 ° C or add O 2 and H to the production atmosphere.
2 and the respective flow rates of O 2 / H 2 = 10 /
2.5 slm, the temperature of the production atmosphere is set to 850 ° C. Further, when performing oxidation by the RTO (Rapid Thermal Oxidation) method, O 2 is supplied to the generation atmosphere at 1.5 slm and the generation temperature is set to 1100 ° C.
【００１８】その後、図１（４）に示すように、第４の
工程として、加熱したリン酸（Ｈ3ＰＯ4 ）溶液によっ
て耐酸化性材料層１６をエッチング除去し、さらにフッ
酸（ＨＦ）洗浄にて犠牲酸化膜１７をエッチング除去す
る。Then, as shown in FIG. 1D, in a fourth step, the oxidation resistant material layer 16 is removed by etching with a heated phosphoric acid (H 3 PO 4 ) solution, and further hydrofluoric acid (HF) is added. The sacrificial oxide film 17 is removed by etching by cleaning.
【００１９】上記図１に示した溝の形成方法では、溝１
５の内壁にあたる半導体基体１１に形成されている結晶
欠陥層１は、溝１５の底面周辺の角部で特に深い位置に
達する。一方、半導体基体１１の表面層に犠牲酸化膜１
７を生成する際には、耐酸化性材料層１６の膜厚ｔ2 の
厚い溝の内壁面より、耐酸化性材料層１６の膜厚ｔ1 の
薄い溝の底面周辺の角部にあたる半導体基体１１に多く
の酸化種が供給される。このため溝１５の内壁では、通
常、溝１５の底面周辺の角部より熱酸化し易い溝１５の
内壁面における犠牲酸化膜１６の成長が抑制される。し
たがって、溝１５の内壁に生成される犠牲酸化膜１７の
膜厚は、溝１５の底面周辺の角部とその内壁面とでは、
溝１５の底面周辺の角部のほうが厚く生成されるように
なる。したがって、生成される犠牲酸化膜１７によっ
て、溝１５の底面周辺の角部における結晶欠陥層１の深
さの範囲がカバーされ、第４の工程でこの犠牲酸化膜１
７をエッチング除去することによって、結晶欠陥層１が
除去される。In the method of forming the groove shown in FIG. 1, the groove 1
The crystal defect layer 1 formed on the semiconductor substrate 11 corresponding to the inner wall of the groove 5 reaches a particularly deep position at the corner portion around the bottom surface of the groove 15. On the other hand, the sacrificial oxide film 1 is formed on the surface layer of the semiconductor substrate 11.
7 is generated, the semiconductor substrate which is the corner portion around the bottom surface of the groove having the thin film thickness t 1 of the oxidation resistant material layer 16 from the inner wall surface of the groove having the thick film thickness t 2 of the oxidation resistant material layer 16 is formed. Many oxidizing species are supplied to 11. Therefore, in the inner wall of the groove 15, the growth of the sacrificial oxide film 16 on the inner wall surface of the groove 15 which is more easily thermally oxidized than the corners around the bottom surface of the groove 15 is usually suppressed. Therefore, the film thickness of the sacrificial oxide film 17 formed on the inner wall of the groove 15 is different between the corner portion around the bottom surface of the groove 15 and the inner wall surface thereof.
The corners around the bottom surface of the groove 15 are thicker. Therefore, the generated sacrificial oxide film 17 covers the depth range of the crystal defect layer 1 at the corners around the bottom surface of the groove 15, and the sacrificial oxide film 1 is formed in the fourth step.
The crystal defect layer 1 is removed by etching away 7.
【００２０】上記の後、図２（１）に示すように、例え
ば、上記第２の工程と同様の耐酸化性材料層１８を再び
溝１５の内壁を含む半導体基体１１の上面に成膜する。
次いで、上記第３の工程と同様の犠牲酸化膜１９を半導
体基体１１の表面層に生成する。そして、図２（２）に
示すように、犠牲酸化膜１９の上面の耐酸化性材料層１
８をエッチング除去する。さらに、図２（３）に示すよ
うに、溝１５の内部が埋め込まれるまで犠牲酸化膜１９
の上面にＣＶＤによって酸化膜層２０を成膜させる。上
記によって、半導体基体１１に形成した溝１５の内部を
酸化膜層２０で埋め込んだ形状のトレンチ分離が形成さ
れる。After the above, as shown in FIG. 2A, for example, an oxidation resistant material layer 18 similar to that in the second step is formed again on the upper surface of the semiconductor substrate 11 including the inner wall of the groove 15. .
Then, a sacrificial oxide film 19 similar to that used in the third step is formed on the surface layer of the semiconductor substrate 11. Then, as shown in FIG. 2B, the oxidation resistant material layer 1 on the upper surface of the sacrificial oxide film 19 is formed.
8 is removed by etching. Further, as shown in FIG. 2C, the sacrificial oxide film 19 is formed until the inside of the groove 15 is filled.
An oxide film layer 20 is formed on the upper surface of the substrate by CVD. As described above, the trench isolation having a shape in which the inside of the groove 15 formed in the semiconductor substrate 11 is filled with the oxide film layer 20 is formed.
【００２１】次に、第２の実施例を図３及び図４に基づ
いて説明する。先ず、図３（１）に示すように、第１の
工程として、上記第１の実施例と同様にウエハ状に形成
された半導体基体２１上に熱酸化膜層２２と酸化膜層２
３とからなるエッチングマスク２４を形成する。その
後、半導体基体２１をエッチングして溝２５を形成す
る。この溝２５は、例えば上記第１の実施例と同様のエ
ッチングにて形成する。そして、形成された溝２５の内
壁にあたる半導体基体２１の表面層には、エッチングに
よるダメージで結晶欠陥層２が生じる。Next, a second embodiment will be described with reference to FIGS. 3 and 4. First, as shown in FIG. 3A, as a first step, a thermal oxide film layer 22 and an oxide film layer 2 are formed on a semiconductor substrate 21 formed in a wafer shape as in the first embodiment.
An etching mask 24 of 3 is formed. Then, the semiconductor substrate 21 is etched to form the groove 25. The groove 25 is formed, for example, by the same etching as in the first embodiment. Then, in the surface layer of the semiconductor substrate 21 corresponding to the inner wall of the formed groove 25, the crystal defect layer 2 is generated due to damage due to etching.
【００２２】その後、図３（２）に示すように、第２の
工程として、上記第１の実施例と同様に溝２５の底面周
辺の角部における膜厚が、溝２５の内壁面における膜厚
より薄くなるように耐酸化性材料層２６を成膜する。成
膜条件は、上記第１の実施例と同様に設定する。Then, as shown in FIG. 3B, in the second step, the film thickness at the corners around the bottom surface of the groove 25 is the same as the film thickness on the inner wall surface of the groove 25 as in the first embodiment. The oxidation resistant material layer 26 is formed so as to be thinner than the thickness. The film forming conditions are set in the same manner as in the first embodiment.
【００２３】その後、図３（３）に示すように、第３の
工程として、上記第１の実施例と同様に半導体基体２１
の表面層に犠牲酸化膜２７を生成する。生成条件は、上
記第１の実施例と同様に設定する。この犠牲酸化膜２７
の膜厚は、溝２５の底面周辺の角部で充分に結晶欠陥層
２を覆うような厚さとする。After that, as shown in FIG. 3C, as a third step, the semiconductor substrate 21 is formed as in the first embodiment.
A sacrificial oxide film 27 is formed on the surface layer of. The generation condition is set in the same manner as in the first embodiment. This sacrificial oxide film 27
The film thickness is set so that the corners around the bottom surface of the groove 25 sufficiently cover the crystal defect layer 2.
【００２４】次いで、図４（４）に示すように、第４の
工程として、加熱したリン酸溶液によって耐酸化性材料
層２６をエッチング除去する。Next, as shown in FIG. 4 (4), as a fourth step, the oxidation resistant material layer 26 is removed by etching with a heated phosphoric acid solution.
【００２５】そして、図４（５）に示すように、第５の
工程として、半導体基体２１を酸化性の雰囲気内で加熱
して、上記第３の工程で生成した犠牲酸化膜２７をさら
に成長させる。この場合の酸化条件は、上記第１の実施
例及び上記第２の工程と同様に設定する。Then, as shown in FIG. 4 (5), in a fifth step, the semiconductor substrate 21 is heated in an oxidizing atmosphere to further grow the sacrificial oxide film 27 formed in the third step. Let The oxidation conditions in this case are set in the same manner as in the first embodiment and the second step.
【００２６】その後、図４（６）に示すように、第６の
工程として、フッ酸洗浄によって半導体基体２１上の犠
牲酸化膜２７をエッチング除去する。Thereafter, as shown in FIG. 4 (6), as a sixth step, the sacrificial oxide film 27 on the semiconductor substrate 21 is removed by etching by hydrofluoric acid cleaning.
【００２７】上記図３及び図４に示した溝の形成方法で
は、先ず第１から第３の工程で上記第１の実施例と同様
に溝２５の底面周辺の角部で膜厚の充分な犠牲酸化膜２
７を半導体基体２１の表面層に生成した後、第４の工程
で再び熱処理によってこの犠牲酸化膜２７を成長させて
いる。この工程は、耐酸化性材料層２６を除去して行わ
れるため溝２５の内壁面にも充分に酸化種が供給され、
この部分で犠牲酸化膜２７の成長が促進される。したが
って、生成される犠牲酸化膜２７は、溝２５の内壁面と
底面周辺の角部とにおいて、結晶欠陥層２の深さ範囲を
充分にカバーし、第６の工程でこの犠牲酸化膜２７をエ
ッチング除去することによって、結晶欠陥層２が除去さ
れる。In the groove forming method shown in FIGS. 3 and 4, first, in the first to third steps, as in the first embodiment, the film thickness is sufficient at the corners around the bottom surface of the groove 25. Sacrificial oxide film 2
After forming 7 on the surface layer of the semiconductor substrate 21, the sacrificial oxide film 27 is grown again by heat treatment in the fourth step. Since this step is performed by removing the oxidation resistant material layer 26, sufficient oxidizing species are supplied to the inner wall surface of the groove 25,
The growth of the sacrificial oxide film 27 is promoted at this portion. Therefore, the generated sacrificial oxide film 27 sufficiently covers the depth range of the crystal defect layer 2 at the inner wall surface of the groove 25 and the corners around the bottom surface, and the sacrificial oxide film 27 is covered in the sixth step. By removing by etching, the crystal defect layer 2 is removed.
【００２８】上記の後、第１の実施例で図２に示したと
同様にして溝の内部を酸化膜で埋め込み、トレンチ分離
を形成する。After the above, in the same manner as shown in FIG. 2 in the first embodiment, the inside of the groove is filled with an oxide film to form a trench isolation.
【００２９】次に、第３の実施例を図５及び図６に基づ
いて説明する。先ず、図５（１）に示すように、第１の
工程として、上記第１及び第２の実施例と同様にウエハ
状に形成された半導体基体３１上に熱酸化膜層３２と酸
化膜層３３とからなるエッチングマスク３４を形成す
る。その後、半導体基体３１をエッチングして溝３５を
形成する。この溝３５は、例えば上記第１の実施例と同
様のエッチングにて形成する。そして、形成された溝３
５の内壁にあたる半導体基体３１の表面層には、エッチ
ングによるダメージで結晶欠陥層３が生じる。Next, a third embodiment will be described with reference to FIGS. First, as shown in FIG. 5A, as a first step, a thermal oxide film layer 32 and an oxide film layer are formed on a semiconductor substrate 31 formed in a wafer shape as in the first and second embodiments. An etching mask 34 composed of 33 is formed. Then, the semiconductor substrate 31 is etched to form the groove 35. The groove 35 is formed, for example, by the same etching as in the first embodiment. And the formed groove 3
In the surface layer of the semiconductor substrate 31, which corresponds to the inner wall of 5, the crystal defect layer 3 is generated due to damage due to etching.
【００３０】その後、図５（２）に示すように、第２の
工程として、エッチングマスク３４を除去した後、半導
体基体３１を酸化性の雰囲気内で加熱して半導体基体３
１の表面層を熱酸化し、半導体基体３１の表面層に熱酸
化膜からなる犠牲酸化膜３６を生成する。この犠牲酸化
膜３６の膜厚は、溝３５の内壁面において充分に結晶欠
陥層３を覆うような厚さとする。また、この工程におい
ては、犠牲酸化膜３６を生成した後にエッチングマスク
３４を除去しても良い。After that, as shown in FIG. 5B, in a second step, after removing the etching mask 34, the semiconductor substrate 31 is heated in an oxidizing atmosphere and the semiconductor substrate 3 is heated.
The surface layer of No. 1 is thermally oxidized to form a sacrificial oxide film 36 made of a thermal oxide film on the surface layer of the semiconductor substrate 31. The thickness of the sacrificial oxide film 36 is set so as to sufficiently cover the crystal defect layer 3 on the inner wall surface of the groove 35. Further, in this step, the etching mask 34 may be removed after the sacrificial oxide film 36 is formed.
【００３１】その後、図５（３）に示すように、第３の
工程として、犠牲酸化膜３６の上面に、上記第１および
第２の実施例と同様の耐酸化性材料層３７を成膜する。
成膜条件は、上記第１の実施例で示したと同様に設定す
る。Thereafter, as shown in FIG. 5C, as a third step, an oxidation resistant material layer 37 similar to that in the first and second embodiments is formed on the upper surface of the sacrificial oxide film 36. To do.
The film forming conditions are set in the same manner as shown in the first embodiment.
【００３２】次いで、図６（４）に示すように、第４の
工程として、半導体基体３１を再び酸化性の雰囲気内で
加熱し、上記第１の工程で生成した犠牲酸化膜３６を成
長させる。Next, as shown in FIG. 6 (4), in a fourth step, the semiconductor substrate 31 is heated again in an oxidizing atmosphere to grow the sacrificial oxide film 36 formed in the first step. .
【００３３】そして、図６（５）に示すように、第５の
工程として、耐酸化性材料層３７をエッチング除去し、
次いで、犠牲酸化膜３６をエッチング除去する。これら
の各層のエッチング除去は、上記第１の実施例と同様の
方法で行う。Then, as shown in FIG. 6 (5), as a fifth step, the oxidation resistant material layer 37 is removed by etching,
Then, the sacrificial oxide film 36 is removed by etching. The removal of each of these layers by etching is performed in the same manner as in the first embodiment.
【００３４】上記図５及び図６に示した溝の形成方法で
は、先ず、第１の工程で溝３５の内壁にはその内壁面で
充分な膜厚の犠牲酸化膜３６が生成される。次いで、上
記第１及び第２の実施例と同様に、溝３５の内壁に耐酸
化性材料層３７を成膜した後に再び半導体基体３１の表
面層を熱酸化させるため、これによって溝３５の底面周
辺の角部で犠牲酸化膜３６が成長する。したがって、生
成された犠牲酸化膜３６は、溝３５の内壁面と底面周辺
の角部とにおいて結晶欠陥層３の深さ範囲を充分にカバ
ーし、第５の工程でこの犠牲酸化膜３６をエッチング除
去することによって、結晶欠陥層３が除去される。In the groove forming method shown in FIGS. 5 and 6, the sacrificial oxide film 36 having a sufficient thickness is formed on the inner wall of the groove 35 in the first step. Then, as in the first and second embodiments, the surface layer of the semiconductor substrate 31 is thermally oxidized again after the oxidation resistant material layer 37 is formed on the inner wall of the groove 35. The sacrificial oxide film 36 grows at the peripheral corners. Therefore, the generated sacrificial oxide film 36 sufficiently covers the depth range of the crystal defect layer 3 at the inner wall surface of the groove 35 and the corners around the bottom surface, and the sacrificial oxide film 36 is etched in the fifth step. By removing, the crystal defect layer 3 is removed.
【００３５】上記の後、第１の実施例で図２に示したと
同様にして溝の内部を酸化膜で埋め込み、トレンチ分離
を形成する。After the above, in the same manner as shown in FIG. 2 in the first embodiment, the inside of the groove is filled with an oxide film to form a trench isolation.
【００３６】上記第１〜第３の実施例では、ウエハ状の
半導体基体にトレンチ分離を形成する場合を例に取って
説明を行った。しかし、本発明は上記に限らず、例えば
ウエハにトレンチキャパシタを形成する場合のように、
半導体基体に溝を形成してなる半導体装置の製造に広く
適用可能である。In the above-mentioned first to third embodiments, the case where the trench isolation is formed in the wafer-shaped semiconductor substrate has been described as an example. However, the present invention is not limited to the above, and, for example, when forming a trench capacitor on a wafer,
It can be widely applied to the manufacture of a semiconductor device in which a groove is formed in a semiconductor substrate.
【００３７】[0037]
【発明の効果】以上、本発明の溝の形成方法によれば、
溝の周壁よりも底面周辺の角部において膜厚の薄い耐酸
化性材料層を溝の内壁に成膜することによって、溝の内
壁面の酸化が抑制されるようにしている。このため、溝
の底面周辺の角部でより膜厚の厚い犠牲酸化膜を生成す
ることができる。そして、その後この犠牲酸化膜をエッ
チング除去することによって、溝を形成する際のエッチ
ングで溝の底面周辺の角部に生じた結晶欠陥を充分に除
去することができる。したがって、半導体基体に溝を形
成してなる半導体装置において、結晶欠陥によるリーク
電流を防止して素子特性の劣化を防止できる。そして、
第２及び第３の発明によれば、耐酸化性材料層を介して
半導体基体の表面層を熱酸化させ、これと前後して半導
体基体の表面層を露出させた状態で熱酸化を行うことに
よって、溝の底面周辺の角部と共に溝の内壁面にも充分
な膜厚の犠牲酸化膜を生成することができる。このた
め、犠牲酸化膜のエッチングによって、溝を形成する際
のエッチングで生じた溝の内壁の結晶欠陥を充分に除去
できる。したがって、上記と同様に半導体装置の素子特
性の劣化を防止できる。As described above, according to the groove forming method of the present invention,
By forming an oxidation resistant material layer having a smaller film thickness on the inner wall of the groove at the corners near the bottom surface than the peripheral wall of the groove, oxidation of the inner wall surface of the groove is suppressed. Therefore, a thicker sacrificial oxide film can be formed at the corners around the bottom surface of the groove. Then, by subsequently removing the sacrificial oxide film by etching, it is possible to sufficiently remove the crystal defects generated at the corners around the bottom surface of the groove due to the etching for forming the groove. Therefore, in a semiconductor device in which a groove is formed in a semiconductor substrate, it is possible to prevent leakage current due to crystal defects and prevent deterioration of element characteristics. And
According to the second and third aspects, the surface layer of the semiconductor substrate is thermally oxidized through the oxidation resistant material layer, and the thermal oxidation is performed before and after the surface layer of the semiconductor substrate is exposed. As a result, a sacrificial oxide film having a sufficient thickness can be formed not only on the corners around the bottom surface of the groove but also on the inner wall surface of the groove. Therefore, by etching the sacrificial oxide film, it is possible to sufficiently remove the crystal defects on the inner wall of the groove, which are caused by the etching when forming the groove. Therefore, similarly to the above, deterioration of the element characteristics of the semiconductor device can be prevented.
【図１】第１の実施例を説明する工程図である。FIG. 1 is a process diagram illustrating a first embodiment.
【図２】第１の実施例を説明する工程図である。FIG. 2 is a process diagram illustrating a first embodiment.
【図３】第２の実施例を説明する工程図である。FIG. 3 is a process diagram illustrating a second embodiment.
【図４】第２の実施例を説明する工程図である。FIG. 4 is a process diagram illustrating a second embodiment.
【図５】第３の実施例を説明する工程図である。FIG. 5 is a process diagram illustrating a third embodiment.
【図６】第３の実施例を説明する工程図である。FIG. 6 is a process diagram illustrating a third embodiment.
【図７】従来例を説明する工程図である。FIG. 7 is a process diagram illustrating a conventional example.
１１，２１，３１ 半導体基体 １５，２５，３５ 溝 １６，２６，３７ 耐酸化性材料層 １７，２７，３６ 犠牲酸化膜 ｔ1 耐酸化性材料層の膜厚（溝の内壁面） ｔ2 耐酸化性材料層の膜厚（溝の底面周辺の角部）11, 21, 31 Semiconductor substrate 15, 25, 35 Groove 16, 26, 37 Oxidation resistant material layer 17, 27, 36 Sacrificial oxide film t 1 Thickness of oxidation resistant material layer (inner wall surface of groove) t 2 Acid resistance Thickness of the chemical material layer (corner around the bottom of the groove)
Claims (3)
溝を形成する第１の工程と、 前記溝の底面周辺の角部における膜厚が当該溝の内壁面
における膜厚より薄くなるように当該溝の内壁に耐酸化
性材料層を成膜する第２の工程と、 前記半導体基体を酸化性の雰囲気内で加熱し、当該半導
体基体の表面層に熱酸化膜からなる犠牲酸化膜を生成す
る第３の工程と、 前記耐酸化性材料層と前記犠牲酸化膜とをエッチング除
去する第４の工程とからなることを特徴とする溝の形成
方法。1. A first step of forming a groove in a semiconductor substrate by dry etching, and an inner wall of the groove such that a film thickness at a corner portion around a bottom surface of the groove is thinner than an inner wall surface of the groove. A second step of forming an oxidation resistant material layer on the semiconductor substrate, and a third step of heating the semiconductor substrate in an oxidizing atmosphere to form a sacrificial oxide film made of a thermal oxide film on the surface layer of the semiconductor substrate. A method of forming a groove, comprising: a step; and a fourth step of etching away the oxidation resistant material layer and the sacrificial oxide film.
溝を形成する第１の工程と、 前記溝の底面周辺の角部における膜厚が当該溝の内壁面
における膜厚より薄くなるように当該溝の内壁に耐酸化
性材料層を成膜する第２の工程と、 前記半導体基体を酸化性の雰囲気内で加熱し、当該半導
体基体の表面層に熱酸化膜からなる犠牲酸化膜を生成す
る第３の工程と、 前記耐酸化性材料層をエッチング除去する第４の工程
と、 前記半導体基体を酸化性の雰囲気内で加熱し、前記犠牲
酸化膜を成長させる第５の工程と、 前記犠牲酸化膜をエッチング除去する第６の工程とから
なることを特徴とする溝の形成方法。2. A first step of forming a groove in a semiconductor substrate by dry etching, and an inner wall of the groove such that a film thickness at a corner portion around a bottom surface of the groove is thinner than an inner wall surface of the groove. A second step of forming an oxidation resistant material layer on the semiconductor substrate, and a third step of heating the semiconductor substrate in an oxidizing atmosphere to form a sacrificial oxide film made of a thermal oxide film on the surface layer of the semiconductor substrate. A fourth step of removing the oxidation resistant material layer by etching, a fifth step of heating the semiconductor substrate in an oxidizing atmosphere to grow the sacrificial oxide film, and a sacrificial oxide film. And a sixth step of removing by etching.
溝を形成する第１の工程と、 前記半導体基体を酸化性の雰囲気内で加熱し、当該半導
体基体の表面層に熱酸化膜からなる犠牲酸化膜を生成す
る第２の工程と、 前記溝の底面周辺の角部における膜厚が当該溝の内壁面
における膜厚より薄くなるように当該溝の内壁に耐酸化
性材料層を成膜する第３の工程と、 前記半導体基体を酸化性の雰囲気内で加熱し、前記犠牲
酸化膜を成長させる第４の工程と、 前記耐酸化性材料層と前記犠牲酸化膜とをエッチング除
去する第５の工程とからなることを特徴とする溝の形成
方法。3. A first step of forming a groove in a semiconductor substrate by dry etching; heating the semiconductor substrate in an oxidizing atmosphere to form a sacrificial oxide film made of a thermal oxide film on a surface layer of the semiconductor substrate. A second step of forming, and a third step of forming an oxidation resistant material layer on the inner wall of the groove so that the film thickness at the corners around the bottom surface of the groove is thinner than the film thickness on the inner wall surface of the groove. A step of heating the semiconductor substrate in an oxidizing atmosphere to grow the sacrificial oxide film, and a fifth step of removing the oxidation resistant material layer and the sacrificial oxide film by etching. A method for forming a groove, which comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26976393A JPH07106414A (en) | 1993-09-30 | 1993-09-30 | Formation of trench |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26976393A JPH07106414A (en) | 1993-09-30 | 1993-09-30 | Formation of trench |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106414A true JPH07106414A (en) | 1995-04-21 |
Family
ID=17476813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26976393A Pending JPH07106414A (en) | 1993-09-30 | 1993-09-30 | Formation of trench |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106414A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345400B1 (en) * | 1999-10-08 | 2002-07-26 | 한국전자통신연구원 | A trench formation method with tick edge oxide |
| JP2004311954A (en) * | 2003-01-17 | 2004-11-04 | Sharp Corp | Strained-silicon channel cmos with sacrificial shallow trench isolation oxide liner |
-
1993
- 1993-09-30 JP JP26976393A patent/JPH07106414A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345400B1 (en) * | 1999-10-08 | 2002-07-26 | 한국전자통신연구원 | A trench formation method with tick edge oxide |
| JP2004311954A (en) * | 2003-01-17 | 2004-11-04 | Sharp Corp | Strained-silicon channel cmos with sacrificial shallow trench isolation oxide liner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332409B2 (en) | Methods of forming trench isolation layers using high density plasma chemical vapor deposition | |
| JPH11289006A (en) | Method for formation of trench isolation in integrated circuit | |
| US6291312B1 (en) | Method for forming pullback opening above shallow trenc isolation structure | |
| JPH07106414A (en) | Formation of trench | |
| JPH05109883A (en) | Manufacture of semiconductor device | |
| KR100895825B1 (en) | Method for forming isolation layer in semiconductor device | |
| JP2000100926A (en) | Semiconductor device and manufacture thereof | |
| US20020197821A1 (en) | Method of forming shallow trench isolation | |
| JPH05102297A (en) | Manufacture of semiconductor device | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JPH11260906A (en) | Semiconductor device and its manufacture | |
| JPH07307382A (en) | Trench element isolation structure and formation thereof | |
| US7651960B2 (en) | Chemical vapor deposition method preventing particles forming in chamber | |
| US6887767B2 (en) | Method for manufacturing semiconductor device | |
| KR100503344B1 (en) | Method for manufacturing a shallow trench isolation layer of the semiconductor device | |
| KR100688778B1 (en) | Method for manufacturing semiconductor device | |
| JP4549039B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| KR100505427B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100782789B1 (en) | Method for fabricating semiconductor device | |
| TW388103B (en) | Method of forming field oxide layer with double sidewall layer | |
| KR101045548B1 (en) | Shallow Trench Isolation Method for Semiconductor Devices | |
| JP2000021827A (en) | Manufacture of semiconductor device | |
| JP2002100670A (en) | Semiconductor device and its manufacturing method | |
| KR100842883B1 (en) | Method for forming trench isolation in semiconductor device | |
| KR100688777B1 (en) | Method for manufacturing semiconductor device |