JPH07106221A - Manufacturing method of semiconductor element - Google Patents

Manufacturing method of semiconductor element

Info

Publication number
JPH07106221A
JPH07106221A JP5243470A JP24347093A JPH07106221A JP H07106221 A JPH07106221 A JP H07106221A JP 5243470 A JP5243470 A JP 5243470A JP 24347093 A JP24347093 A JP 24347093A JP H07106221 A JPH07106221 A JP H07106221A
Authority
JP
Japan
Prior art keywords
reticle
pattern
reticle rotation
rotation
vernier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5243470A
Other languages
Japanese (ja)
Inventor
Toshihiro Abe
敏弘 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5243470A priority Critical patent/JPH07106221A/en
Publication of JPH07106221A publication Critical patent/JPH07106221A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To enable the overlapping precision to be simultaneously checked by a method wherein the reticle rotation in exposure step is enabled to be checked furthermore a reticle rotation mark is made in a vernier pattern. CONSTITUTION:A vernier pattern 3 is provided on a scribe line 2 formed on a reticle while a reticle rotation mark is made on the same X axis or Y axis to make the vernier pattern 3 and the reticle rotation mark overlap with each other thereby enabling the reticle rotation to be checked in the processing step. Besides, the reticle rotation can be checked by checking the vernier pattern 3. Furthermore, the overlapping precision with the immediately before step as well as the reticle rotation in processing step can be checked by checking the vernier pattern 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体素子のリソグラ
フィ(Lithography) 工程に利用するステッパに係わり、
特にレチクルロ−テイションのチェックに好適する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stepper used in a lithography process of a semiconductor device,
It is particularly suitable for checking reticle rotation.

【0002】[0002]

【従来の技術】半導体基板に半導体素子を造り込むには
いぜんとしてリソグラフィ工程に頼っており、その露光
工程には縮小露光装置即ちステッパ−を利用するが、こ
の露光工程に先立って拡大マスク即ちレチクルを製作す
る。このような半導体素子の製造においては何枚ものマ
スクを使用して半導体ウエハ−回路パタ−ンを形成する
もので、半導体ウエハ−とマスクの正確な位置合せが必
要である。
2. Description of the Related Art A lithographic process is always used to form a semiconductor element on a semiconductor substrate, and a reduction exposure apparatus or stepper is used in the exposure process. An enlarged mask or reticle is used prior to this exposure process. To manufacture. In the manufacture of such a semiconductor device, a number of masks are used to form a semiconductor wafer-circuit pattern, and it is necessary to accurately align the semiconductor wafer and the mask.

【0003】ステッパ−はレチクルを1/2.5〜1/
10に縮小し、半導体ウエ−ハに所定のパタ−ンをステ
ップアンドリピ−ト(Step and Repeat) 方式により転写
させる装置である。
The stepper has a reticle of 1 / 2.5 to 1 /
It is an apparatus which reduces the size to 10 and transfers a predetermined pattern onto a semiconductor wafer by a step and repeat method.

【0004】レチクルの4隅に配置したバ−ニアパタ−
ンの主尺を半導体ウエハ−にステップアンドリピ−ト方
式により所定のパタ−ンを転写する。また不純物を半導
体ウエハ−に打込んだ後別のレチクルを用いてステッパ
−で前記パタ−ンとの位置合せを行ってからステップア
ンドリピ−ト方式でパタ−ンを転写する。
Vernier patterns arranged at the four corners of the reticle.
A predetermined pattern is transferred onto the semiconductor wafer by a step-and-repeat method. Further, after implanting the impurities into the semiconductor wafer, the stepper is aligned with the pattern using another reticle, and then the pattern is transferred by the step-and-repeat method.

【0005】この工程時レチクルの4隅に挿入されたバ
−ニアパタ−ンの副尺を読取ることにより前工程との重
ね合せ精度とレチクルロ−テイションを読取る方法があ
る。またステッパ−のレチクルロ−テイション測定用プ
ログラムに従って露光しバ−ニア値を読取りレチクルロ
−テイションを計算する方法が知られている。
There is a method of reading the overlay accuracy and the reticle rotation with the preceding process by reading the vernier patterns inserted in the four corners of the reticle during this process. There is also known a method of reading a vernier value by exposure according to a reticle rotation measuring program of a stepper and calculating a reticle rotation.

【0006】レチクルは原寸の2.5〜10倍程度の大
きさでバタ−ン形成されたガラス基板であり、光学的に
パタ−ンジネレイタ−を用いて製作する方法と電子ビ−
ム描画による方法がある。
The reticle is a glass substrate formed in a pattern with a size of 2.5 to 10 times the original size. The reticle is optically manufactured by using a pattern generator and an electronic beam.
There is a method of drawing.

【0007】マスタ−マスクはレチクルを1/2.5〜
1/10倍にし原寸まで縮小しながらレピ−タを用いる
ステップアンドリピ−ト方式により作成したマスクであ
る。このようにレチクルを利用して半導体ウエハ−に所
定のパタ−ンを転写するには、ステッパを利用しており
かつステップアンドリピ−ト方式を利用する。
The master mask has a reticle of 1 / 2.5-
It is a mask produced by a step-and-repeat method using a repeater while reducing the size to 1/10 times to the original size. In order to transfer a predetermined pattern onto the semiconductor wafer using the reticle, a stepper and a step-and-repeat method are used.

【0008】従って縮小比が大きい場合にはレチクルが
ワ−キングマスクとなり、1回に1〜数半導体チップし
か半導体ウエハ−に露光されない。このため全面露光に
は図1乃至図3に示すような3モ−ドで露光フィ−ルド
aをステップアンドリピ−ト露光する場合がある。各図
に示すように露光フィ−ルドaを複数個に区分して1〜
9ショットで半導体ウエハ−1全面を露光する。
Therefore, when the reduction ratio is large, the reticle serves as a working mask and only one to several semiconductor chips are exposed on the semiconductor wafer at one time. For this reason, in the whole surface exposure, there are cases where the exposure field a is subjected to step-and-repeat exposure in three modes as shown in FIGS. As shown in each figure, the exposure field a is divided into a plurality of sections 1 to
The entire surface of the semiconductor wafer-1 is exposed with 9 shots.

【0009】ところで半導体ウエハ−1には能動素子ま
たは受動素子が造込まれ、その周囲に設置するスクライ
ブラインをブレ−ドダイサ−を利用して細分化して半導
体チップを得る。
By the way, an active element or a passive element is built in the semiconductor wafer-1, and a scribe line installed around it is subdivided by using a blade dicer to obtain a semiconductor chip.

【0010】スクライブラインに相当するレチクルの4
隅にはバ−ニアパタ−ンを設置し、露光フィ−ルドaを
ステップアンドリピ−ト方式により露光する際に、前記
バ−ニアパタ−ンを重ねて差を求める方法も知られてい
る。
4 of the reticle corresponding to the scribe line
A method is also known in which a vernier pattern is installed in a corner, and when the exposure field a is exposed by the step-and-repeat method, the vernier pattern is overlapped to obtain a difference.

【0011】[0011]

【発明が解決しようとする課題】ステッパ−のレチクル
ロ−テイション測定用プロクラムを利用するのに、シリ
コン半導体ウエハ−を被覆するレジスト−レジストによ
り確認する方法では、製品パタ−ンのレチクルロ−テイ
ションを間接的に保証するために、製品毎のレチクルロ
−テイションが確認できない。
In the method of using a resist for measuring a reticle rotation of a stepper and confirming it with a resist covering a silicon semiconductor wafer, the reticle rotation of a product pattern is indirectly measured. Reticle rotation for each product cannot be confirmed in order to guarantee the quality.

【0012】またレチクルの4隅にバ−ニアパタ−ンを
設置した場合、2回目の露光と1回目の露光の重ね合せ
のズレはどちらの工程が悪いか特定できない。従ってレ
チクルロ−テイションが発生した際には、1回目の工程
と2回目の工程のどちらで生じているか別途評価が必要
になり、1回目の工程で発生している場合にはやり直し
(再PEP:Photo Engraving Process)ができずロットが使
用できなくなる。
Further, when vernier patterns are installed at the four corners of the reticle, it is impossible to specify which process is the wrong process for misalignment between the second exposure and the first exposure. Therefore, when reticle rotation occurs, it is necessary to separately evaluate whether it occurs in the first process or the second process, and if it occurs in the first process, try again (re-PEP: The Photo Engraving Process) cannot be performed and the lot cannot be used.

【0013】本発明はこのような事情により成されたも
ので、特に露光工程においてレチクルロ−テイションの
測定ができるようにし、かつバ−ニアパタ−ンにレチク
ルロ−テイションマ−クを入れて、重ね合せ精度も同時
にチェック可能にする。
The present invention has been made in view of the above circumstances. In particular, the reticle rotation mark can be measured in the exposure step, and the reticle rotation mark is put in the vernier pattern to superimpose the reticle rotation marks. The accuracy can be checked at the same time.

【0014】[0014]

【課題を解決するための手段】ステッパ用レチクルを利
用して露光フィ−ルド内に設置する重ね合せチェック用
マ−クを利用してレチクルロ−テイションを測定する点
に本発明に係わる半導体素子の製造方法の特徴がある。
A semiconductor device according to the present invention is characterized in that a reticle rotation is measured by using an overlay check mark provided in an exposure field using a stepper reticle. There is a feature of the manufacturing method.

【0015】[0015]

【作用】レチクルに形成するスクライブラインにバ−ニ
アパタ−ンを設け、同じX軸もしくはY軸上のパタ−ン
外にレチクルロ−テイションマ−クを形成し、バ−ニア
パタ−ンとレチクルロ−テイションマ−クが重なり合う
ことにより処理工程におけるレチクルロ−テイションを
調査可能とする。またバ−ニアパタ−ンを調査すること
によりレチクルロ−テイションが調査できるようにす
る。
A vernier pattern is provided on the scribe line formed on the reticle, and a reticle rotation mark is formed outside the pattern on the same X-axis or Y-axis to make a vernier pattern and a reticle rotation. By overlapping the marks, it becomes possible to investigate the reticle rotation in the processing process. Also, the reticle rotation can be investigated by investigating the vernier pattern.

【0016】またバ−ニアパタ−ンを調べることにより
直前の工程との重ね合せ精度ならびに処理工程のレチク
ルロ−テイションを調査する方法である。
Further, it is a method of examining the overlay accuracy with the immediately preceding step and the reticle rotation of the processing step by examining the vernier pattern.

【0017】[0017]

【実施例】本発明に係わる実施例を図4乃至図7を参照
して説明する。図4に示すように、レチクルパタ−ン1
のX軸とY軸にはスクライブライン2を設け、そのX軸
にバ−ニアパタ−ン3を、レチクルパタ−ン1外にレチ
クルロ−テイションマ−ク4をバ−ニアパタ−ン3に対
応して設ける。図5は逆にY軸にバ−ニアパタ−ン3を
そしてこれに対応する位置にレチクルロ−テイションマ
−ク4を形成する。即ちバ−ニアパタ−ン3とレチクル
ロ−テイションマ−ク4はスクライブラインのどの位置
に設置しても良い。
Embodiments of the present invention will be described with reference to FIGS. As shown in FIG. 4, the reticle pattern 1
A scribe line 2 is provided on the X-axis and Y-axis, and a vernier pattern 3 is provided on the X-axis, and a reticle rotation mark 4 is provided outside the reticle pattern 1 corresponding to the vernier pattern 3. Set up. On the contrary, in FIG. 5, a vernier pattern 3 is formed on the Y-axis and a reticle rotation mark 4 is formed at a position corresponding thereto. That is, the burner pattern 3 and the reticle rotation mark 4 may be installed at any position on the scribe line.

【0018】図6はスクライブライン2にバ−ニアパタ
−ン3を形成した例であり、図7はレチクルパタ−ン外
5にレチクルロ−テイションマ−ク4を形成した例であ
る。前記のようにステッパ−及びレチクルを利用して半
導体基板に所定のパタ−ンを転写するには、図1に示す
レチクル3を用いるステップアンドリピ−ト方式により
露光を行う。このために図6と図7のパタ−重ね合せて
図8に示すようなパタ−ンが得られる。図8の4、
4′、4″は重ね合せのズレ量を表している。
FIG. 6 shows an example in which a vernier pattern 3 is formed on the scribe line 2, and FIG. 7 shows an example in which a reticle rotation mark 4 is formed outside the reticle pattern 5. As described above, in order to transfer a predetermined pattern to the semiconductor substrate using the stepper and reticle, exposure is performed by the step-and-repeat method using the reticle 3 shown in FIG. Therefore, the patterns shown in FIG. 8 are obtained by superposing the patterns shown in FIGS. 4 of FIG.
4 ′ and 4 ″ represent the amount of overlay misalignment.

【0019】この場合レチクルロ−テイションが0μm
だとレチクルロ−テイションマ−ク4′はバ−ニアパタ
−ン3の真中にあるのに対してレチクルロ−テイション
マ−ク4と4′は内側に入ったように見える。この結果
レチクルロ−テイションの調査が可能になる。図6と図
7の斜線部はレチクル上に設置するCr面である。
In this case, the reticle rotation is 0 μm.
Then, the reticle rotation marks 4'are in the middle of the vernier pattern 3, while the reticle rotation marks 4 and 4'appear to be inside. As a result, it becomes possible to investigate the reticle rotation. The shaded area in FIGS. 6 and 7 is the Cr surface to be installed on the reticle.

【0020】またバ−ニアパタ−ン3をいわゆる抜きパ
タ−ンにより形成する場合でも動揺な結果が得られる。
Even when the vernier pattern 3 is formed by a so-called punching pattern, a swaying result can be obtained.

【0021】[0021]

【発明の効果】以上のように本発明に係わる半導体素子
の製造方法は、レチクルのパタ−ン領域を増加せずにレ
チクルロ−テイションの測定が可能になり、そのレチク
ルロ−テイションマ−クのピッチを可変にすることによ
り任意の精度内に入っているかどうかを顕微鏡により簡
単に調査できる。従来のバ−ニアパタ−ンでは、知り工
程におけるレチクルロ−テイションの調査ができなかっ
たが、本発明方法ではそれが可能になると共に、同じバ
−ニアパタ−ンにより前工程との重ね合せ精度が同時に
確認できる。
As described above, in the method of manufacturing a semiconductor device according to the present invention, the reticle rotation can be measured without increasing the pattern area of the reticle, and the pitch of the reticle rotation mark can be measured. By making variable, it is possible to easily investigate with a microscope whether it is within the desired accuracy. In the conventional vernier pattern, it was not possible to investigate the reticle rotation in the know process, but the method of the present invention makes it possible and the same vernier pattern allows the accuracy of superimposition with the preceding process to be simultaneously achieved. I can confirm.

【0022】また従来はレチクルロ−テイションが発生
した場合前工程が当該工程に起因するかを調べる必要が
あったが、本発明によれば当該工程さのレチクルロ−テ
イションを調査すれば良い。従ってレチクルロ−テイシ
ョンが発生してもやり直しにより修正できるために、作
業性が大幅に向上した。
Conventionally, when a reticle rotation occurs, it is necessary to check whether or not the previous process is caused by the process, but according to the present invention, the reticle rotation at the process may be investigated. Therefore, even if the reticle rotation occurs, it can be corrected by re-doing, and the workability is greatly improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】1露光フィ−ルドaを1ショットで行う例を示
す上面図である。
FIG. 1 is a top view showing an example in which one exposure field a is performed by one shot.

【図2】4露光フィ−ルドaを4ショットで行う例を示
す上面図である。
FIG. 2 is a top view showing an example in which four exposure fields a are performed by four shots.

【図3】9露光フィ−ルドaを9ショットで行う例を示
す上面図である。
FIG. 3 is a top view showing an example of performing 9 exposure fields a with 9 shots.

【図4】本発明の半導体素子の製造方法に利用するレチ
クルのY軸にバ−ニアパタ−ン及びレチクルロ−テイシ
ョンマ−クを配置した上面図である。
FIG. 4 is a top view in which a vernier pattern and a reticle rotation mark are arranged on the Y axis of a reticle used in the method of manufacturing a semiconductor device of the present invention.

【図5】本発明の半導体素子の製造方法に利用するレチ
クルのX軸にバ−ニアパタ−ン及びレチクルロ−テイシ
ョンマ−クを配置した上面図である。
FIG. 5 is a top view in which a vernier pattern and a reticle rotation mark are arranged on the X axis of a reticle used in the method of manufacturing a semiconductor device of the present invention.

【図6】本発明のバ−ニアパタ−ンのレチクルパタ−ン
例である。
FIG. 6 is an example of a reticle pattern of the vernier pattern of the present invention.

【図7】本発明のレチクルロ−テイションマ−クのレチ
クルパタ−ン例である。
FIG. 7 is an example of a reticle pattern of the reticle rotation mark of the present invention.

【図8】ステッパ−によるステップアンドリピ−ト工程
によりショットされたパタ−ンの重ね合せを行った半導
体基板の例である。
FIG. 8 is an example of a semiconductor substrate on which shot patterns are superposed by a step-and-repeat process using a stepper.

【符号の説明】[Explanation of symbols]

1:半導体基板、 a:露光フィ−ルド、 2:スクライブライン、 3:バ−ニアパタ−ン、 4、4′、4″:重ね合せのズレ量、 5:レチクルパタ−ン外。 1: semiconductor substrate, a: exposure field, 2: scribe line, 3: vernier pattern, 4, 4 ', 4 ": misalignment of superposition, 5: outside reticle pattern.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ステッパ用レチクル及び露光フィ−ルド
内に設置する重ね合せチェック用マ−クを利用してレチ
クルロ−テイションを測定することを特徴とする半導体
素子の製造方法。
1. A method of manufacturing a semiconductor device, characterized in that a reticle rotation is measured by using a reticle for a stepper and an overlay checking mark provided in an exposure field.
JP5243470A 1993-09-30 1993-09-30 Manufacturing method of semiconductor element Pending JPH07106221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5243470A JPH07106221A (en) 1993-09-30 1993-09-30 Manufacturing method of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5243470A JPH07106221A (en) 1993-09-30 1993-09-30 Manufacturing method of semiconductor element

Publications (1)

Publication Number Publication Date
JPH07106221A true JPH07106221A (en) 1995-04-21

Family

ID=17104374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5243470A Pending JPH07106221A (en) 1993-09-30 1993-09-30 Manufacturing method of semiconductor element

Country Status (1)

Country Link
JP (1) JPH07106221A (en)

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US7244533B2 (en) Method of the adjustable matching map system in lithography
KR0156422B1 (en) Reticle for manufacturing semiconductor device
KR960014963B1 (en) Manufacturing method of semiconductor device
US6357131B1 (en) Overlay reliability monitor
JP2000353657A (en) Exposure method, aligner, and semiconductor device manufactured using the aligner
CN108490746B (en) Photoetching alignment mark and alignment method thereof
JPH09129551A (en) Minute pattern alignment method of semiconductor element
US6127075A (en) Method for checking accuracy of a measuring instrument for overlay registration
US7333173B2 (en) Method to simplify twin stage scanner OVL machine matching
JPS5968928A (en) Manufacture of semiconductor device
JP2970473B2 (en) Alignment method and alignment error inspection method
JPH07106221A (en) Manufacturing method of semiconductor element
KR20090076141A (en) Align overlay integrated mark
JPH07142326A (en) Mask overlapping method
KR100271125B1 (en) Mask having aligning mark
KR100811372B1 (en) Overlay measuring mark
KR960011264B1 (en) Contact hole type confirmation method of semiconductor device
KR20010028305A (en) Method for revising registration
JPH0258777B2 (en)
KR100626742B1 (en) Manufacturing method of semiconductor device
KR960014964B1 (en) Manufacturing method of semiconductor device
KR20040059251A (en) Overlay mark with multiple box-type marks on one layer
KR20050037675A (en) Method for correcting an alignment of a stepper or a scanner in a photolithography processing
JPS59143159A (en) Pattern overlapping method for photoengraving process