JPH07105140A - Electronic computer - Google Patents

Electronic computer

Info

Publication number
JPH07105140A
JPH07105140A JP26942093A JP26942093A JPH07105140A JP H07105140 A JPH07105140 A JP H07105140A JP 26942093 A JP26942093 A JP 26942093A JP 26942093 A JP26942093 A JP 26942093A JP H07105140 A JPH07105140 A JP H07105140A
Authority
JP
Japan
Prior art keywords
calculation
input
display
arithmetic
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26942093A
Other languages
Japanese (ja)
Inventor
Yukihiro Nakano
幸弘 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP26942093A priority Critical patent/JPH07105140A/en
Publication of JPH07105140A publication Critical patent/JPH07105140A/en
Pending legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To provide an electronic computer which can know the arithmetic result of a part (halfway in arithmetic) of an inputted arithmetic expression. CONSTITUTION:This electronic computer is equipped with an arithmetic control part 11, a key input part 13, a storage part 17, and a display part 19, and numerals which constitutes mathematical expression and arithmetic symbols are inputted from a key input part 13 and stored in a storage part 17 and the mathematical expression is displayed at a display part 19. The arithmetic control part 11. When it detects the part which can be operated in the mathematical expression stored in the storage part 17, executes it, substitutes an arithmetic result for the corresponding part of the mathematical expression stored in the storage part 17, and shortens the intervals of data at need. Consequently, the arithmetic result is displayed at the display part 19 instead of the arithmetic expression.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、入力された演算式を
表示する書式表示方式の電子計算機に関し、特に、入力
された演算式を表示すると共に演算可能部分の演算を実
行し、実行済の演算式に代えて演算結果を表示する電子
計算機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a format display type electronic computer for displaying an input arithmetic expression, and more particularly to displaying an input arithmetic expression and executing an arithmetic operation of a computable portion and executing the arithmetic operation. The present invention relates to an electronic computer that displays a calculation result instead of a calculation formula.

【0002】[0002]

【従来の技術】実行したい数式(演算式)を入力して表
示し、最後に一括して演算を行う書式表示型の小型電子
計算機機が知られている。この種の小型電子計算機は、
例えば、「1+2×3×4」の計算を行う場合、入力さ
れた数式「1+2×3×4」を表示部に表示し、「=」
キーが入力された段階で、演算を一括して行い、演算結
果である「25」を表示する。
2. Description of the Related Art There is known a small format display type electronic computer for inputting and displaying a mathematical expression (arithmetic expression) to be executed and finally performing an operation collectively. This kind of small computer
For example, when calculating “1 + 2 × 3 × 4”, the input mathematical expression “1 + 2 × 3 × 4” is displayed on the display unit and “=” is displayed.
When the key is input, the calculation is collectively performed, and the calculation result “25” is displayed.

【0003】[0003]

【発明が解決しようとする課題】従来の書式表示型の小
型電子計算機では、前述のように、数式を全て入力した
後で、演算を一括して実行するので、途中の演算結果を
知ることができないという問題があった。例えば、上述
の数式において、「2×3」等の一部分の演算(途中演
算)の結果を知りたい場合でも、従来の小型電子計算機
では、その結果を得ることができないという問題があっ
た。また、入力した数式をそのまま表示するので大きな
表示領域を必要とするとする欠点もあった。
As described above, in the conventional format display type small computer, since all the mathematical expressions are inputted and the calculations are collectively executed, it is possible to know the calculation result in the middle. There was a problem that I could not. For example, in the above mathematical expression, even when it is desired to know the result of a partial operation (intermediate operation) such as “2 × 3”, there is a problem that the result cannot be obtained by the conventional small-sized electronic computer. Further, there is a drawback that a large display area is required because the input mathematical formula is displayed as it is.

【0004】この発明は上記実状に鑑みてなされたもの
で、入力された数式の一部(途中演算)の演算結果を知
ることのできる電子計算機を提供することを目的とす
る。また、この発明は、入力された数式を表示し、表示
された数式の中から演算可能な部分を検出して実行する
と共にその実行部分の演算結果を使用者に報知できる電
子計算機を提供することを目的とする。
The present invention has been made in view of the above situation, and an object thereof is to provide an electronic computer capable of knowing a calculation result of a part (halfway calculation) of an input mathematical formula. Further, the present invention provides an electronic computer capable of displaying an input mathematical formula, detecting and executing a calculable part in the displayed mathematical formula, and notifying a user of a calculation result of the executed part. With the goal.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる電子計算機は、置数キーと演算記
号キーを備え、数式を順次入力する入力手段と、前記入
力手段により入力された数式を記憶する記憶手段と、前
記記憶手段に記憶された数式を表示する表示手段と、前
記記憶手段に記憶された数式の全部または一部が演算可
能になったことを判断する判断手段と、前記判断手段の
判断に応答し、前記数式の演算可能部分の演算を実行
し、演算の実行結果を演算実行部分の表示に変えて前記
表示手段に表示させる演算制御手段を備えることを特徴
とする。
In order to achieve the above object, an electronic computer according to the present invention is provided with a numerical key and an arithmetic symbol key, input means for sequentially inputting mathematical formulas, and input by the input means. Storage means for storing the mathematical expression, display means for displaying the mathematical expression stored in the storage means, judgment means for judging that all or part of the mathematical expression stored in the storage means can be operated, In response to the judgment of the judgment means, there is provided an arithmetic control means for executing the arithmetic operation of the arithmetically operable part of the mathematical expression, changing the execution result of the arithmetic operation to the display of the arithmetic operation executing part and displaying it on the display means. .

【0006】[0006]

【作用】上記構成とすることにより、例えば、「9+8
×7÷6」という演算を実行する場合、「1+2×3
÷」を入力手段から入力した時点で、演算制御手段が部
分演算「2×3」の実行が可能であることを検出し、こ
の演算(途中演算)を実行し、演算結果の「56」を実
行済の演算「8×7」に変えて表示手段に表示する。従
って、その表示は、例えば、「1+56÷」となる。従
って、この発明の電子計算機によれば、書式表示方式で
あるにもかかわらず、途中演算の結果を表示画面上で容
易に把握できる。
With the above configuration, for example, "9 + 8"
When performing the operation of “× 7 ÷ 6”, “1 + 2 × 3”
÷ ”is input from the input means, the operation control means detects that the partial operation“ 2 × 3 ”can be executed, executes this operation (intermediate operation), and outputs the operation result“ 56 ”. It is displayed on the display means in place of the executed calculation “8 × 7”. Therefore, the display is, for example, “1 + 56 ÷”. Therefore, according to the electronic computer of the present invention, the result of the intermediate calculation can be easily grasped on the display screen despite the format display method.

【0007】[0007]

【実施例】以下、この発明の一実施例にかかる電子計算
機を図面を参照して説明する。図1に示すように、この
実施例にかかる電子計算機は、CPU11とCPU11
に接続されたキー入力部13、ROM15、RAM1
7、表示部19、演算可否判断部21を備える。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An electronic computer according to an embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1, the computer according to this embodiment includes a CPU 11 and a CPU 11.
Key input unit 13, ROM 15, RAM 1 connected to
7, a display unit 19, and a calculation availability determination unit 21.

【0008】CPU11は、入力された数式を実行する
演算部として作用すると共にCPU11に接続された各
部を制御する制御部として機能する。CPU11は、例
えば、1チップマイクロプロセッサ等から構成される。
The CPU 11 functions as an arithmetic unit that executes the input mathematical formula and also functions as a control unit that controls each unit connected to the CPU 11. The CPU 11 is composed of, for example, a one-chip microprocessor or the like.

【0009】キー入力部13は、CPU11に、数値を
入力するための置数キー「0」〜「9」、演算記号を入
力するための演算記号キー「+」、「−」、「×」、
「÷」、演算の実行を指示するイコール(「=」)キ
ー、クリアキー等の制御キー、その他のキーを有する。
The key input unit 13 is, to the CPU 11, numeral keys "0" to "9" for inputting numerical values, and operation symbol keys "+", "-", "x" for inputting operation symbols. ,
“÷”, an equal (“=”) key for instructing execution of calculation, control keys such as a clear key, and other keys.

【0010】ROM15は、CPU11の動作プログラ
ム、固定データ等を記憶する。RAM17は、入力デー
タ、演算途中経過、演算結果等を記憶するためのもので
あり、図2に示すように、入力レジスタ171と演算用
レジスタ173を備える。
The ROM 15 stores the operation program of the CPU 11, fixed data and the like. The RAM 17 is for storing input data, progress of calculation, calculation result, and the like, and includes an input register 171 and a calculation register 173 as shown in FIG.

【0011】入力レジスタ171は、キー入力部13か
ら入力された数値及び演算記号を入力順に記憶する。入
力レジスタ171に記憶されたデータのうち、下位領域
のデータが表示部19に表示される。演算用レジスタ1
73は、CPU11が演算を実行する際のワークエリア
として使用される。
The input register 171 stores numerical values and operation symbols input from the key input unit 13 in the order of input. Of the data stored in the input register 171, the data in the lower area is displayed on the display unit 19. Calculation register 1
Reference numeral 73 is used as a work area when the CPU 11 executes a calculation.

【0012】表示部19は、ドットマトリクスタイプの
液晶表示装置等から構成され、入力レジスタ171に記
憶されたデータのうち、表示領域内に記憶されたものを
表示する。
The display unit 19 is composed of a dot matrix type liquid crystal display device or the like, and displays the data stored in the display area among the data stored in the input register 171.

【0013】演算可否判断部21は、入力された数式
(入力レジスタ171に記憶された数式)中に実行可能
な演算部分が存在するか否かを判断し、判断結果をCP
U11に通知する。
The calculation propriety judging section 21 judges whether or not there is an executable calculation part in the input mathematical expression (the mathematical expression stored in the input register 171), and the judgment result is CP.
Notify U11.

【0014】次に、「1+2×3×4」の数式の演算を
実行する場合を例に、この実施例にかかる電子計算機の
動作を、図4、図5を参照して説明する。図3は、図1
に示す電子計算機の動作を示すフローチャート、図4
は、上述の演算を実行する場合のキー入力手順及び表示
の変化を示す図である。
Next, the operation of the electronic computer according to this embodiment will be described with reference to FIGS. 4 and 5 by taking the case of executing the operation of the mathematical expression of “1 + 2 × 3 × 4” as an example. FIG. 3 shows FIG.
4 is a flowchart showing the operation of the electronic computer shown in FIG.
[Fig. 6] is a diagram showing a key input procedure and a change in display when the above calculation is executed.

【0015】この電子計算機の電源が投入されると、C
PU11は、図示せぬ初期化処理を実行し、入力レジス
タ171をクリアし、その後、図4に示す処理を開始す
る。
When the power of this computer is turned on, C
The PU 11 executes an initialization process (not shown), clears the input register 171, and then starts the process shown in FIG.

【0016】上述の演算を実行する場合、操作者は、は
じめに、図4(A)に示すように置数キー「1」を入力
(操作)する。このキー入力は、ステップS1で検出さ
れ、ステップS2で操作されたキーが置数キーであるこ
とが判別され、ステップS3で置数処理が実行される。
When executing the above calculation, the operator first inputs (operates) the numeral key "1" as shown in FIG. 4 (A). This key input is detected in step S1, it is determined that the key operated in step S2 is a numeral key, and numeral processing is executed in step S3.

【0017】この置数処理において、CPU11は入力
レジスタ171に入力された数値をセットする。入力レ
ジスタ171の表示部分がいっぱいの場合、記憶データ
を一桁上位側にシフトし、入力された数値を最下位桁に
セットする。例えば、図5(A)に示す表示状態で、数
値「4」が入力されたような場合、図5(B)に示すよ
うに、表示データを一桁上位側にシフトし(この結果、
最上位桁の「1」が見えなくなる)、入力された数値
「4」を最下位桁にセットする。また、CPU11は、
入力データのオーバーフローをチェックし、オーバーフ
ローが発生した場合には、所定のエラー処理を行う。
In this numeral processing, the CPU 11 sets the numerical value input to the input register 171. When the display portion of the input register 171 is full, the stored data is shifted to the upper digit side by one digit and the input numerical value is set to the lowest digit. For example, when the numerical value “4” is input in the display state shown in FIG. 5A, the display data is shifted to the upper digit by one digit as shown in FIG. 5B.
The most significant digit "1" disappears) and the input numerical value "4" is set to the least significant digit. In addition, the CPU 11
The overflow of input data is checked, and if an overflow occurs, a predetermined error process is performed.

【0018】この例では、入力レジスタ171の表示部
分の最上位桁に「1」がセットされ、入力数値「1」と
入力位置を示すカーソルが図4(A)に示すように、表
示部19に表示される。以上の処理を終了すると、フロ
ーはステップS1にリターンし、次のキー入力を待つ。
In this example, "1" is set in the most significant digit of the display portion of the input register 171, and the input numerical value "1" and the cursor indicating the input position are displayed on the display unit 19 as shown in FIG. 4 (A). Is displayed in. When the above processing is completed, the flow returns to step S1 to wait for the next key input.

【0019】次に、操作者は、図4(B)に示すよう
に、演算記号キー「+」を操作する。この場合、演算記
号キーが操作されたことが、ステップS1とS2を経て
ステップS4で判別され、フローはステップS5に進
む。ステップS5において、演算可否判断部21は、入
力された数式中に演算(途中演算)が可能な部分が存在
するか否かを判別する。この段階では、「1+」が入力
されただけなので、演算を行うことができない。そこ
で、演算可否判断部21は、「NO」と判断し、フロー
はステップS6に進み表示処理を行う。ステップS6に
おいて、CPU11は、演算記号「+」を入力レジスタ
171にセットする(必要に応じて、値数処理と同様に
入力データのシフト、オーバーフローのチェック等の処
理も実行する)。このため、表示部19は図4(C)に
示すように「10+」とカーソルを表示する。その後、
フローはステップS1にリターンする。
Next, the operator operates the operation symbol key "+" as shown in FIG. 4 (B). In this case, it is determined in step S4 that the operation symbol key has been operated through steps S1 and S2, and the flow proceeds to step S5. In step S5, the calculation propriety determination unit 21 determines whether or not there is a calculation-possible (intermediate calculation) part in the input mathematical expression. At this stage, since only "1+" is input, the operation cannot be performed. Therefore, the calculation propriety determination unit 21 determines “NO”, and the flow proceeds to step S6 to perform display processing. In step S6, the CPU 11 sets the operation symbol "+" in the input register 171 (if necessary, the input data shift, overflow check, and the like are also executed similarly to the value number processing). Therefore, the display unit 19 displays the cursor "10+" as shown in FIG. afterwards,
The flow returns to step S1.

【0020】次に、操作者は、図4(C)に示すよう
に、置数キー「2」を入力する。この場合、フローはス
テップS1,S2を経てステップS3に至る。ステップ
S3の置数処理において、CPU11は、入力レジスタ
171に「2」をセットする。このため、表示部19に
は、図4(C)に示すように、「1+2」とカーソルが
表示される。
Next, the operator inputs the numeral key "2" as shown in FIG. 4 (C). In this case, the flow goes to step S3 through steps S1 and S2. In the numeral processing of step S3, the CPU 11 sets “2” in the input register 171. Therefore, as shown in FIG. 4C, the cursor “1 + 2” is displayed on the display unit 19.

【0021】次に、操作者は、図4Eに示すように、演
算記号キー「×」を入力する。この場合、フローはステ
ップS1,S2,S4,を経てステップS5に至り、演
算可否判断部21は、途中演算が可能か否かを判別す
る。この段階では、「1+2×」が入力されただけなの
で、演算を行うことができない。そこで、演算可否判断
部21は、「NO」と判断し、フローはステップS6に
進む。ステップS6において、CPU11は、演算記号
「×」を入力レジスタ171にセットする。このため、
表示部19は図4(D)に示すように数式「1+2×」
とカーソルを表示する。その後、フローはステップS1
にリターンする。
Next, the operator inputs the operation symbol key "x" as shown in FIG. 4E. In this case, the flow goes to step S5 through steps S1, S2, S4, and the calculation propriety determination unit 21 determines whether mid-course calculation is possible. At this stage, only “1 + 2 ×” has been input, so the operation cannot be performed. Therefore, the calculation availability determination unit 21 determines “NO”, and the flow proceeds to step S6. In step S6, the CPU 11 sets the operation symbol “×” in the input register 171. For this reason,
The display unit 19 displays the mathematical expression “1 + 2 ×” as shown in FIG.
And the cursor is displayed. After that, the flow is step S1.
Return to.

【0022】次に、操作者は、図4(E)に示すよう
に、置数キー「3」を入力する。すると、フローはステ
ップS1,S2を経てステップS3に至る。ステップS
3において、CPU11は、入力レジスタ171に
「3」をセットする。従って、表示部19の表示は、図
4(E)に示すようになる。
Next, the operator inputs the numeral key "3" as shown in FIG. 4 (E). Then, the flow goes to step S3 through steps S1 and S2. Step S
In 3, the CPU 11 sets “3” in the input register 171. Therefore, the display on the display unit 19 is as shown in FIG.

【0023】次に、操作者は、図4(F)に示すよう
に、演算記号キー「×」を入力する。この場合、フロー
はステップS1,S2,S4を経てステップS5に至
り、演算可否判断部21は、途中演算が可能であるか否
かを判別する。「1+2×3×」と入力された段階で
は、「2×3」の途中演算が可能であり、ステップS5
で、「YES」と判別され、フローはステップS7に進
む。ステップS7において、CPU11は、途中演算
「2×3」を実行し、演算結果「6」を得る。
Next, the operator inputs the operation symbol key "x" as shown in FIG. 4 (F). In this case, the flow goes to step S5 through steps S1, S2, and S4, and the calculation propriety determination unit 21 determines whether mid-course calculation is possible. At the stage when "1 + 2 × 3 ×" is input, the intermediate calculation of "2 × 3" is possible, and step S5
Then, the determination is “YES”, and the flow proceeds to step S7. In step S7, the CPU 11 executes the intermediate calculation “2 × 3” to obtain the calculation result “6”.

【0024】次に、CPU11は、ステップS8におい
て、演算後の表示処理を行う。即ち、CPU11は、実
行した演算「2×3」に代えて演算結果「6」を入力レ
ジスタ171にセットし、さらに、表示を詰める(スペ
ースをなくす)処理を行う。このため、表示部19の表
示は、図4(F)に示すようになる。なお、数式の一部
を演算結果に置き換える際、演算結果の方が実行済の数
式より桁数が大きい場合には、例えば、表示データをシ
フトし、演算結果を表示する領域を確保してから、置き
換えの処理を行う。
Next, the CPU 11 performs post-calculation display processing in step S8. That is, the CPU 11 sets the calculation result “6” in the input register 171 in place of the executed calculation “2 × 3”, and further performs the processing of filling the display (eliminating the space). Therefore, the display on the display unit 19 is as shown in FIG. When replacing a part of the formula with the calculation result, if the calculation result has a larger number of digits than the executed formula, for example, after shifting the display data and securing the area for displaying the calculation result, , Perform the replacement process.

【0025】次に、操作者は、図4(G)に示すよう
に、置数キー「4」を入力する。この場合、フローはS
1,S2を経てステップS3に至り、CPU11は入力
レジスタ171に「4」をセットする。従って、表示部
19の表示は、図4(G)に示すようになる。
Next, the operator inputs the numeral key "4" as shown in FIG. In this case, the flow is S
The CPU 11 sets "4" in the input register 171 through steps S1, S2 and S3. Therefore, the display on the display unit 19 is as shown in FIG.

【0026】以上で、数式の入力が終了したので、操作
者は、図4(G)に示すように、「=」キーを操作す
る。この場合、フローはステップS1,S2,S4を経
てステップS9に至る。ステップS9において、操作さ
れたキーが「=」キーであることが検出され、フローは
ステップS10に進む。ステップ10において、CPU
11は、入力レジスタ171に記憶されている数式、即
ち、「1+6×4」の演算を実行し、演算結果「25」
を得る。次に、ステップS11において、CPU11は
入力レジスタ171の内容をクリアし、演算結果「2
5」を入力レジスタ171の表示領域に設定する。この
ため、表示部19の表示は、図4(H)に示すようにな
る。
Since the input of the mathematical expression is completed, the operator operates the "=" key as shown in FIG. 4 (G). In this case, the flow goes to step S9 through steps S1, S2 and S4. In step S9, it is detected that the operated key is the "=" key, and the flow proceeds to step S10. In step 10, CPU
11 executes the mathematical expression stored in the input register 171, that is, the calculation of “1 + 6 × 4”, and the calculation result “25”.
To get Next, in step S11, the CPU 11 clears the contents of the input register 171, and the calculation result “2
5 ”is set in the display area of the input register 171. Therefore, the display on the display unit 19 is as shown in FIG.

【0027】なお、数値キーや演算記号キー、「=」キ
ー以外のキー、例えば、クリアキーが入力された場合に
は、フローはステップS1,S2,S4、S9を経てス
テップS12に至り、入力キーに対応する処理が実行さ
れる。
When a key other than the numeric key, the operation symbol key, and the "=" key is input, for example, the clear key, the flow goes to step S12 via steps S1, S2, S4, S9, and the input. The process corresponding to the key is executed.

【0028】以上説明したように、この実施例によれ
ば、書式表示方式の電子計算機において、入力された数
式の途中演算を逐次実行し、演算結果を演算式に代えて
表示するようにした。従って、操作者は、途中演算の演
算結果を確認しながら、演算を実行できる。
As described above, according to this embodiment, in the format display type electronic computer, the intermediate calculation of the input mathematical formula is sequentially executed and the calculation result is displayed instead of the calculation formula. Therefore, the operator can execute the calculation while confirming the calculation result of the intermediate calculation.

【0029】なお、この発明は上記実施例に限定され
ず、種々の応用、変更が可能である。例えば、上記実施
例では、表示部の上位桁から順に入力データを表示した
が、下位桁から順に表示するようにしてもよい。この場
合、ステップS3,S6、S8,S11等で、入力レジ
スタ171に設定されているデータを1桁上位にシフト
した後、最下位桁に新たに入力された数値又は演算記号
をセットする。この場合のキー操作の手順(図4に示す
手順と同一)と表示の変化の例を図6に示す。また、図
6(F)に示すように、演算結果を演算式に置き換えた
際、置き換えた部分であることを示す記号(図6(F)
ではアンダーライン)を表示してもよい。
The present invention is not limited to the above embodiment, and various applications and modifications are possible. For example, in the above embodiment, the input data is displayed in order from the upper digit of the display unit, but it may be displayed in order from the lower digit. In this case, in steps S3, S6, S8, S11, etc., the data set in the input register 171 is shifted to the upper digit by one digit, and then the newly input numerical value or operation symbol is set in the lowermost digit. FIG. 6 shows an example of the key operation procedure (same as the procedure shown in FIG. 4) and display changes in this case. Further, as shown in FIG. 6 (F), when the operation result is replaced with an operation expression, a symbol indicating the replaced part (FIG. 6 (F)
Underline) may be displayed.

【0030】上記実施例では、表示部19をドットマト
リクスタイプの表示部としたが、他の形式の表示部でも
よい。また、キー入力部13に、上述の途中演算を実行
するモードと従来通りの途中演算を実行しないモードの
選択キーを設け、途中演算モードを選択した場合のみ、
上述の途中演算を実行するようにしてもよい。この場
合、例えば、図3のステップS1の前にモードを判定す
るステップを追加し、モードが途中演算実施モードの場
合には、ステップS1に進み、従来モードの場合には、
通常知られた従来の処理手順を実行するよにすればよ
い。
In the above embodiment, the display unit 19 is a dot matrix type display unit, but other types of display units may be used. In addition, the key input unit 13 is provided with a selection key for a mode for executing the above intermediate calculation and a mode for not executing the conventional intermediate calculation, and only when the intermediate calculation mode is selected,
You may make it perform the above-mentioned intermediate calculation. In this case, for example, a step of determining the mode is added before step S1 of FIG. 3, and when the mode is the intermediate calculation execution mode, the process proceeds to step S1, and when the mode is the conventional mode,
A generally known conventional processing procedure may be executed.

【0031】[0031]

【発明の効果】以上説明したように、この発明によれ
ば、数式を表示するタイプの電子計算機において、途中
演算の演算結果を確認しながら、演算を実行できる。
As described above, according to the present invention, it is possible to execute a calculation in an electronic computer of a type that displays a mathematical formula while confirming the calculation result of the intermediate calculation.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例にかかる電子計算機の回路
構成を示すブロック図である。
FIG. 1 is a block diagram showing a circuit configuration of an electronic computer according to an embodiment of the present invention.

【図2】図1に示すRAMの構成を示す図である。FIG. 2 is a diagram showing a configuration of a RAM shown in FIG.

【図3】図1に示す電子計算機の動作の主要部分を説明
するためのフローチャートである。
FIG. 3 is a flowchart for explaining a main part of the operation of the electronic computer shown in FIG.

【図4】「1+2×3×4」の演算を実行する際の、キ
ー操作の手順及び表示部の表示の変化を示す図である。
FIG. 4 is a diagram showing a key operation procedure and a change in display on a display unit when executing a calculation of “1 + 2 × 3 × 4”.

【図5】表示部の表示が一杯である際のCPUの動作を
説明するための図である。
FIG. 5 is a diagram for explaining the operation of the CPU when the display section is full of display.

【図6】表示部の表示の他の例を示す図である。FIG. 6 is a diagram showing another example of display on the display unit.

【符号の説明】[Explanation of symbols]

11・・・CPU、13・・・キー入力部、15・・・ROM,
17・・・RAM、19・・・表示部、21・・・演算可否判断
部、171・・・入力レジスタ、173・・・演算用レジスタ
11 ... CPU, 13 ... Key input unit, 15 ... ROM,
17 ... RAM, 19 ... Display unit, 21 ... Computability determination unit, 171 ... Input register, 173 ... Computation register

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】置数キーと演算記号キーを備え、数式を順
次入力する入力手段と、 前記入力手段により入力された数式を記憶する記憶手段
と、 前記記憶手段に記憶された数式を表示する表示手段と、 前記記憶手段に記憶された数式の全部または一部が演算
可能になったことを判断する判断手段と、 前記判断手段の判断に応答し、前記数式の演算可能部分
の演算を実行し、演算の実行結果を演算実行部分の表示
に変えて前記表示手段に表示させる演算制御手段を備え
ることを特徴とする電子計算機。
1. An input unit, which comprises a numerical key and an operation symbol key, for sequentially inputting mathematical formulas, a storage unit for storing mathematical formulas input by the input unit, and a mathematical formula stored in the storage unit. Display means, judging means for judging that all or part of the mathematical formulas stored in the storing means can be calculated, and in response to the judgment of the judging means, executes the calculation of the operable part of the mathematical formulas. Then, the electronic computer is provided with an operation control means for changing the execution result of the operation to a display of the operation executing portion and displaying it on the display means.
【請求項2】入力部と表示部と演算制御部を備え、演算
式を構成する数値及び演算記号を前記入力部より順次入
力し、入力された演算式を前記表示部に表示し、前記演
算制御部により前記表示部に表示された演算を実行する
電子計算機において、 前記演算制御部は、入力された演算式の少なくとも一部
が演算可能となったことを判別する手段を備え、演算可
能部分の演算を実行し、前記演算式の演算実行部分に変
えて、該演算の演算結果を前記表示部に表示させる手段
を備えることを特徴とする電子計算機。
2. An input unit, a display unit, and an arithmetic control unit, wherein numerical values and arithmetic symbols constituting an arithmetic expression are sequentially input from the input unit, the inputted arithmetic expression is displayed on the display unit, and the arithmetic operation is performed. In the electronic computer that executes the calculation displayed on the display unit by the control unit, the calculation control unit includes a unit that determines that at least a part of the input arithmetic expression can be calculated. An electronic computer comprising means for executing the calculation of 1., changing to the calculation execution part of the calculation formula, and displaying the calculation result of the calculation on the display section.
JP26942093A 1993-10-04 1993-10-04 Electronic computer Pending JPH07105140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26942093A JPH07105140A (en) 1993-10-04 1993-10-04 Electronic computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26942093A JPH07105140A (en) 1993-10-04 1993-10-04 Electronic computer

Publications (1)

Publication Number Publication Date
JPH07105140A true JPH07105140A (en) 1995-04-21

Family

ID=17472177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26942093A Pending JPH07105140A (en) 1993-10-04 1993-10-04 Electronic computer

Country Status (1)

Country Link
JP (1) JPH07105140A (en)

Similar Documents

Publication Publication Date Title
JP3140916B2 (en) Formula input device
JPH07105140A (en) Electronic computer
JP3567292B2 (en) Electronic computer and factorization display processing method
JP3252493B2 (en) Electronic calculator and its calculation processing method
JP5728853B2 (en) Electronic computer and program
EP0421351A2 (en) An electronic computer
JP5141208B2 (en) Prime factorization calculator
US5886910A (en) Computer with a check function
JP3557645B2 (en) Electronic computer
JP3498323B2 (en) Electronic calculator and arithmetic processing method
JP2016192232A (en) Electronic apparatus and program
JP2560344Y2 (en) Small electronic calculator
JPH01175062A (en) Electronic computer
JP2695296B2 (en) calculator
JPH0738995Y2 (en) Small computer
JPH07105141A (en) Electronic computer
JPH04308960A (en) Computer
JP4893340B2 (en) Calculation apparatus and calculation program
JPH05324564A (en) Electronic computer
JP2700960B2 (en) Electronic desk calculator
JP2000122979A (en) Calculating device and storage medium
JPH11102346A (en) Desk top electronic calculator
KR200342966Y1 (en) Electric calculator
JPH04250555A (en) Electronic computer
JPS6243227B2 (en)