JPH07104313A - 液晶表示装置の欠陥修正方法 - Google Patents
液晶表示装置の欠陥修正方法Info
- Publication number
- JPH07104313A JPH07104313A JP24557293A JP24557293A JPH07104313A JP H07104313 A JPH07104313 A JP H07104313A JP 24557293 A JP24557293 A JP 24557293A JP 24557293 A JP24557293 A JP 24557293A JP H07104313 A JPH07104313 A JP H07104313A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- display
- gate
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴを用いたアクティブマトリク液晶表示
装置において、ＴＦＴの不良を修正して、表示品位を向
上する。 【構成】不良ＴＦＴのゲート電極（１２）とソース電極
（２０）の重畳部にレーザーを照射することにより、コ
ンタクトホール（２１）を形成し、ゲート電極（１２）
とソース電極（２０）を短絡させる。これにより、表示
電極（１７）にゲート信号を入力して液晶を駆動して、
白点欠陥を黒に修正することで表示品位の向上を計る。
装置において、ＴＦＴの不良を修正して、表示品位を向
上する。 【構成】不良ＴＦＴのゲート電極（１２）とソース電極
（２０）の重畳部にレーザーを照射することにより、コ
ンタクトホール（２１）を形成し、ゲート電極（１２）
とソース電極（２０）を短絡させる。これにより、表示
電極（１７）にゲート信号を入力して液晶を駆動して、
白点欠陥を黒に修正することで表示品位の向上を計る。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置の欠陥修
正方法に関し、特に、薄膜トランジスタの不動作に起因
する点欠陥の修正方法に関する。
正方法に関し、特に、薄膜トランジスタの不動作に起因
する点欠陥の修正方法に関する。
【０００２】
【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（以下、ＴＦＴと略す）を用いたアクテ
ィブマトリクス型は精細な動画表示が可能であり、ディ
スプレイに使用されている。
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（以下、ＴＦＴと略す）を用いたアクテ
ィブマトリクス型は精細な動画表示が可能であり、ディ
スプレイに使用されている。
【０００３】アクティブマトリクス型液晶表示装置は、
ＴＦＴによりスイッチングされる表示電極がマトリクス
状に配置されたＴＦＴ基板と、共通電極を有する対向基
板が液晶層を挟んで貼り合わされて構成される。そし
て、ＴＦＴを約６０Ｈｚで列ごとに順次一斉にＯＮ状態
にし、この走査に同期して各ＴＦＴより表示電極にデー
タ信号を入力することにより表示が行われる。対応する
液晶は所定の駆動がなされて光の透過率が制御されるこ
とにより多階調表示が行われ、状態は液晶容量により１
フィールド期間中保存され、次フィールドで交流反転し
て書き換えられる。この動作をくりかえすことにより動
画表示が行われる。
ＴＦＴによりスイッチングされる表示電極がマトリクス
状に配置されたＴＦＴ基板と、共通電極を有する対向基
板が液晶層を挟んで貼り合わされて構成される。そし
て、ＴＦＴを約６０Ｈｚで列ごとに順次一斉にＯＮ状態
にし、この走査に同期して各ＴＦＴより表示電極にデー
タ信号を入力することにより表示が行われる。対応する
液晶は所定の駆動がなされて光の透過率が制御されるこ
とにより多階調表示が行われ、状態は液晶容量により１
フィールド期間中保存され、次フィールドで交流反転し
て書き換えられる。この動作をくりかえすことにより動
画表示が行われる。
【０００４】特に、両基板表面にポリイミド膜を形成
し、互いに直交する方向にラビング処理をするなどの平
行配向処理を行い、液晶層に正の誘電率異方性を有する
ネマティック液晶を用いて、これを両基板間で９０℃に
ねじったツイステッドネマティック（以下、ＴＮと略す
る）モードは最も一般的である。更に、ノーマリホワイ
ト（以下、ＮＷと略する）モードの場合、ラビング方向
に対応して偏光軸が互いに直交するように偏光板を配置
すると、電圧無印加時には入射光はＴＮ液晶に沿って回
転して通過するため、明るい状態となり表示は白に認識
される。閾値以上の実効電圧を印加して液晶分子のねじ
れの解消を調整することにより、透過率が制御されて所
望の階調表示が行われる。更に、赤、緑、青のカラーフ
ィルターを設けることにより、混色加法によるフルカラ
ー画像が得られる。
し、互いに直交する方向にラビング処理をするなどの平
行配向処理を行い、液晶層に正の誘電率異方性を有する
ネマティック液晶を用いて、これを両基板間で９０℃に
ねじったツイステッドネマティック（以下、ＴＮと略す
る）モードは最も一般的である。更に、ノーマリホワイ
ト（以下、ＮＷと略する）モードの場合、ラビング方向
に対応して偏光軸が互いに直交するように偏光板を配置
すると、電圧無印加時には入射光はＴＮ液晶に沿って回
転して通過するため、明るい状態となり表示は白に認識
される。閾値以上の実効電圧を印加して液晶分子のねじ
れの解消を調整することにより、透過率が制御されて所
望の階調表示が行われる。更に、赤、緑、青のカラーフ
ィルターを設けることにより、混色加法によるフルカラ
ー画像が得られる。
【０００５】
【発明が解決しようとする課題】しかし、ＴＦＴは構造
が複雑である上、ディスプレイパネルの大型化による画
素数の増加や、画質の高精細化に伴う微細化のためにＴ
ＦＴの欠陥発生率が上昇していた。ＮＷモードの場合、
特に、製造過程でのマスクずれなどによりＴＦＴが不動
作となると、対応する液晶が駆動せず常時白となり、表
示画像中に白点として認識され、見にくい画面となって
いた。
が複雑である上、ディスプレイパネルの大型化による画
素数の増加や、画質の高精細化に伴う微細化のためにＴ
ＦＴの欠陥発生率が上昇していた。ＮＷモードの場合、
特に、製造過程でのマスクずれなどによりＴＦＴが不動
作となると、対応する液晶が駆動せず常時白となり、表
示画像中に白点として認識され、見にくい画面となって
いた。
【０００６】冗長設計として、１画素に複数のトランジ
スタを形成する構造や、複数配線の構造があるが、いず
れもプロセスの複雑化や開口率の減少などの問題があっ
た。
スタを形成する構造や、複数配線の構造があるが、いず
れもプロセスの複雑化や開口率の減少などの問題があっ
た。
【０００７】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、透明な絶縁性基板上にマトリクス状に配置
された表示電極と、前記表示電極の列間に設けられたゲ
ートラインと、前記表示電極の行間に設けられたドレイ
ンラインと、前記ゲートラインと一体のゲート電極、前
記ドレインラインと一体のドレイン電極、前記表示電極
に接続されるソース電極及び半導体層より構成され、前
記表示電極に信号を供給する薄膜トランジスタとを有す
る液晶表示装置の欠陥修正方法であって、前記薄膜トラ
ンジスタのゲート電極とソース電極の重畳部に、前記基
板の表面、または、裏面よりレーザー照射を行って、レ
ーザー照射を行って、ゲート電極とソース電極を短絡さ
せる方法により前記課題を解決するものである。
みて成され、透明な絶縁性基板上にマトリクス状に配置
された表示電極と、前記表示電極の列間に設けられたゲ
ートラインと、前記表示電極の行間に設けられたドレイ
ンラインと、前記ゲートラインと一体のゲート電極、前
記ドレインラインと一体のドレイン電極、前記表示電極
に接続されるソース電極及び半導体層より構成され、前
記表示電極に信号を供給する薄膜トランジスタとを有す
る液晶表示装置の欠陥修正方法であって、前記薄膜トラ
ンジスタのゲート電極とソース電極の重畳部に、前記基
板の表面、または、裏面よりレーザー照射を行って、レ
ーザー照射を行って、ゲート電極とソース電極を短絡さ
せる方法により前記課題を解決するものである。
【０００８】
【作用】通常、アライメントマージンとして、ゲート−
ドレイン電極及びゲート−ソース電極は重畳して形成さ
れるため、ゲート−ソース電極の重畳部にレーザーを照
射することにより、ゲート−ソース電極間にコンタクト
ホールが形成されるとともに、ゲート−ソース電極のメ
タルが溶解してコンタクトホールに流入し、ゲート電極
とソース電極が短絡される。ゲート電極には走査信号と
して、表示電極に入力されるデータ信号よりも大きな実
効電圧が加えられているので、液晶層には閾値よりも十
分に大きな電圧が印加され、常時黒に設定される。ＮＷ
モードの表示画面中では、黒点は白点よりも認識されに
くいことが知られており、ＴＦＴの不動作による白の点
欠陥を黒に修正することにより、画面を見やすくするこ
とができる。
ドレイン電極及びゲート−ソース電極は重畳して形成さ
れるため、ゲート−ソース電極の重畳部にレーザーを照
射することにより、ゲート−ソース電極間にコンタクト
ホールが形成されるとともに、ゲート−ソース電極のメ
タルが溶解してコンタクトホールに流入し、ゲート電極
とソース電極が短絡される。ゲート電極には走査信号と
して、表示電極に入力されるデータ信号よりも大きな実
効電圧が加えられているので、液晶層には閾値よりも十
分に大きな電圧が印加され、常時黒に設定される。ＮＷ
モードの表示画面中では、黒点は白点よりも認識されに
くいことが知られており、ＴＦＴの不動作による白の点
欠陥を黒に修正することにより、画面を見やすくするこ
とができる。
【０００９】
【実施例】続いて、本発明の実施例を図１及び図２を参
照しながら説明する。図１はＴＦＴ部の平面図、図２は
図１のＡ−Ａ線に沿った断面図である。まず透明基板
（１０）上に、例えばＣｒをスパッタリングなどにより
１５００Å程度の厚さに積層し、これをパターニングす
ることにより、互いに平行な複数のゲートライン（１
１）が形成されるとともに、ＴＦＴ部にはゲートライン
（１１）と一体のゲート電極（１２）が形成される。次
に、ゲート絶縁膜（１３）であるＳｉＮXを、プラズマ
ＣＶＤにより２０００〜４０００Å程度の厚さに積層
し、引き続きプラズマＣＶＤで、チャンネル層となるａ
−Ｓｉ（１４）を５００〜１０００Åの厚さに、パシベ
ーション用のＳｉＮX（１５）を２５００Å程度の厚さ
に積層する。Ｐ−ＳｉＮX（１５）はパターニングによ
り、ソース−ドレイン間のチャンネル上に被覆される。
次に、ソース−チャンネル間及びドレイン−チャンネル
間のコンタクトを向上するために、燐などによりＮ+型
にドープされたａ−Ｓｉ（以下、Ｎ+ａ−Ｓｉと略す
る）（１６）が、プラズマＣＶＤにより３００〜５００
Å程度の厚さに積層される。そして、Ｎ+ａ−Ｓｉ（１
６）及びａ−Ｓｉ（１４）を同一マスクでパターにング
して、ＴＦＴのチャンネル−コンタクト層が形成され
る。次に、透明電極材料として、例えばＩＴＯをスパッ
タリングにより、５００〜１０００Å程度の厚さに積層
し、これをパターニングすることにより表示電極（１
７）が形成される。続いて、下層が約１０００ÅのＭ
ｏ、上層が約７０００ÅのＡｌでなる２層膜を形成し、
これをパターニングすることにより、ゲートライン（１
１）に直交配置されるドレインライン（１８）、ドレイ
ンライン（１８）と一体でＮ+ａ−Ｓｉ（１６）の一端
に被覆されるドレイン電極（１９）、表示電極（１７）
に接続し、Ｎ+ａ−Ｓｉ（１６）の他端に被覆されるソ
ース電極（２０）が形成される。更に、ドレイン電極
（１９）及びソース電極（２０）をマスクにＮ+ａ−Ｓ
ｉ（１６）のセンター部がエッチング除去され、ドレイ
ン部及びソース部に分けられる。
照しながら説明する。図１はＴＦＴ部の平面図、図２は
図１のＡ−Ａ線に沿った断面図である。まず透明基板
（１０）上に、例えばＣｒをスパッタリングなどにより
１５００Å程度の厚さに積層し、これをパターニングす
ることにより、互いに平行な複数のゲートライン（１
１）が形成されるとともに、ＴＦＴ部にはゲートライン
（１１）と一体のゲート電極（１２）が形成される。次
に、ゲート絶縁膜（１３）であるＳｉＮXを、プラズマ
ＣＶＤにより２０００〜４０００Å程度の厚さに積層
し、引き続きプラズマＣＶＤで、チャンネル層となるａ
−Ｓｉ（１４）を５００〜１０００Åの厚さに、パシベ
ーション用のＳｉＮX（１５）を２５００Å程度の厚さ
に積層する。Ｐ−ＳｉＮX（１５）はパターニングによ
り、ソース−ドレイン間のチャンネル上に被覆される。
次に、ソース−チャンネル間及びドレイン−チャンネル
間のコンタクトを向上するために、燐などによりＮ+型
にドープされたａ−Ｓｉ（以下、Ｎ+ａ−Ｓｉと略す
る）（１６）が、プラズマＣＶＤにより３００〜５００
Å程度の厚さに積層される。そして、Ｎ+ａ−Ｓｉ（１
６）及びａ−Ｓｉ（１４）を同一マスクでパターにング
して、ＴＦＴのチャンネル−コンタクト層が形成され
る。次に、透明電極材料として、例えばＩＴＯをスパッ
タリングにより、５００〜１０００Å程度の厚さに積層
し、これをパターニングすることにより表示電極（１
７）が形成される。続いて、下層が約１０００ÅのＭ
ｏ、上層が約７０００ÅのＡｌでなる２層膜を形成し、
これをパターニングすることにより、ゲートライン（１
１）に直交配置されるドレインライン（１８）、ドレイ
ンライン（１８）と一体でＮ+ａ−Ｓｉ（１６）の一端
に被覆されるドレイン電極（１９）、表示電極（１７）
に接続し、Ｎ+ａ−Ｓｉ（１６）の他端に被覆されるソ
ース電極（２０）が形成される。更に、ドレイン電極
（１９）及びソース電極（２０）をマスクにＮ+ａ−Ｓ
ｉ（１６）のセンター部がエッチング除去され、ドレイ
ン部及びソース部に分けられる。
【００１０】以上の構成のＴＦＴ基板に、電気的検査に
よる欠陥の発見、位置の指定、種類の判別を行う。ドレ
イン配線（１８，１９）の断線や、製造工程におけるマ
スクずれなどによるＴＦＴの不動作に起因する、表示電
極（１７）へのドレイン電圧の不入力が生じた場合、顕
微鏡搭載のレーザー照射装置で該当する個所を確認し、
図１の斜格子線で示すＴＦＴのゲート電極（１２）とソ
ース電極（２０）の重畳部に、図２に示す如く、基板の
表面または裏面よりレーザーを照射する。これにより、
ゲート−ソース電極間にコンタクトホール（２１）が形
成されるとともに、ゲート−ソース電極のメタルが溶解
してコンタクトホール（２１）に流入し、ゲート電極
（１２）とソース電極（２０）が短絡接続される。
よる欠陥の発見、位置の指定、種類の判別を行う。ドレ
イン配線（１８，１９）の断線や、製造工程におけるマ
スクずれなどによるＴＦＴの不動作に起因する、表示電
極（１７）へのドレイン電圧の不入力が生じた場合、顕
微鏡搭載のレーザー照射装置で該当する個所を確認し、
図１の斜格子線で示すＴＦＴのゲート電極（１２）とソ
ース電極（２０）の重畳部に、図２に示す如く、基板の
表面または裏面よりレーザーを照射する。これにより、
ゲート−ソース電極間にコンタクトホール（２１）が形
成されるとともに、ゲート−ソース電極のメタルが溶解
してコンタクトホール（２１）に流入し、ゲート電極
（１２）とソース電極（２０）が短絡接続される。
【００１１】ゲート電圧はドレイン電圧よりも大きな実
効値に設定されているので、ゲート電極（１２）とソー
ス電極（２０）を短絡接続して、表示電極（１７）にゲ
ート信号を入力することにより、欠陥画素に閾値以上の
電圧が印加され、液晶が駆動して常時黒となる。一般に
ＮＷモードにおいて、白点は光の透過部であるため目立
ち、表示画面において欠陥となって認識されやすいが、
黒点は光の遮断部であるので視認されにくい。そのた
め、白点欠陥を黒に修正することにより欠陥を隠蔽する
ことができる。
効値に設定されているので、ゲート電極（１２）とソー
ス電極（２０）を短絡接続して、表示電極（１７）にゲ
ート信号を入力することにより、欠陥画素に閾値以上の
電圧が印加され、液晶が駆動して常時黒となる。一般に
ＮＷモードにおいて、白点は光の透過部であるため目立
ち、表示画面において欠陥となって認識されやすいが、
黒点は光の遮断部であるので視認されにくい。そのた
め、白点欠陥を黒に修正することにより欠陥を隠蔽する
ことができる。
【００１２】以上のＴＦＴ基板に表面配向処理をなし、
同じく表面配向処理がなされた、共通電極を有する対向
基板と貼り合せ、隙間に液晶を封入することにより液晶
表示装置が構成される。
同じく表面配向処理がなされた、共通電極を有する対向
基板と貼り合せ、隙間に液晶を封入することにより液晶
表示装置が構成される。
【００１３】
【発明の効果】以上の説明のように、ＮＷモードの液晶
表示装置において、ゲートーソース間を短絡接続した構
造をとることにより、ＴＦＴの不良による欠陥を隠蔽
し、表示品位を向上することができた。
表示装置において、ゲートーソース間を短絡接続した構
造をとることにより、ＴＦＴの不良による欠陥を隠蔽
し、表示品位を向上することができた。
【図１】本発明の実施例である液晶表示装置の平面図で
ある。
ある。
【図２】図１のＡ−Ａ線に沿った断面図である。
１０ 透明基板 １１ ゲートライン １２ ゲート電極 １３ ゲート絶縁膜 １４ ａ−Ｓｉ １５ Ｐ−ＳｉＮX １６ Ｎ+ａ−Ｓｉ １７ 表示電極 １８ ドレイライン １９ ドレイン電極 ２０ ソース電極 ２１ コンタクトホール
Claims (1)
- 【請求項１】 透明な絶縁性基板の表面にマトリクス状
に配置された表示電極と、前記表示電極の列間に設けら
れたゲートラインと、前記表示電極の行間に設けられた
ドレインラインと、前記ゲートラインと一体のゲート電
極、前記ドレインラインと一体のドレイン電極、前記表
示電極に接続されるソース電極及び半導体層より構成さ
れ、前記表示電極に信号を供給する薄膜トランジスタと
を有する液晶表示装置の欠陥修正方法であって、 前記薄膜トランジスタのゲート電極とソース電極の重畳
部に、前記基板の表面、または、裏面よりレーザー照射
を行って、ゲート電極とソース電極を短絡させることを
特徴とする液晶表示装置の欠陥修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24557293A JPH07104313A (ja) | 1993-09-30 | 1993-09-30 | 液晶表示装置の欠陥修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24557293A JPH07104313A (ja) | 1993-09-30 | 1993-09-30 | 液晶表示装置の欠陥修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07104313A true JPH07104313A (ja) | 1995-04-21 |
Family
ID=17135720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24557293A Pending JPH07104313A (ja) | 1993-09-30 | 1993-09-30 | 液晶表示装置の欠陥修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104313A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002303881A (ja) * | 2001-04-04 | 2002-10-18 | Toshiba Corp | 電極基板、表示パネル及びそのリペア方法 |
| US7847914B2 (en) | 2003-06-26 | 2010-12-07 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for repairing liquid crystal display including the same |
-
1993
- 1993-09-30 JP JP24557293A patent/JPH07104313A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002303881A (ja) * | 2001-04-04 | 2002-10-18 | Toshiba Corp | 電極基板、表示パネル及びそのリペア方法 |
| US7847914B2 (en) | 2003-06-26 | 2010-12-07 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for repairing liquid crystal display including the same |
| KR101006434B1 (ko) * | 2003-06-26 | 2011-01-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100587366B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US7675592B2 (en) | Transflective liquid crystal display device | |
| JP4175482B2 (ja) | 液晶表示素子及びその製造方法 | |
| JP4085170B2 (ja) | 液晶表示装置 | |
| US7304708B2 (en) | Liquid crystal display device and image display device | |
| JP3014291B2 (ja) | 液晶表示パネル、液晶表示装置及び液晶表示パネルの製造方法 | |
| US7554617B2 (en) | Liquid crystal display with wide viewing angle with overlapping coupling electrodes forming capacitor interconnecting sub-pixel electrodes | |
| US7180565B2 (en) | In-plane switching mode liquid crystal display device having a storage electrode connected to the pixel electrode and under the color filter | |
| US8154021B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| JP4667587B2 (ja) | 液晶表示装置 | |
| EP1087255A2 (en) | Liquid crystal display device | |
| KR20060045814A (ko) | 전기적 결함을 복구하기 위한 특정 패턴을 구비하는디스플레이 장치 및 이를 이용한 전기적 결함 복구 방법 | |
| JPH095793A (ja) | 液晶表示装置 | |
| US7847891B2 (en) | Liquid crystal display | |
| US6717648B2 (en) | Defect correcting method for liquid crystal panel | |
| KR20080059928A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| KR20080086119A (ko) | 액정표시장치 리페어 방법 | |
| JP2002328385A (ja) | 液晶表示装置 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
| JPH07104313A (ja) | 液晶表示装置の欠陥修正方法 | |
| KR20020017436A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR20070066264A (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
| US20190196283A1 (en) | Substrate for display device and display device |