JPH0695893A - Interruption processor - Google Patents
Interruption processorInfo
- Publication number
- JPH0695893A JPH0695893A JP24621092A JP24621092A JPH0695893A JP H0695893 A JPH0695893 A JP H0695893A JP 24621092 A JP24621092 A JP 24621092A JP 24621092 A JP24621092 A JP 24621092A JP H0695893 A JPH0695893 A JP H0695893A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- maskable
- mask
- interruption
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、中央処理装置と、中央
処理装置に対して処理を要求する複数の周辺装置で構成
される情報処理系において、周辺処理装置の処理要求を
制御する割込み処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interrupt processing for controlling a processing request of a peripheral processing device in an information processing system comprising a central processing device and a plurality of peripheral devices requesting processing to the central processing device. It relates to the device.
【0002】[0002]
【従来の技術】以下に従来の割込み処理装置について説
明する。2. Description of the Related Art A conventional interrupt processing device will be described below.
【0003】図2は従来の割込み処理装置の構成図であ
る。図2において、1は割込み処理装置、2は周辺装置
からの割込み要求入力で複数の要求が同時に入力され
る。3は割込みレベルレジスタ、4は割込みマスクレジ
スタである。5は割込み要求出力部で、CPUまたは上
位の割込み処理装置に対する割込み要求出力6を出力す
る。FIG. 2 is a block diagram of a conventional interrupt processing device. In FIG. 2, 1 is an interrupt processing device, and 2 is an interrupt request input from a peripheral device, and a plurality of requests are simultaneously input. Reference numeral 3 is an interrupt level register, and 4 is an interrupt mask register. An interrupt request output unit 5 outputs an interrupt request output 6 to the CPU or a higher-order interrupt processing device.
【0004】以上のように構成された従来の割込み処理
装置について、以下その動作について説明する。The operation of the conventional interrupt processing device configured as described above will be described below.
【0005】まずシステムの初期化において割込みレベ
ルレジスタ3を設定し、各割込み要求入力2に対する割
込みレベルを設定する。割込み要求2が発生すると、割
込み要求出力部5において、発生している割込み要求入
力に対応した割込みレベルを割込み要求出力6として出
力する。発生した割込み要求入力2が割込みレベルレジ
スタ3によってマスク不能割込みに設定されている場合
には、割込み要求出力6にマスク不能割込みのレベルが
出力される。First, in the initialization of the system, the interrupt level register 3 is set, and the interrupt level for each interrupt request input 2 is set. When the interrupt request 2 is generated, the interrupt request output unit 5 outputs the interrupt level corresponding to the interrupt request input being generated as the interrupt request output 6. When the generated interrupt request input 2 is set to the non-maskable interrupt by the interrupt level register 3, the level of the non-maskable interrupt is output to the interrupt request output 6.
【0006】[0006]
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、CPUがマスク不能割込みを受け付けた
場合には、割込みベクタを検索する割込み応答サイクル
に先だって、割込みマスクレジスタ4を設定し、割込み
処理の終了までマスク不能割込みがCPUに対して出力
されることを禁止し、割込み処理の終了後に再び割込み
マスクレジスタのマスクを解除しなければならない。ま
たマスクレジスタが設定されている間はマスク不能割込
みに設定されている割込みのうち、より優先度の高い割
込みが発生しても割込み処理が実行されないという欠点
を有していた。However, in the above-described conventional configuration, when the CPU accepts the non-maskable interrupt, the interrupt mask register 4 is set and the interrupt processing is performed prior to the interrupt response cycle for searching the interrupt vector. It is necessary to prohibit the non-maskable interrupt from being output to the CPU until the end of the above step, and unmask the interrupt mask register again after the end of the interrupt processing. Further, while the mask register is set, there is a drawback that interrupt processing is not executed even if an interrupt having a higher priority among interrupts set as non-maskable interrupts occurs.
【0007】本発明は上記従来の問題点を解決するもの
で、マスク不能割込みに対する割込み応答サイクルに先
行して、CPUが割込み処理装置内のマスクレジスタを
設定する必要がなく、複数のマスク不能割込みが存在す
る場合には、マスク不能割込みの間に優先度を設定する
ことが可能な割込み処理装置を提供することを目的とす
る。The present invention solves the above-mentioned conventional problems. It is not necessary for the CPU to set the mask register in the interrupt processing unit prior to the interrupt response cycle for the non-maskable interrupt, and a plurality of non-maskable interrupts are required. It is an object of the present invention to provide an interrupt processing device capable of setting a priority during a non-maskable interrupt in the presence of the above.
【0008】[0008]
【課題を解決するための手段】この目的を達成するため
に本発明の割込み処理装置は、各割込み要求入力に対応
した割込みレベルを保持する割込みレベルレジスタおよ
び、マスク不能割込みの要求出力をマスクするマスク不
能割込み処理フラグと、マスク不能割込みに設定された
要求入力の優先度を保持し、より高い優先度に設定され
たマスク不能割込み要求が発生した場合には要求レベル
出力のマスクを解除するマスク不能割込み優先度レジス
タとの構成を有している。To achieve this object, an interrupt processing device of the present invention masks an interrupt level register holding an interrupt level corresponding to each interrupt request input and a request output of a non-maskable interrupt. A mask that holds the non-maskable interrupt processing flag and the priority level of the request input set to the non-maskable interrupt, and unmasks the request level output when a non-maskable interrupt request set to a higher priority level occurs. It has a configuration with a disabled interrupt priority register.
【0009】[0009]
【作用】この構成によって、CPUがマスク不能割込み
の処理を実行している間は、CPUに対してマスク不能
割込みのレベルが出力されないために、CPUは割込み
応答サイクルに先行して割込み処理装置のマスクレジス
タを設定せずに割込み処理を開始することができる。ま
たCPUがマスク不能割込みの処理中であっても処理中
の割込みよりも優先度の高い割込みが発生した場合には
CPUに対して割込み要求が出力されるため、優先度の
高い割込み処理が待機させられることなく即座に処理が
行なわれる。With this configuration, the level of the non-maskable interrupt is not output to the CPU while the CPU is executing the processing of the non-maskable interrupt. Interrupt processing can be started without setting the mask register. Even if the CPU is processing a non-maskable interrupt, if an interrupt with a higher priority than the interrupt being processed occurs, an interrupt request is output to the CPU, so the interrupt with a higher priority waits. Processing is performed immediately without being forced to do so.
【0010】[0010]
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0011】図1は本発明の実施例における割込み処理
装置の構成図である。図1において、10は割込み処理
装置、11はマスク不能割込み処理フラグで、マスク不
能割込みの割込み応答サイクルで設定し、マスク不能割
込み処理中であることを示す。12は割込みレベル出力
部でマスク不能割込み処理フラグが設定されている間
は、マスク不能割込みのレベルの出力をマスクする。1
3はマスク不能割込み優先度レジスタでマスク不能割込
みに設定された要求の優先度を保持する。2は周辺装置
からの割込み要求入力、3は割込みレベルレジスタ、6
は割込み要求出力で、従来の割込み処理装置の構成と同
じである。FIG. 1 is a block diagram of an interrupt processing device according to an embodiment of the present invention. In FIG. 1, 10 is an interrupt processing device, 11 is a non-maskable interrupt processing flag, which is set in the interrupt response cycle of a non-maskable interrupt and indicates that non-maskable interrupt processing is in progress. An interrupt level output unit 12 masks the output of the non-maskable interrupt level while the non-maskable interrupt processing flag is set. 1
Reference numeral 3 is a non-maskable interrupt priority register that holds the priority of the request set to the non-maskable interrupt. 2 is an interrupt request input from a peripheral device, 3 is an interrupt level register, 6
Indicates an interrupt request output, which has the same configuration as that of a conventional interrupt processing device.
【0012】以上のように構成された割込み処理装置に
ついて、以下にその動作を説明する。The operation of the interrupt processing device configured as described above will be described below.
【0013】CPUがマスク不能割込みの割込み応答サ
イクルを起動するまでは、従来例と同様に割込み要求入
力に対応した割込みレベルを割込み要求出力6に出力す
る。マスク不能割込みが発生した場合も同様に、割込み
要求出力6からはマスク不能割込みのレベルが出力され
る。CPUがマスク不能割込みを検出し、割込み受け付
け可能な状態になると、割込み処理装置に対して割込み
ベクタを検索するための割込み応答サイクルを起動す
る。割込み処理装置内のマスク不能割込み処理フラグ部
11が、マスク不能割込みの応答サイクルであることを
認識すると、フラグを設定し、CPUが処理中であるこ
とを記憶すると共に、マスク不能割込み優先度レジスタ
に処理中のマスク不能割込みの優先度を記憶する。マス
ク不能割込み処理フラグ11が設定されると、割込み要
求出力部12においてマスク不能割込みのレベル出力は
マスクされる。CPUによるマスク不能割込みの処理が
終了すると、CPUによってマスク不能割込み処理フラ
グがリセットされ、割込み出力部12は、通常通り発生
した割込みのレベルを割込み要求出力6に出力する。マ
スク不能割込みの処理中、つまりマスク不能割込み処理
フラグがCPUによって解除される以前に、別のマスク
不能割込みが発生した場合には、マスク不能割込み優先
度レジスタ13に保持された優先度と比較し、より高い
優先度の要求であれば、マスク不能割込み処理フラグを
解除し、割込み要求出力6にマスク不能割込みのレベル
を出力する。発生したマスク不能割込みが処理中の割込
みよりも低い優先度に設定されている場合は、マスク不
能割込み処理フラグの解除は行なわないので、割込み要
求出力部6からマスク不能割込みのレベルは出力しな
い。Until the CPU activates the interrupt response cycle of the non-maskable interrupt, the interrupt level corresponding to the interrupt request input is output to the interrupt request output 6 as in the conventional example. Similarly, when a non-maskable interrupt is generated, the interrupt request output 6 outputs the level of the non-maskable interrupt. When the CPU detects a non-maskable interrupt and becomes ready to accept an interrupt, an interrupt response cycle for searching an interrupt vector is started for the interrupt processing device. When the non-maskable interrupt processing flag unit 11 in the interrupt processing device recognizes that it is a response cycle of the non-maskable interrupt, it sets a flag, stores that the CPU is processing, and sets the non-maskable interrupt priority register. The priority of the non-maskable interrupt being processed is stored in. When the non-maskable interrupt processing flag 11 is set, the interrupt request output unit 12 masks the level output of the non-maskable interrupt. When the processing of the non-maskable interrupt by the CPU is completed, the CPU resets the non-maskable interrupt processing flag, and the interrupt output unit 12 outputs the level of the interrupt normally generated to the interrupt request output 6. If another non-maskable interrupt occurs during the processing of the non-maskable interrupt, that is, before the non-maskable interrupt processing flag is cleared by the CPU, it is compared with the priority held in the non-maskable interrupt priority register 13. If the request has a higher priority, the non-maskable interrupt processing flag is cleared and the level of the non-maskable interrupt is output to the interrupt request output 6. If the generated non-maskable interrupt is set to a lower priority than the interrupt being processed, the non-maskable interrupt processing flag is not released, and therefore the interrupt request output unit 6 does not output the level of the non-maskable interrupt.
【0014】以上のように本実施例によれば、マスク不
能割込み処理フラグ及びマスク不能割込み優先度レジス
タを設けることにより、割込み処理装置内の割込みマス
クレジスタを不要にし、CPUが行なう割込み処理装置
内のマスクレジスタ設定を省略できるため、マスク不能
割込みに対して高速に処理でき、マスク不能割込みの処
理中においてもより優先度の高いマスク不能割込みが発
生した場合には、即座にCPUに通知することによって
システムの整合性を維持する優れた割込み処理装置を実
現することができる。As described above, according to the present embodiment, by providing the non-maskable interrupt processing flag and the non-maskable interrupt priority register, the interrupt mask register in the interrupt processing device becomes unnecessary, and the CPU executes the interrupt processing device. Since the mask register setting of can be omitted, non-maskable interrupts can be processed at high speed, and if a non-maskable interrupt with a higher priority occurs during the processing of a non-maskable interrupt, the CPU is immediately notified. Thus, it is possible to realize an excellent interrupt processing device that maintains system consistency.
【0015】[0015]
【発明の効果】以上のように本発明は、複数のマスク不
能割込みが存在する場合にマスク不能割込みの優先度を
設定することが可能であり、マスク不能割込みの割込み
応答サイクルにより設定し、設定されている間はより高
い優先度に設定されたマスク不能割込み以外のマスク不
能割込みの要求レベル出力をマスクするマスク不能割込
み処理フラグを設けることにより、割込み処理装置内の
割込みマスクレジスタを不要にし、CPUが行っていた
割込み処理装置内のマスクレジスタ設定を省略できるた
め、回路数を削減し、マスク不能割込みの処理の高速化
と、マスク不能割込みにおいても、より高い優先度の要
求を先行して処理することが可能な優れた割込み処理装
置を実現できるものである。As described above, according to the present invention, the priority of a non-maskable interrupt can be set when there are a plurality of non-maskable interrupts, and the priority can be set and set by the interrupt response cycle of the non-maskable interrupt. By setting a non-maskable interrupt processing flag that masks the request level output of non-maskable interrupts other than the non-maskable interrupt set to a higher priority during the period, the interrupt mask register in the interrupt processing device becomes unnecessary, Since the mask register setting in the interrupt processing unit, which is performed by the CPU, can be omitted, the number of circuits can be reduced, the processing of non-maskable interrupts can be speeded up, and even in the non-maskable interrupts, the request of higher priority can be preceded. It is possible to realize an excellent interrupt processing device capable of processing.
【図1】本発明の一実施例の割込み処理装置の構成図FIG. 1 is a configuration diagram of an interrupt processing device according to an embodiment of the present invention.
【図2】従来の割込み処理装置の構成図FIG. 2 is a block diagram of a conventional interrupt processing device.
1 割込み処理装置 2 割込み要求入力 3 割込みレベルレジスタ 4 割込みマスクレジスタ 5 割込み要求出力部 6 割込み要求出力 10 割込み処理装置 11 マスク不能割込み処理フラグ 12 割込み要求出力部 13 マスク不能割込み優先度レジスタ DESCRIPTION OF SYMBOLS 1 interrupt processing device 2 interrupt request input 3 interrupt level register 4 interrupt mask register 5 interrupt request output unit 6 interrupt request output 10 interrupt processing device 11 non-maskable interrupt processing flag 12 interrupt request output unit 13 non-maskable interrupt priority register
Claims (1)
求入力に対応した割込みレベルを保持する割込みレベル
レジスタと、マスク不能割込みの割込み応答サイクルに
より設定し設定されている間はマスク不能割込みの要求
レベル出力をマスクする割込み処理フラグと、前記割込
みレベルレジスタの出力と前記マスク不能割込み処理フ
ラグの出力を入力とし割込み要求レベルを出力する割込
み要求出力部と、前記割込みレベルレジスタによってマ
スク不能割込みに設定された割込みの優先度を保持しマ
スク不能割込みの割込み応答サイクルで処理を許可され
たマスク不能割込みの優先度を保持し処理中に別のマス
ク不能割込みが発生した場合には処理中のマスク不能割
込みとの優先度を比較し優先度が高い割込みが発生した
場合には前記マスク不能割込み処理フラグを解除し割込
み要求出力を許可するマスク不能割込み優先度レジスタ
とを備えた割込み処理装置。1. An interrupt level register for inputting a plurality of interrupt requests and holding an interrupt level corresponding to each interrupt request input, and a non-maskable interrupt during setting and setting by an interrupt response cycle of the non-maskable interrupt. An interrupt processing flag that masks the request level output, an interrupt request output section that outputs the interrupt request level by using the output of the interrupt level register and the output of the non-maskable interrupt processing flag, and a non-maskable interrupt by the interrupt level register Holds the priority of the set interrupt and holds the priority of the non-maskable interrupt permitted to be processed in the interrupt response cycle of the non-maskable interrupt. If another non-maskable interrupt occurs during processing, the mask is processed. If the interrupt with the higher priority occurs by comparing the priority with the disabled interrupt, The interrupt processing apparatus including a non-maskable interrupt priority register to allow to release the disable interrupt processing flag interrupt request output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24621092A JPH0695893A (en) | 1992-09-16 | 1992-09-16 | Interruption processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24621092A JPH0695893A (en) | 1992-09-16 | 1992-09-16 | Interruption processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0695893A true JPH0695893A (en) | 1994-04-08 |
Family
ID=17145160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24621092A Pending JPH0695893A (en) | 1992-09-16 | 1992-09-16 | Interruption processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0695893A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016194249A1 (en) * | 2015-06-01 | 2017-07-13 | オリンパス株式会社 | Medical manipulator |
-
1992
- 1992-09-16 JP JP24621092A patent/JPH0695893A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016194249A1 (en) * | 2015-06-01 | 2017-07-13 | オリンパス株式会社 | Medical manipulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100408351B1 (en) | Interruption managing device and interruption managing method | |
JPS62229358A (en) | Processor selection system | |
JPH0695893A (en) | Interruption processor | |
JPH08297581A (en) | Interruption management system of real-time operating system | |
JPH05324349A (en) | Interruption processor | |
JP2947195B2 (en) | Interrupt mask control method | |
JP2580072B2 (en) | Interrupt processing device | |
JP2872042B2 (en) | Shared memory access method | |
JPH04346134A (en) | Interruption processor | |
JPH03223951A (en) | Bus arbitration circuit | |
JP2879854B2 (en) | Address conversion value setting processing method | |
JPS6393062A (en) | Information processing system | |
JPH06282445A (en) | Peripheral device exclusive controller | |
JPH01166226A (en) | Interruption processing system for operating system | |
JPS58158746A (en) | Information processing device | |
JPH10105413A (en) | Interruption processing system | |
JPS61166631A (en) | Microprogram control processor | |
JPH03266124A (en) | Interruption control system | |
JPH05204826A (en) | Data processor | |
JPH02150948A (en) | Microcomputer | |
JPH02280261A (en) | Dma controller | |
JPH0869382A (en) | Semiconductor device | |
JPH0262649A (en) | Input/output controller | |
JPH05158708A (en) | Interruption control circuit | |
JPH02146660A (en) | Information processor |