JPH0693206B2 - Loader command processor - Google Patents
Loader command processorInfo
- Publication number
- JPH0693206B2 JPH0693206B2 JP62001809A JP180987A JPH0693206B2 JP H0693206 B2 JPH0693206 B2 JP H0693206B2 JP 62001809 A JP62001809 A JP 62001809A JP 180987 A JP180987 A JP 180987A JP H0693206 B2 JPH0693206 B2 JP H0693206B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- command processing
- loader command
- loader
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、ローダコマンド処理装置に関するものであ
る。The present invention relates to a loader command processing device.
[従来の技術] 一般に、プログラマブルコントローラ等で実行される処
理の一例として、シーケンス演算処理、入/出力データ
の読出し/書込みを行うI/O入出力処理、およびローダ
からの要求に応じた処理を行うローダコマンド処理の3
つから構成されて、これらの処理をシリアルに行う処理
がある。[Prior Art] Generally, as an example of a process executed by a programmable controller or the like, a sequence calculation process, an I / O input / output process for reading / writing input / output data, and a process according to a request from a loader are performed. 3 of loader command processing to be performed
There is a process for serially performing these processes.
第7図は上述した処理を時系列で示したタイムチャート
であり、同図において1はシーケンス演算、2はI/O入
出力、3はローダコマンド処理を示している。これら各
々1単位の1,2および3で構成される処理を1スキャン
とし、その時間をスキャンタイムとする。FIG. 7 is a time chart showing the above-described processing in time series. In FIG. 7, 1 is a sequence operation, 2 is an I / O input / output, and 3 is a loader command processing. The processing consisting of 1 unit, 1 unit, 2 unit and 3 unit is defined as 1 scan, and the time is defined as the scan time.
例えば、プログラマブルコントローラ(以下PCという)
のプログラム実行では、通常、シーケンス演算1および
I/O入出力2によって1スキャンが構成され、さらにPC
のCPUのローダより処理要求を受け取ると、その要求に
対する応答データを作成すべくローダコマンド処理3を
発生する。このローダコマンド処理3に要する時間は様
々であるが、その処理に長時間を要するコマンドの場
合、この処理を1度で行おうとするとこのローダコマン
ド処理3を含めたスキャンだけが大幅に時間を要し、そ
の間入出力データの更新がなされないため、入出力デー
タの応答性が低下し、このような処理は制御系に適用す
るのは不適当であった。For example, programmable controller (hereinafter referred to as PC)
In the program execution of, the sequence operation 1 and
I / O input / output 2 configures one scan, and a PC
When a processing request is received from the CPU loader, loader command processing 3 is generated to create response data for the request. The loader command processing 3 takes various times. However, in the case of a command that requires a long time for the processing, if the processing is performed once, only the scan including the loader command processing 3 takes a lot of time. However, since the input / output data is not updated during that time, the responsiveness of the input / output data is deteriorated, and it is unsuitable to apply such processing to the control system.
そこで、この種、従来の処理においては、ローダコマン
ド処理3を複数回に分割して、さらに1回の処理時間に
一定の制限を設け、複数回の処理の各々の処理をシーケ
ンス演算1およびI/O入出力2の処理の後にその都度行
う構成とすることにより、シーケンス演算1およびI/O
入出力2の処理に与える影響を少なくし、複数回のスキ
ャンでローダコマンド処理の応答データを作成する方法
が用いられてきた。Therefore, in this type of conventional processing, the loader command processing 3 is divided into a plurality of times, a certain limit is set for the processing time of one time, and each processing of the plurality of times of processing is performed by the sequence operations 1 and I. Sequence operation 1 and I / O can be performed by configuring each time after processing of / O input / output 2
A method of reducing the influence on the processing of the input / output 2 and creating response data of the loader command processing by a plurality of scans has been used.
[発明が解決しようとする問題点] しかしながら、シーケンス演算処理に要する時間には概
して長短があり、従って、上述の如くローダコマンド処
理時間を固定し、ローダコマンドを複数回に分けて処理
すると、第8図に示すようにシーケンス演算1の処理時
間が長い場合には1スキャンタイムが長くなるので、ロ
ーダコマンドに対する応答データを作成するまで多くの
時間を要するという問題点があった。[Problems to be Solved by the Invention] However, the time required for the sequence operation processing is generally long and short. Therefore, if the loader command processing time is fixed as described above and the loader command is processed in multiple times, As shown in FIG. 8, when the processing time of the sequence operation 1 is long, one scan time becomes long, so that there is a problem that it takes a lot of time to create the response data for the loader command.
逆に、第9図に示すようにシーケンス演算1の処理時間
が短い場合には、ローダコマンド処理時間が固定されて
いるため1スキャンタイムにおけるローダコマンド処理
時間の比率が相対的に高くなり、ローダコマンド処理の
無いスキャンにおいては高速処理がなされ、そのことに
よってPC等の高速制御を行っているにもかかわらずロー
ダコマンド処理のあるスキャンではスキャンタイムが大
幅に延び、入出力の応答性が低下してPC等の制御状態に
むらが生ずるという問題点もあった。On the contrary, as shown in FIG. 9, when the processing time of the sequence operation 1 is short, the loader command processing time is fixed and the ratio of the loader command processing time in one scan time becomes relatively high. High-speed processing is performed in scans without command processing, which results in significantly longer scan time and lower input / output responsiveness in scans with loader command processing, even though high-speed control of a PC or the like is performed. There is also a problem that the control state of the PC and the like becomes uneven.
そこで、本発明の目的は上述した従来の問題点を解決
し、シーケンス演算時間の長短に応じてローダコマンド
処理時間を可変にすることができるようになし、以って
応答データの作成を高速化ならびに入出力の良好な応答
性を達成できるローダコマンド処理装置を提供すること
にある。Therefore, the object of the present invention is to solve the above-mentioned conventional problems and to make the loader command processing time variable according to the length of the sequence operation time, thereby speeding up the creation of response data. Another object of the present invention is to provide a loader command processing device that can achieve good input / output responsiveness.
[問題点を解決するための手段] そのため、本発明では、ローダコマンド処理を、シーケ
ンス演算および入出力処理の実行とシリアルにかつ分割
して行うローダコマンド処理装置において、前記シーケ
ンス演算時間を検知する検知手段101と、該シーケンス
演算時間に対応してそのシーケンス演算時間が長くなる
に従ってローダコマンド処理の回数が大きくなるように
ローダコマンド処理を分割した分割回数データを記憶す
る記憶手段102と、前記検知手段101によって検知された
シーケンス演算時間を基に、前記記憶手段102を参照し
て前記ローダコマンド処理の分割回数データを読み出
し、該分割回数データをローダコマンド処理の回数とし
て規定する回数規定手段103と、該回数規定手段103によ
って規定された回数に基づいてローダコマンド処理を中
断する処理中断手段104と、を備えたことを特徴とす
る。[Means for Solving Problems] Therefore, in the present invention, the sequencer operation time is detected in a loader command processing device that performs loader command processing serially and in parallel with execution of sequence operation and input / output processing. A detection unit 101; a storage unit 102 for storing load count data obtained by dividing the loader command processing so that the loader command processing count increases as the sequence calculation time lengthens corresponding to the sequence calculation time; Based on the sequence operation time detected by the means 101, the division number data of the loader command processing is read with reference to the storage means 102, and the division number data is defined as the number of times of the loader command processing. , Loader command processing based on the number of times specified by the number-of-times defining means 103 And a process interrupting unit 104 for interrupting the process.
[作 用] 以上の構成によれば、シーケンス演算時間の短い場合
は、1スキャン中でのローダコマンド処理時間が短くな
り、またシーケンス演算時間の長い場合には、1スキャ
ン中でのローダコマンド処理時間が長くなる。[Operation] According to the above configuration, when the sequence operation time is short, the loader command processing time in one scan is short, and when the sequence operation time is long, the loader command processing in one scan is performed. Time will increase.
[実施例] 以下、図面に示す実施例に基づき本発明を詳細に説明す
る。[Examples] Hereinafter, the present invention will be described in detail based on examples shown in the drawings.
第2図は本発明を適用したPCのシステムブロック図であ
り、第2図において、13はシーケンス演算に係るプログ
ラムや、第4図にて後述する回路情報等を格納するシー
ケンスプログラムメモリ、14は第5図にて後述するロー
ダコマンド処理の分割回数を格納する分割回数テーブ
ル、15は制御対象等との間の入出力データ授受に供され
る入出力インターフェースである。12は本発明に係わ
り、第3図にて詳述するローダコマンド処理手順および
第5図(B)に示す処理手順や第2図示の構成のシステ
ムの制御プログラムを格納したシステムプログラムメモ
リである。11は上述したプログラムや処理を実行するCP
Uであり、このCPU11にはプログラミングやモニタリング
に供され、種々のコマンドを発生するローダ17が結合可
能である。16は各部11〜15を結合するバスラインであ
る。FIG. 2 is a system block diagram of a PC to which the present invention is applied. In FIG. 2, 13 is a sequence program memory for storing a program related to a sequence operation, circuit information described later in FIG. 4, and 14 is a sequence program memory. A division number table for storing the number of divisions of loader command processing, which will be described later with reference to FIG. 5, is an input / output interface used for exchanging input / output data with a control target or the like. Reference numeral 12 denotes a system program memory which stores the loader command processing procedure detailed in FIG. 3, the processing procedure shown in FIG. 5B, and the control program of the system having the configuration shown in FIG. 11 is a CP that executes the programs and processes described above
U is a U, to which a loader 17 for programming and monitoring and generating various commands can be coupled. 16 is a bus line that connects the respective units 11 to 15.
上述した構成に基づくローダコマンド処理の実施例につ
いて、第3図および第4図を参照しながら説明する。An example of loader command processing based on the above-described configuration will be described with reference to FIGS. 3 and 4.
ここで第3図はローダコマンド処理の具体例を示し、例
えば第2図示のPCに結合される装置の回路情報を読出す
回路読出し処理のフローチャートである。また第4図
は、シーケンスプログラムメモリ13に格納される内容、
すなわち、シーケンスプログラムに係る接点およびコイ
ルが接続されたひとまとまりを1回路とする回路の回路
情報(図においてはラダー図で表現してある。)と、こ
れら回路の集合をユーザが任意にページとして指定でき
るページ命令情報とを示す説明図である。ここで、1つ
の回路情報および1つのページ情報はそれぞれ回路番号
およびページ番号で認識されるので、1つの回路を指定
して読出す場合、これらページ番号と回路番号を用いて
検索が行われる。Here, FIG. 3 shows a specific example of the loader command processing, and is a flow chart of the circuit reading processing for reading the circuit information of the device coupled to the PC shown in FIG. 2, for example. FIG. 4 shows the contents stored in the sequence program memory 13,
That is, the circuit information (which is represented by a ladder diagram in the figure) of a circuit in which a set of contacts and coils related to the sequence program are connected is one circuit, and a set of these circuits is arbitrarily set by the user as a page. It is explanatory drawing which shows the page command information which can be designated. Here, since one circuit information and one page information are recognized by a circuit number and a page number, respectively, when one circuit is designated and read, a search is performed using these page number and circuit number.
第3図において、ローダ17より読出すべき回路が指定さ
れたとき、まずステップS31にて読出すべき回路が属す
るページをその番号で検索する(ページ検索処理)。次
にステップS32では、後述されるようにローダコマンド
処理がシーケンス演算時間に対応して分割され、第5図
にて示すテーブルを参照して求められる処理回数のうち
の1スキャンでの回数が終了したかどうかを判断する。
肯定判断であれば、ローダコマンド処理を中断し、次の
シーケンス演算を行う。否定判断であればステップS33
へ進み、ページ検索処理が終了したかどうかを判断し、
否定判断であればステップS31へ戻り、上述した処理を
繰り返す。In FIG. 3, when a circuit to be read is designated by the loader 17, first, in step S31, the page to which the circuit to be read belongs is searched by that number (page search processing). Next, in step S32, the loader command processing is divided corresponding to the sequence calculation time as described later, and the number of times of one scan out of the number of times of processing determined by referring to the table shown in FIG. 5 ends. Judge whether or not.
If the determination is affirmative, the loader command processing is interrupted and the next sequence operation is performed. If negative, step S33
Go to, determine if the page search process is complete,
If a negative determination is made, the process returns to step S31 and the above-described processing is repeated.
ステップS33でページ検索処理が終了したと判断した場
合には、次のステップへ進み、以下、ステップS34〜S36
およびステップS37〜S39において、それぞれ回路番号検
索処理および回路読出し処理について、ページ検索処理
に関連したステップS31〜S33とほぼ同様な処理を順次行
う。If it is determined in step S33 that the page search process is completed, the process proceeds to the next step, and steps S34 to S36 are performed.
Then, in steps S37 to S39, the circuit number search process and the circuit read process are sequentially performed in substantially the same manner as in steps S31 to S33 related to the page search process.
なお、ステップS37の回路読出しの処理ステップにおい
ては、上記検索された回路の状態、すなわちその回路に
含まれる接点のオン/オフ等の状態を読出す。これによ
り、例えばローダ17の表示装置上に表示する等を行うこ
とができる。In the circuit reading process step of step S37, the state of the retrieved circuit, that is, the on / off state of the contacts included in the circuit is read. As a result, it is possible to display on the display device of the loader 17, for example.
上述した一連の処理は、ページ検索処理、回路番号検索
処理および回路読出し処理の3つで構成されるローダコ
マンド処理を、シーケンス演算時間に応じた回数に分割
して処理を行うものであり、例えば、8回の回路情報読
出しを行う場合、上述した3つの処理の回数は総計で24
回となり、これを4回に分割して行うとすれば1スキャ
ンでの分割処理回数は6回となる。従って、最初のスキ
ャンでは、ローダコマンド処理として6回のページ検索
処理を行い、1スキャンの分割処理回数を終了して次の
スキャンへ進む。次のスキャンでは、一連のシーケンス
演算、入出力処理を終えた後、ローダコマンド処理とし
ては、ページ検索処理を2回、回路番号検索を4回行っ
て次のスキャンへ進むこととなる。以下、順次第3回に
示した手順に従って処理を行う。The series of processes described above is a process in which the loader command process, which is composed of three processes, a page search process, a circuit number search process, and a circuit read process, is divided into a number of times according to the sequence operation time, and the process is performed. , When the circuit information is read 8 times, the total number of times of the above 3 processes is 24.
If this is divided into four times and is performed four times, the number of division processes in one scan is six times. Therefore, in the first scan, the page search process is performed six times as the loader command process, the number of division processes of one scan is completed, and the process proceeds to the next scan. In the next scan, after a series of sequence calculation and input / output processing are completed, as the loader command processing, page search processing is performed twice and circuit number search is performed four times, and the process proceeds to the next scan. Hereinafter, the processing is sequentially performed according to the procedure shown in the third time.
次に、上述したところの、シーケンス演算時間に応じた
分割処理回数の定め方の一例を第5図(A)および
(B)を参照して説明する。Next, an example of how to determine the number of times of division processing according to the sequence calculation time as described above will be described with reference to FIGS. 5 (A) and 5 (B).
1スキャンのローダコマンド処理時間がシーケンス演算
時間に影響を及ぼさない程度度の時間を仮にスキャンタ
イムの10%とし、予めスキャンタイムに応じた分割処理
時間を求め、この時間内に何回の処理、すなわちページ
検索処理、回路番号検索処理、あるいは回路読出し処理
を何回行い得るかのデータを、例えば2バイトのデータ
でで形成されるシーケンス演算時間をインデックスとす
るテーブルに格納しておく。If the loader command processing time for one scan does not affect the sequence calculation time, it is assumed that the time is 10% of the scan time, and the division processing time corresponding to the scan time is calculated in advance. That is, data indicating how many times the page search process, the circuit number search process, or the circuit read process can be performed is stored in a table having a sequence operation time formed by, for example, 2-byte data as an index.
第5図(A)はそのテーブルを示し、ここで、Mはシー
ケンス演算時間のインデックスおよびその分割処理回数
データに対応し、分割処理回数を定めるためのパラメー
タである。また、第5図(B)はスキャンタイムに応じ
て分割処理回数を定めるための処理手順を示す。この手
順は例えば、1回のシーケンス演算終了時に起動しても
よいし、定期的に起動してもよい。FIG. 5 (A) shows the table, where M corresponds to the index of the sequence operation time and the division processing number data, and is a parameter for determining the division processing number. Further, FIG. 5B shows a processing procedure for determining the number of division processings according to the scan time. This procedure may be started at the end of one sequence calculation, or may be started periodically.
第5図(B)において、まずステップS20にて上述した
パラメータMの初期値を“0"に設定する。次にステップ
S21で上述した2バイトで形成されるスキャンタイムデ
ータを読み、ステップS22でその上位バイトの全ビット
が“0"か否かを判断する。ここで肯定判断であればステ
ップS23へ進みパラメータMの値を“1"インクリメント
する。次にステップS24にて上記2バイトの下位バイト
の最上位ビットが“1"か否かを判断し、否定判断であれ
ばステップS25へ進み下位バイトを1つだけ左へシフト
する。次にステップS26でパラメータMの値が“9"か否
かを判断し、否定判断であればステップS23へ戻りステ
ップS23以下の手順を繰り返す。In FIG. 5B, first, in step S20, the initial value of the parameter M described above is set to "0". Next step
In step S21, the above-mentioned scan time data formed of 2 bytes is read, and in step S22, it is determined whether or not all the bits of the upper byte are "0". If an affirmative determination is made here, the process proceeds to step S23 and the value of the parameter M is incremented by "1". Next, in step S24, it is determined whether or not the most significant bit of the lower byte of the two bytes is "1". If the determination is negative, the process proceeds to step S25 and the lower byte is shifted left by one. Next, in step S26, it is determined whether or not the value of the parameter M is "9", and if the determination is negative, the process returns to step S23 and the procedure following step S23 is repeated.
ステップS22で否定判断、ステップS24で肯定判断、およ
びステップS26で肯定判断であれば、それぞれステップS
27へ進みパラメータMの値を基に分割処理回数データを
設定する。If the determination is negative in step S22, the determination is positive in step S24, and the determination is positive in step S26, then step S22
Proceed to step 27 and set the division processing number data based on the value of the parameter M.
以上の説明から明らかなように、スキャンタイムの変化
に応じてローダコマンド処理の1スキャンでの分割処理
回数が変化することになる。As is clear from the above description, the number of division processes in one scan of the loader command process changes according to the change in scan time.
第6図は本発明の一実施例に係るスキャンタイムのタイ
ムチャートを示す。FIG. 6 shows a time chart of the scan time according to the embodiment of the present invention.
ローダコマンド処理終了までのスキャンの回数は、上述
したようにシーケンス演算時間により決定されるが、こ
こでは仮に4スキャンで終了する第6図(A)の場合を
基にして説明すると、シーケンス演算時間が第6図
(B)の場合のように同図(A)の場合の1/2のとき、
そのローダコマンドの1スキャンでの分割処理回数は同
図(A)の場合の1/2となるため、ローダコマンド処理
終了までのスキャンの回数はその2倍となる。The number of scans until the end of the loader command processing is determined by the sequence calculation time as described above. Here, the sequence calculation time will be described based on the case of FIG. Is 1/2 of the case of FIG. 6 (A) as in the case of FIG. 6 (B),
Since the number of times of division processing for one scan of the loader command is half that in the case of FIG. 9A, the number of times of scanning until the end of the loader command processing is twice that.
また、第6図(C)のようにシーケンス演算時間が同図
(A)の場合の2倍のとき、ローダコマンドの1スキャ
ンでの分割処理回数はその2倍となるのでローダコマン
ド処理が終了するまでのスキャンの回数はその1/2とな
る。Further, when the sequence operation time is twice as long as in the case of FIG. 6 (A) as shown in FIG. 6 (C), the number of division processes of one scan of the loader command is twice as much, so that the loader command process ends. The number of scans to do is half that.
従って、シーケンス演算時間が短い場合は1スキャンで
の相対的なローダコマンド処理時間も短くなり、1スキ
ャン中のローダコマンド処理の有無によるスキャンタイ
ムの変化量を低減化し、シーケンス演算に与える影響を
少なくしている。Therefore, when the sequence calculation time is short, the relative loader command processing time in one scan is also shortened, the change amount of the scan time due to the presence or absence of the loader command processing in one scan is reduced, and the influence on the sequence calculation is reduced. is doing.
また、シーケンス演算時間が長い場合には、1スキャン
におけるローダコマンド処理時間を長くし、処理終了E
までスキャンの回数を減らすことによりローダコマンド
処理終了Eまでの時間を短くしている。このことによ
り、シーケンス演算時間が長い場合と短い場合とのロー
ダコマンド処理終了までの時間が平均化される。If the sequence calculation time is long, the loader command processing time in one scan is lengthened and the processing end E
By decreasing the number of scans up to, the time until the loader command processing end E is shortened. As a result, the time until the end of the loader command processing is averaged when the sequence calculation time is long and when it is short.
[発明の効果] 以上の説明から明らかなように、シーケンス演算時間の
短い場合は、1スキャン中でのローダコマンド処理時間
が短くなり、またシーケンス演算時間の長い場合には、
1スキャン中でのローダコマンド処理時間が長くなる。
これにより、シーケンス演算時間の短い場合、ローダコ
マンド処理のスキャンタイムに与える影響を低減化し、
PC等の制御における応答性を損なわないという効果が得
られた。EFFECTS OF THE INVENTION As is clear from the above description, when the sequence operation time is short, the loader command processing time during one scan is short, and when the sequence operation time is long,
The loader command processing time during one scan becomes long.
This reduces the influence of the loader command processing on the scan time when the sequence calculation time is short,
The effect of not impairing the responsiveness in controlling the PC and the like was obtained.
さらに、シーケンス演算時間の長い場合、ローダコマン
ド処理が終了するまでの時間が速くなり、シーケンス演
算時間の長短によってローダコマンド処理に要する時間
が左右されずに処理時間が平均化されるという効果が得
られた。Further, when the sequence calculation time is long, the time until the loader command processing is completed is shortened, and the processing time is averaged regardless of the time required for the loader command processing due to the length of the sequence calculation time. Was given.
第1図は本発明の全体構成を示すブロック図、 第2図は本発明の一実施例を示すシステムブロック図、 第3図は第2図示の実施例による回路読出し処理手順の
一例を示すフローチャート、 第4図は第3図に示した回路読出し処理に供される回路
情報の説明図、 第5図(A)は本発明の一実施例に係る分割処理回数テ
ーブルの説明図、 第5図(B)は分割処理回数を設定するための一実施例
のフローチャート、 第6図(A),(B)および(C)は本発明の一実施例
による効果を説明するためのタイムチャート、 第7図、第8図および第9図は従来装置によるローダコ
マンド処理を説明するためのタイムチャートである。 1……シーケンス演算部、 2……I/O入出力部、 3……ローダコマンド処理部、 11……CPU、 12……システムプログラムメモリ、 13……シーケンスプログラムメモリ、 14……分割処理回数テーブル、 15……入出力インターフェース、 16……データバス、 17……ローダ。FIG. 1 is a block diagram showing the overall configuration of the present invention, FIG. 2 is a system block diagram showing an embodiment of the present invention, and FIG. 3 is a flowchart showing an example of a circuit read processing procedure according to the embodiment shown in FIG. 4, FIG. 4 is an explanatory diagram of circuit information used for the circuit reading process shown in FIG. 3, FIG. 5 (A) is an explanatory diagram of a division processing number table according to one embodiment of the present invention, and FIG. (B) is a flow chart of one embodiment for setting the number of division processes, FIGS. 6 (A), (B) and (C) are time charts for explaining the effect of one embodiment of the present invention, FIG. 7, FIG. 8 and FIG. 9 are time charts for explaining loader command processing by the conventional device. 1 ... Sequence operation unit, 2 ... I / O input / output unit, 3 ... Loader command processing unit, 11 ... CPU, 12 ... System program memory, 13 ... Sequence program memory, 14 ... Dividing process count Table, 15 …… input / output interface, 16 …… data bus, 17 …… loader.
Claims (1)
よび入出力処理の実行とシリアルにかつ分割して行うロ
ーダコマンド処理装置において、 前記シーケンス演算時間を検知する検知手段と、 該シーケンス演算時間に対応してそのシーケンス演算時
間が長くなるに従ってローダコマンド処理の回数が大き
くなるようにローダコマンド処理を分割した分割回数デ
ータを記憶する記憶手段と、 前記検知手段によって検知されたシーケンス演算時間を
基に、前記記憶手段を参照して前記ローダコマンド処理
の分割回数データを読み出し、該分割回数データをロー
ダコマンド処理の回数として規定する回数規定手段と、 該回数規定手段によって規定された回数に基づいてロー
ダコマンド処理を中断する処理中断手段と、 を備えたことを特徴とするローダコマンド処理装置。1. A loader command processing device for performing loader command processing serially and in sequence with execution of sequence operation and input / output processing, and detecting means for detecting the sequence operation time and corresponding sequence operation time. Based on the sequence calculation time detected by the detection unit, the storage unit stores division number data obtained by dividing the loader command process so that the number of loader command processes increases as the sequence calculation time increases. The number-of-divisions data of the loader command processing is read out by referring to the storage means, the number-of-times defining means for defining the number-of-divisions data as the number of times of the loader command processing, and the loader command processing based on the number of times defined by the number-of-times defining means And a process interruption means for interrupting Loader command processing unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62001809A JPH0693206B2 (en) | 1987-01-09 | 1987-01-09 | Loader command processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62001809A JPH0693206B2 (en) | 1987-01-09 | 1987-01-09 | Loader command processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63170703A JPS63170703A (en) | 1988-07-14 |
JPH0693206B2 true JPH0693206B2 (en) | 1994-11-16 |
Family
ID=11511901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62001809A Expired - Lifetime JPH0693206B2 (en) | 1987-01-09 | 1987-01-09 | Loader command processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0693206B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11236240B2 (en) | 2013-08-02 | 2022-02-01 | Schlenk Metallic Pigments Gmbh | Metallic luster pigments |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143602U (en) * | 1989-04-28 | 1990-12-05 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6136837A (en) * | 1984-07-27 | 1986-02-21 | Shimadzu Corp | Digital control arithmetic system |
JPS6186806A (en) * | 1984-10-04 | 1986-05-02 | Shimadzu Corp | Digital control arithmetic system |
-
1987
- 1987-01-09 JP JP62001809A patent/JPH0693206B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11236240B2 (en) | 2013-08-02 | 2022-02-01 | Schlenk Metallic Pigments Gmbh | Metallic luster pigments |
Also Published As
Publication number | Publication date |
---|---|
JPS63170703A (en) | 1988-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4241420A (en) | Disk data control | |
JPS6376034A (en) | Multiple address space control system | |
US4975872A (en) | Dual port memory device with tag bit marking | |
JPH0693206B2 (en) | Loader command processor | |
JPH0776932B2 (en) | Data transmission method | |
US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
JP2900627B2 (en) | Interrupt control device | |
CN108932171B (en) | Embedded software interaction method | |
US5032980A (en) | Information processing system with instruction address saving function corresponding to priority levels of interruption information | |
JP2539079B2 (en) | Column data selection processing circuit | |
JPH07234707A (en) | Address management method for programmable controller | |
JPH08161010A (en) | Ladder sequence program arithmetic unit | |
JPS60225904A (en) | Programmable controller | |
JP2675081B2 (en) | Arithmetic processing method | |
JP3091382B2 (en) | Keyboard input reading method | |
KR20050076274A (en) | Muliti-bufferring dma data transferring apparatus adopting descriptor dma controller | |
JPH043226A (en) | Arithmetic processor | |
JPS63276629A (en) | Sorting system for record in file | |
JPH01169506A (en) | Numerical controller | |
JPH0816382A (en) | Erroneously corrected line retrieving device | |
JPS6238746B2 (en) | ||
JPS59223804A (en) | Programmable controller | |
JPH04115332A (en) | File managing device | |
JPH05119827A (en) | Work program selecting method for industrial robot | |
JPH05241853A (en) | Programmable controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |