JPH0690388A - Moire cancellation circuit - Google Patents
Moire cancellation circuitInfo
- Publication number
- JPH0690388A JPH0690388A JP4265376A JP26537692A JPH0690388A JP H0690388 A JPH0690388 A JP H0690388A JP 4265376 A JP4265376 A JP 4265376A JP 26537692 A JP26537692 A JP 26537692A JP H0690388 A JPH0690388 A JP H0690388A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- horizontal
- circuit
- start position
- moire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は陰極線管(以下CRTと
呼ぶ)を用いた表示装置において、画像のモアレ現象を
軽減するモアレキャンセル回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a moiré canceling circuit for reducing an image moiré phenomenon in a display device using a cathode ray tube (hereinafter referred to as CRT).
【0002】[0002]
【従来の技術】テレビジョン受像機又はコンピュータに
用いられるラスタースキャン方式の表示装置は、水平方
向への電子ビームの走査を繰り返し、この走査線(走査
ライン)を垂直方向へ動かすことにより画像を表示して
いる。CRTを用いた表示装置では、シャドウマスクの
ピッチにより映像信号で発光する蛍光体のドットピッチ
が決定されている。このため例えば水平方向に、1ドッ
ト毎にオン・オフの輝度信号を与えると、映像表示のパ
ターンのピッチとCRTのシャドウマスクのピッチが相
互干渉を起こし、画像にモアレ現象が生じる。2. Description of the Related Art A raster scan type display device used in a television receiver or a computer displays an image by repeating scanning of an electron beam in the horizontal direction and moving the scanning line (scanning line) in the vertical direction. is doing. In a display device using a CRT, the pitch of the shadow mask determines the dot pitch of phosphors that emit light in the video signal. Therefore, for example, when an ON / OFF luminance signal is applied to each dot in the horizontal direction, the pitch of the image display pattern and the pitch of the shadow mask of the CRT cause mutual interference, and a moire phenomenon occurs in the image.
【0003】このようなモアレ現象を軽減するために、
従来の表示装置では以下のような方法が組合せて用いら
れていた。 (1)画像の表示領域を大きさを変更することにより、
CRTに表示される映像のパターンピッチを変更し、シ
ャドウマスクとの相互干渉を少なくする。 (2)シャドウマスクのピッチを変更することにより、
シャドウマスクと映像表示のパターンとの相互干渉を少
なくする。 (3)電子ビームのフォーカスを悪化させ、映像表示パ
ターンの1ドットの大きさを大きくする。そうすると、
相互干渉のコントラストが小さくなり、モアレ現象が目
立ちにくくなる。In order to reduce such a moire phenomenon,
In the conventional display device, the following methods have been used in combination. (1) By changing the size of the image display area,
The pattern pitch of the image displayed on the CRT is changed to reduce mutual interference with the shadow mask. (2) By changing the pitch of the shadow mask,
Mutual interference between the shadow mask and the image display pattern is reduced. (3) The focus of the electron beam is deteriorated and the size of one dot of the image display pattern is increased. Then,
The contrast of mutual interference becomes small, and the moire phenomenon becomes inconspicuous.
【0004】[0004]
【発明が解決しようとする課題】このような従来の方法
では次に示すような問題点があった。 (1)画像の表示領域の大きさを変更する方法では、夫
々の画像に応じて表示領域の大きさをその都度決定する
ことは困難である。 (2)シャドウマスクのピッチを変更することは、シャ
ドウマスクを含めてCRTの設計を変更することとな
り、そのこと自体に相当の開発期間と開発費用を要す
る。 (3)フォーカスを悪化させ、スポットサイズを大きく
する方法では、モアレ現象を軽減し、且つ所定の解像度
を保持することは困難である。However, the conventional method as described above has the following problems. (1) With the method of changing the size of the display area of the image, it is difficult to determine the size of the display area for each image each time. (2) Changing the pitch of the shadow mask changes the design of the CRT including the shadow mask, which itself requires a considerable development period and development cost. (3) With the method of deteriorating the focus and increasing the spot size, it is difficult to reduce the moire phenomenon and maintain a predetermined resolution.
【0005】近年ディスプレイモニタは、高解像度化及
び多様化により、種々の水平周波数や垂直周波数のもの
が要求されている。このようなマルチスキャンの表示装
置では、前述した方法で全ての画像に対しモアレ現象を
少なくし、且つ実用上問題を無くすことは不可能であ
る。又CRTのシャドウマスクピッチは画面中央と画面
周辺とで異なっており、画面全体の補正を画一的に行っ
たとしても、画面全体で均一的なモアレ現象を軽減する
ことは困難であった。In recent years, display monitors are required to have various horizontal frequencies and vertical frequencies due to higher resolution and diversification. In such a multi-scan display device, it is impossible to reduce the moire phenomenon for all images and to eliminate the problem in practical use by the method described above. Further, the shadow mask pitch of the CRT is different between the center of the screen and the periphery of the screen, and even if the entire screen is uniformly corrected, it is difficult to reduce the uniform moire phenomenon on the entire screen.
【0006】本発明はこのような従来の問題点に鑑みて
なされたものであって、全ての動作モードでモアレ現象
を軽減し、且つ画像の解像度の悪化を最小限に抑えるこ
とのできるモアレキャンセル回路を提供することを目的
とする。The present invention has been made in view of the above-mentioned conventional problems, and it is possible to reduce the moire phenomenon in all operation modes and to suppress the deterioration of image resolution to a minimum. The purpose is to provide a circuit.
【0007】[0007]
【課題を解決するための手段】本発明は映像信号から垂
直及び水平同期信号を夫々分離する同期分離回路、陰極
線管の偏向コイルに垂直及び水平偏向電流を出力する偏
向回路、を含み、表示装置の映像信号のパターンと陰極
線管のシャドウマスクのピッチとの干渉によって生じる
映像のモアレ現象を軽減するモアレキャンセル回路であ
って、陰極線管の水平走査ラインを一定のピッチで第1
及び第2の画面として分割し、水平走査ライン毎に異な
る第1の画面の走査開始位置、及び水平走査ラインに係
わらず一定の第2の画面の走査開始位置のデータを各水
平走査ラインに応じて夫々出力する演算制御部と、演算
制御部の出力するデータをアナログ信号に変換し、水平
偏向電流の走査開始位置を制御する信号を偏向回路に出
力するD/A変換器と、を具備し、偏向回路は、同期分
離回路から出力される水平同期信号に対して、D/A変
換器の出力信号に比例した遅延時間を遅延させて水平偏
向電流を発生することを特徴とするものである。SUMMARY OF THE INVENTION The present invention includes a sync separation circuit for separating vertical and horizontal sync signals from a video signal, and a deflection circuit for outputting vertical and horizontal deflection currents to a deflection coil of a cathode ray tube. Is a moire canceling circuit for reducing the image moire phenomenon caused by the interference between the pattern of the video signal and the pitch of the shadow mask of the cathode ray tube, the horizontal scanning line of the cathode ray tube being arranged at a constant pitch.
And the second screen is divided, and the data of the scanning start position of the first screen, which is different for each horizontal scanning line, and the data of the constant scanning start position of the second screen regardless of the horizontal scanning line, are sent to each horizontal scanning line. And a D / A converter that converts the data output from the calculation control unit into an analog signal and outputs a signal that controls the scanning start position of the horizontal deflection current to the deflection circuit. The deflection circuit delays a horizontal synchronizing signal output from the sync separation circuit by a delay time proportional to the output signal of the D / A converter to generate a horizontal deflection current. .
【0008】[0008]
【作用】このような特徴を有する本発明によれば、同期
分離回路は、表示装置に入力される映像信号から垂直及
び水平同期信号を分離し、これらの信号を演算制御部に
与える。そうすると演算制御部は、各水平走査期間毎に
同期信号と同期して、第1及び第2の画面位置に対する
水平走査開始位置を示すデータを生成する。D/A変換
器はこのデータをアナログ信号に変換し、偏向回路に出
力する。そして偏向回路はD/A変換器の出力信号で制
御された時刻に鋸歯状波電流を発生し、その偏向電流を
偏向コイルに与える。このようにすると、映像信号のパ
ターンと、陰極線管のシャドウマスクのピッチとの干渉
によって生じた映像のモアレ現象は軽減される。According to the present invention having such characteristics, the sync separation circuit separates the vertical and horizontal sync signals from the video signal input to the display device, and supplies these signals to the arithmetic control section. Then, the arithmetic control unit generates data indicating the horizontal scanning start position with respect to the first and second screen positions in synchronization with the synchronization signal for each horizontal scanning period. The D / A converter converts this data into an analog signal and outputs it to the deflection circuit. Then, the deflection circuit generates a sawtooth wave current at a time controlled by the output signal of the D / A converter and applies the deflection current to the deflection coil. By doing so, the moire phenomenon of the image caused by the interference between the pattern of the image signal and the pitch of the shadow mask of the cathode ray tube is reduced.
【0009】[0009]
【実施例】本発明の一実施例における表示装置のモアレ
キャンセル回路について図1及び図2を用いて説明す
る。図1はモアレキャンセル回路を含む表示装置の構成
を示すブロック図である。又、図2は本実施例のモアレ
キャンセル回路の動作を示す表示画面の説明図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A moire cancel circuit for a display device according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram showing a configuration of a display device including a moire cancel circuit. 2 is an explanatory view of a display screen showing the operation of the moire cancel circuit of this embodiment.
【0010】図1に示す表示装置において、入力端1は
R,G,Bの輝度信号を含む映像信号が入力される端子
であり、同期分離回路2及びビデオ回路3に接続され
る。同期分離回路2は映像信号から水平及び垂直同期信
号を分離する回路である。又ビデオ回路3は、映像増幅
回路を含み、各R,G,Bの輝度信号をCRT4に出力
するものである。偏向回路5は同期分離回路2から出力
される垂直及び水平同期信号に基づき、垂直及び水平偏
向電流を生成し、その電流を偏向コイル6に出力する回
路であ。偏向回路5は、図示しない水平偏向回路と水平
同期信号のフェーズシフタ7を含み、偏向に必要な鋸歯
状波電流を発生するものである。偏向回路5において、
ドット信号を含む映像信号の走査開始位置の信号は、後
述するモアレキャンセル回路により与えられる。フェー
ズシフタ7は、例えば水平同期信号に対し入力信号に比
例した遅延パルスを発生する回路であり、偏向回路5は
フェーズシフタ7の出力パルスの発生時から鋸歯状の水
平偏向電流を偏向コイル6に流す回路である。In the display device shown in FIG. 1, an input terminal 1 is a terminal to which a video signal including R, G and B luminance signals is input, and is connected to a sync separation circuit 2 and a video circuit 3. The sync separation circuit 2 is a circuit for separating the horizontal and vertical sync signals from the video signal. The video circuit 3 includes an image amplification circuit and outputs the R, G, B luminance signals to the CRT 4. The deflection circuit 5 is a circuit that generates vertical and horizontal deflection currents based on the vertical and horizontal synchronization signals output from the sync separation circuit 2 and outputs the currents to the deflection coil 6. The deflection circuit 5 includes a horizontal deflection circuit (not shown) and a phase shifter 7 for a horizontal synchronizing signal, and generates a sawtooth wave current necessary for deflection. In the deflection circuit 5,
The signal at the scanning start position of the video signal including the dot signal is given by the moire cancel circuit described later. The phase shifter 7 is, for example, a circuit that generates a delay pulse proportional to the input signal with respect to the horizontal synchronizing signal, and the deflection circuit 5 applies a sawtooth-shaped horizontal deflection current to the deflection coil 6 from the time when the output pulse of the phase shifter 7 is generated. It is a circuit to flow.
【0011】さて表示装置にはモアレキャンセル回路8
が設けられている。モアレキャンセル回路8は、メモリ
9,演算制御部10,D/A変換器11を含み、映像信
号の1フレーム内の各水平走査ラインの走査開始位置信
号を偏向回路5に出力するものである。メモリ9は例え
ばEEPROM等の不揮発性メモリより構成され、後述
する第1の位置データ及び第2の位置データを夫々演算
するに必要なパラメータ(補正係数)を記憶するもので
ある。Now, the display device has a moire canceling circuit 8
Is provided. The moire canceling circuit 8 includes a memory 9, an operation control unit 10, and a D / A converter 11, and outputs a scanning start position signal of each horizontal scanning line in one frame of a video signal to the deflection circuit 5. The memory 9 is composed of, for example, a non-volatile memory such as an EEPROM, and stores parameters (correction coefficients) required for calculating first position data and second position data described later.
【0012】図2に示すようにCRT4の1フレーム
は、複数の1,2,3・・・X・・N・・M番目の走査
ラインで構成される。ここで点線で示す第1の画面と
は、奇数番目の走査ラインから成り、各ラインの走査開
始位置H1は後述するように特定された関数により決定
される。又実線は第2の画面、即ち偶数番目の走査ライ
ンから成り、各ラインの走査開始位置H2は水平同期信
号に対し位相が固定されている。As shown in FIG. 2, one frame of the CRT 4 is composed of a plurality of 1,2,3 ... X..N..M scanning lines. Here, the first screen shown by the dotted line is composed of odd-numbered scanning lines, and the scanning start position H1 of each line is determined by a function specified as described later. The solid line is composed of the second screen, that is, the even scanning lines, and the scanning start position H2 of each line has a fixed phase with respect to the horizontal synchronizing signal.
【0013】さて図2に示す第1の画面の走査開始位置
H1は、第2の画面の走査開始位置H2に対し次の
(1)式を満たすものとなる。 H1=H2+A(X−N)2 +B・・・(1) H1,H2:第1,第2画面の走査開始位置を示す位置
データ X:走査ライン番号 A:2次関数の湾曲度を示す変化量計数 B:第2の画面に対する第1の画面の平行移動量 N:1フレームの中央位置となる走査ライン番号The scanning start position H1 on the first screen shown in FIG. 2 satisfies the following expression (1) with respect to the scanning start position H2 on the second screen. H1 = H2 + A (X−N) 2 + B (1) H1, H2: Position data indicating the scan start position of the first and second screens X: Scan line number A: Change indicating the degree of curvature of a quadratic function Amount counting B: Amount of parallel movement of the first screen with respect to the second screen N: Scan line number at the center position of the frame
【0014】尚、(1)式のH1−H2の最大値は、1
水平走査ラインに含まれる映像信号のドットピッチ以下
となる量であり、図2は1フレームの映像において拡大
表示している。補正係数A,B,Nの値はCRT4を含
む表示装置の特性によって夫々決定され、第2の位置デ
ータ(H2)と共にメモリ9に格納されている。The maximum value of H1-H2 in the equation (1) is 1
The amount is equal to or less than the dot pitch of the video signal included in the horizontal scanning line, and FIG. 2 is an enlarged display in one frame of the video. The values of the correction coefficients A, B and N are respectively determined by the characteristics of the display device including the CRT 4, and are stored in the memory 9 together with the second position data (H2).
【0015】さて演算制御部10はマイクロコンピュー
タを含んで構成され、各垂直同期期間に水平同期信号の
数を計数し、各水平走査期間でメモリ9から補正係数を
読出し、各水平走査ライン毎に(1)式の演算を行う回
路である。即ち演算制御部10は、第2の画面の走査開
始位置H2のデータと、補正係数A,B,Nをメモリ9
から読出し、式(1)の値を演算してH2に加算する。
次にD/A変換器11は、演算制御部10の演算結果を
アナログ信号に変換する回路である。D/A変換器11
の出力は偏向回路5内のフェーズシフタ7に出力され
る。The operation control unit 10 is configured to include a microcomputer, counts the number of horizontal synchronizing signals in each vertical synchronizing period, reads the correction coefficient from the memory 9 in each horizontal scanning period, and for each horizontal scanning line. This is a circuit for performing the calculation of the equation (1). That is, the arithmetic control unit 10 stores the data of the scanning start position H2 of the second screen and the correction coefficients A, B and N in the memory 9.
Is read from, and the value of Expression (1) is calculated and added to H2.
Next, the D / A converter 11 is a circuit that converts the calculation result of the calculation control unit 10 into an analog signal. D / A converter 11
Is output to the phase shifter 7 in the deflection circuit 5.
【0016】このように構成されたモアレキャンセル回
路8において、表示装置が動作を開始すると、入力端1
に映像信号が入力される。この映像信号から同期分離回
路2により垂直及び水平同期信号が分離され、演算制御
部10に与えられる。演算制御部10は垂直同期信号で
メモリ9のアドレスをリセットし、メモリ9内の補正係
数A,B,Nを読出す。第1番目の水平走査ラインの信
号がビデオ回路3に入力されると、演算制御部10は図
2に示すように時刻t1に相当する走査開始位置H1のデ
ータをD/A変換器11に与える。D/A変換器11は
このデータをアナログ電圧に変換し、偏向回路5に与え
る。そうすると偏向回路5内のフェーズシフタ7が、入
力された位置信号により水平同期信号の位相を遅らせ、
時刻t1から水平偏向電流を発生させる。In the moire cancel circuit 8 having the above-described structure, when the display device starts operating, the input terminal 1
The video signal is input to. The sync separation circuit 2 separates the vertical and horizontal sync signals from this video signal and supplies them to the arithmetic control unit 10. The arithmetic control unit 10 resets the address of the memory 9 by the vertical synchronizing signal and reads the correction coefficients A, B, N in the memory 9. When the signal of the first horizontal scanning line is input to the video circuit 3, the arithmetic control unit 10 transfers the data of the scanning start position H1 corresponding to the time t 1 to the D / A converter 11 as shown in FIG. give. The D / A converter 11 converts this data into an analog voltage and supplies it to the deflection circuit 5. Then, the phase shifter 7 in the deflection circuit 5 delays the phase of the horizontal synchronizing signal by the input position signal,
Horizontal deflection current is generated from time t 1 .
【0017】次に、第2番目の水平走査ラインの信号が
入力されると、演算制御部10はメモリ9の第2の画面
の走査開始位置H2のデータを読出し、そのデータをD
/A変換器11に与える。このときD/A変換器11は
図2の時刻t0に相当するアナログ信号を偏向回路5に出
力する。そうすると偏向回路5は時刻t0から水平偏向電
流を発生する。Next, when the signal of the second horizontal scanning line is input, the arithmetic control unit 10 reads the data at the scanning start position H2 of the second screen of the memory 9, and the data is D
/ A converter 11 At this time, the D / A converter 11 outputs an analog signal corresponding to time t 0 in FIG. 2 to the deflection circuit 5. Then, the deflection circuit 5 generates a horizontal deflection current from time t 0 .
【0018】以下同様に第3番目の水平走査ラインの信
号が入力されると、演算制御部10は第1の走査開始位
置H1のデータを生成する。更に、第4番目の水平走査
ラインの信号が入力されると、演算制御部10は第2の
走査開始位置H2のデータを生成する。このように第1
の走査開始位置のデータ及び第2の走査開始位置のデー
タを交互に生成し、第M番目の水平走査ラインまで信号
処理が続けられる。そしてビデオ回路3の出力する映像
信号がCRT4に表示される。Similarly, when the signal of the third horizontal scanning line is input, the arithmetic control unit 10 generates the data of the first scanning start position H1. Further, when the signal of the fourth horizontal scanning line is input, the arithmetic control unit 10 generates the data of the second scanning start position H2. Like this first
The data of the scanning start position and the data of the second scanning start position are alternately generated, and the signal processing is continued until the Mth horizontal scanning line. Then, the video signal output from the video circuit 3 is displayed on the CRT 4.
【0019】このような動作により各水平走査の表示位
置が水平同期信号毎に相対的に左右にシフトした状態と
なる。従って奇数番目の走査ラインと偶数番目の走査ラ
インがずれ、映像表示のパターンとCRT4のシャドウ
マスクの干渉波の位相が固定されなくなる。そのためモ
アレ現象によるコントラストが弱くなり、表示画面上で
繊細な画像が忠実に出力される。又、第1の走査開始位
置のデータは各水平走査の都度、演算制御部10で演算
するため、第1の走査開始位置H1のデータが走査位置
毎に異なっていてもこれらの値を全て記憶する必要がな
く、メモリ9の容量を低減することができる。By such an operation, the display position of each horizontal scan is shifted to the left and right relative to each horizontal synchronizing signal. Therefore, the odd-numbered scan lines and the even-numbered scan lines are deviated, and the phase of the image display pattern and the interference wave of the shadow mask of the CRT 4 are not fixed. Therefore, the contrast due to the moire phenomenon becomes weak, and a delicate image is faithfully output on the display screen. Further, since the data of the first scanning start position is calculated by the arithmetic control unit 10 every horizontal scanning, even if the data of the first scanning start position H1 is different for each scanning position, all these values are stored. Therefore, the capacity of the memory 9 can be reduced.
【0020】尚マルチスキャンタイプの表示装置では、
様々な表示モード(フレーム周波数,走査ライン数が夫
々異なる場合)に対し、モアレ現象が最小となるよう係
数A,B,N、第2の位置データH2を夫々モード毎に
メモリ9に格納する。そうするとCRT4に常に最適の
画像が表示されることになる。In the multi-scan type display device,
For various display modes (when the frame frequency and the number of scanning lines are different), the coefficients A, B, N and the second position data H2 are stored in the memory 9 for each mode so as to minimize the moire phenomenon. Then, the optimum image is always displayed on the CRT 4.
【0021】尚本実施例では式(1)の関係によって第
1の画面位置H1を演算しているが、他の演算式を用い
てもよいことはいうまでもない。In the present embodiment, the first screen position H1 is calculated according to the relation of the expression (1), but it goes without saying that other calculation expressions may be used.
【0022】[0022]
【発明の効果】以上詳細に説明したように本発明によれ
ば、各水平走査開始位置を示すデータを演算制御部を生
成して、偏向回路に与えることにより、各水平走査の映
像信号を水平同期信号より所定のピッチだけずらせて出
力できる。このため映像信号のドットピッチと、陰極線
管のシャドウマスクのピッチが、表示画像の種類に係わ
らずれることになり、画像の解像度を下げることなく、
画像のモアレ現象を軽減することができる。このため高
品質の画像が表示できるという効果が生まれる。As described in detail above, according to the present invention, the data indicating each horizontal scanning start position is generated by the arithmetic control unit and is supplied to the deflection circuit, so that the video signal of each horizontal scanning is horizontally transmitted. It can be output by shifting a predetermined pitch from the synchronization signal. Therefore, the dot pitch of the video signal and the pitch of the shadow mask of the cathode ray tube will be independent of the type of display image, without lowering the image resolution,
The moire phenomenon of an image can be reduced. Therefore, an effect that a high quality image can be displayed is produced.
【図1】本発明の一実施例におけるモアレキャンセル回
路を含む表示装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a display device including a moire cancel circuit according to an embodiment of the present invention.
【図2】本実施例におけるモアレキャンセル回路の動作
を示す表示画面の説明図である。FIG. 2 is an explanatory diagram of a display screen showing the operation of the moire cancel circuit in the present embodiment.
1 入力端子 2 同期分離回路 3 ビデオ回路 4 CRT 5 偏向回路 6 偏向コイル 7 フェーズシフタ 8 モアレキャンセル回路 9 メモリ 10 演算制御部 11 D/A変換器 1 Input Terminal 2 Sync Separation Circuit 3 Video Circuit 4 CRT 5 Deflection Circuit 6 Deflection Coil 7 Phase Shifter 8 Moire Cancel Circuit 9 Memory 10 Operation Control Unit 11 D / A Converter
Claims (4)
々分離する同期分離回路、陰極線管の偏向コイルに垂直
及び水平偏向電流を出力する偏向回路、を含み、表示装
置の映像信号のパターンと前記陰極線管のシャドウマス
クのピッチとの干渉によって生じる映像のモアレ現象を
軽減するモアレキャンセル回路であって、 前記陰極線管の水平走査ラインを一定のピッチで第1及
び第2の画面として分割し、水平走査ライン毎に異なる
前記第1の画面の走査開始位置、及び水平走査ラインに
係わらず一定の前記第2の画面の走査開始位置のデータ
を各水平走査ラインに応じて夫々出力する演算制御部
と、 前記演算制御部の出力するデータをアナログ信号に変換
し、水平偏向電流の走査開始位置を制御する信号を前記
偏向回路に出力するD/A変換器と、を具備し、 前記偏向回路は、前記同期分離回路から出力される水平
同期信号に対して、前記D/A変換器の出力信号に比例
した遅延時間を遅延させて水平偏向電流を発生するもの
であることを特徴とするモアレキャンセル回路。1. A pattern of a video signal of a display device and a sync circuit for separating a vertical and horizontal sync signal from a video signal, and a deflection circuit for outputting vertical and horizontal deflection currents to a deflection coil of a cathode ray tube. A moire canceling circuit for reducing a moire phenomenon of an image caused by interference with a pitch of a shadow mask of a cathode ray tube, wherein horizontal scanning lines of the cathode ray tube are divided into a first screen and a second screen at a constant pitch, And a calculation control unit for outputting data of the scanning start position of the first screen, which is different for each scanning line, and constant scanning start position of the second screen regardless of the horizontal scanning line, according to each horizontal scanning line. , A D / A converter that converts the data output from the arithmetic control unit into an analog signal and outputs a signal for controlling the scanning start position of the horizontal deflection current to the deflection circuit. The deflection circuit delays the horizontal synchronization signal output from the synchronization separation circuit by a delay time proportional to the output signal of the D / A converter to generate a horizontal deflection current. A moire canceling circuit characterized by being
2、前記第1の画面の前記第2の画面に対する平行移動
を示す画面移動量B、前記第1の画面の各水平走査ライ
ンの夫々の遅延時間の変化量を示す変化量係数A、を夫
々用いて前記第1及び第2の画面の走査開始位置H1,
H2を示すデータを各水平走査ライン毎に出力するもの
であることを特徴とする請求項1記載のモアレキャンセ
ル回路。2. The arithmetic control unit is configured to set a scanning start position H of the second screen with respect to a horizontal synchronizing signal.
2. A screen movement amount B indicating parallel movement of the first screen with respect to the second screen, and a change amount coefficient A indicating change amount of each delay time of each horizontal scanning line of the first screen, respectively. Using the scanning start positions H1 of the first and second screens
2. The moire cancel circuit according to claim 1, wherein data indicating H2 is output for each horizontal scanning line.
記第1の画面の補正係数である画面移動量B,及び変化
量係数Aを夫々格納する不揮発性のメモリを具備するこ
とを特徴とする請求項2記載のモアレキャンセル回路。3. A non-volatile memory for storing a scan start position H2 of the second screen, a screen movement amount B which is a correction coefficient of the first screen, and a change amount coefficient A, respectively. The moire canceling circuit according to claim 2.
走査開始位置H1は、 1フレームの中央の水平走査ラインの番号をNとし、任
意の水平走査ラインの番号をXとすると、第1の画面に
含まれるX番目の走査開始位置H1が、H1=H2+A
(X−N)2 +Bの関係を満たすものであることを特徴
とする請求項2記載のモアレキャンセル回路。4. The scanning start position H1 of the first screen output from the arithmetic and control unit is: If the number of the horizontal scanning line at the center of one frame is N and the number of any horizontal scanning line is X, The X-th scanning start position H1 included in the first screen is H1 = H2 + A
The moire cancel circuit according to claim 2, wherein the relationship (X-N) 2 + B is satisfied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4265376A JPH0690388A (en) | 1992-09-07 | 1992-09-07 | Moire cancellation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4265376A JPH0690388A (en) | 1992-09-07 | 1992-09-07 | Moire cancellation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0690388A true JPH0690388A (en) | 1994-03-29 |
Family
ID=17416327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4265376A Pending JPH0690388A (en) | 1992-09-07 | 1992-09-07 | Moire cancellation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0690388A (en) |
-
1992
- 1992-09-07 JP JP4265376A patent/JPH0690388A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2039143C (en) | Convergence control system for multiple vertical formats | |
JPH089405A (en) | Digital convergence device | |
US7119846B2 (en) | Video signal processing circuit and method for converting number of scan lines and image display device using the same | |
US5497054A (en) | Automatic digital convergence correcting method and apparatus therefor | |
US5793447A (en) | Digital convergence apparatus | |
US5301021A (en) | Display with vertical scanning format transformation | |
US6094018A (en) | Method and apparatus for providing moire effect correction based on displayed image resolution | |
JPH0690388A (en) | Moire cancellation circuit | |
US6034742A (en) | Adaptive sharpness enhancement for a multi-frequency scanning monitor | |
JP3843769B2 (en) | Projection type television image display device | |
US5523789A (en) | High definition television monitor for displaying video images reproduced from normal standard video signals | |
JPH0614217A (en) | Moire canceling circuit | |
JP2976877B2 (en) | Keystone distortion correction device | |
US6847176B2 (en) | Apparatus and method for removing horizontal moire in cathode-ray tube monitors | |
JPH1146309A (en) | Method for correcting crt focus, crt focus correction circuit, and display device | |
JPS6163177A (en) | Digital convergence device | |
KR100234412B1 (en) | lmage display apparatus and method adopting bidrectional scanning type | |
JP3503848B2 (en) | Moiré cancel circuit | |
JPH1013762A (en) | Wide screen television receiver | |
JP3273808B2 (en) | Test pattern generator | |
JPH10271521A (en) | Digital convergence circuit | |
KR19990065045A (en) | Luminance deviation correction device of the display device | |
JPH05289627A (en) | Display device | |
JPH04246684A (en) | Scanning line width correcting method | |
JP2002320106A (en) | Monitor device |