JPH0690015A - Photodiode and its manufacture - Google Patents

Photodiode and its manufacture

Info

Publication number
JPH0690015A
JPH0690015A JP4239851A JP23985192A JPH0690015A JP H0690015 A JPH0690015 A JP H0690015A JP 4239851 A JP4239851 A JP 4239851A JP 23985192 A JP23985192 A JP 23985192A JP H0690015 A JPH0690015 A JP H0690015A
Authority
JP
Japan
Prior art keywords
lower electrode
etching
photodiode
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4239851A
Other languages
Japanese (ja)
Inventor
Yoshihiko Sakai
義彦 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP4239851A priority Critical patent/JPH0690015A/en
Publication of JPH0690015A publication Critical patent/JPH0690015A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To reduce the etched amount of a bottom electrode when a photoconductive semiconductor layer is dry-etched CONSTITUTION:A photoconductive semiconductor layer 4 and a top electrode 5 are sequentially laminated on a bottom electrode 2 formed on an insulation substrate 1, thus a photodiode PD is formed. On the bottom electrode 2, an etching-resistant film 3 having a stringent etching selectivity against the semiconductor layer 4 is provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は絶縁基板表面に、下部電
極、光導電性の半導体層、および上部電極が順次積層さ
れて構成されたフォトダイオード及びその製造方法に関
する。前記フォトダイオードは、前記絶縁基板上に前記
フォトダイオードとその受光量検出回路を形成する薄膜
トランジスタとが配設されたイメージセンサ(いわゆる
ハイブリッドイメージセンサ)等で用いられる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photodiode having a lower electrode, a photoconductive semiconductor layer, and an upper electrode, which are sequentially laminated on a surface of an insulating substrate, and a manufacturing method thereof. The photodiode is used in an image sensor (so-called hybrid image sensor) or the like in which the photodiode and a thin film transistor forming a received light amount detection circuit thereof are arranged on the insulating substrate.

【0002】[0002]

【従来の技術】近来、前記種類のイメージセンサは、C
CDに代わってFAX等の画像読取装置として注目を集
めている。また、駆動回路部も薄膜トランジスタ(TF
T)、中でもpoly-Si TFT(ポリシリコン薄膜トラ
ンジスタ)で集積化することにより高性能、低コスト化
ができることが、「TFT駆動完全密着型イメージセン
サの開発」(1990年、第21回画像光学コンファレ
ンス、P11、板垣等)に示されている。
2. Description of the Related Art Recently, an image sensor of the above type is a C
It has been attracting attention as an image reading device such as a FAX instead of a CD. In addition, the driving circuit unit is also a thin film transistor (TF
T), among others, high performance and low cost can be achieved by integrating with poly-Si TFT (polysilicon thin film transistor). "Development of TFT drive perfect contact type image sensor" (1990, 21st Image Optical Conference) , P11, Itagaki, etc.).

【0003】図6は従来のイメージセンサImの構成の
概略説明図で、絶縁基板上に構成した薄膜トランジスタ
TFTとフォトダイオードPDを示している。図6にお
いて、絶縁基板01上には、アモルファスシリコン材料
製のソース/ドレイン電極02が形成されている。前記
ソース/ドレイン電極02上にはゲート絶縁膜(SiO2
膜)03が形成され、前記ゲート絶縁膜03上にはゲー
ト電極(poly-Si)04が形成されている。前記符号0
2〜04で示された要素から薄膜トランジスタTFTが
構成されている。前記ゲート電極04上には下側層間絶
縁膜(SiO2)05が形成され、前記下側層間絶縁膜0
5上には、受光量を検出するフォトダイオード(センサ
部)PDが形成されている。前記フォトダイオードPD
は、下部電極(下地電極)06、半導体層(a−Siセ
ンサ層)07、透明電極(ITO)08、上側層間絶縁
膜09等から構成されている。薄膜トランジスタTFT
と、フォトダイオードPDとを分離している前記下側層
間絶縁膜05および前記上側層間絶縁膜09には、前記
TFTの各電極02,04に連通するコンタクトホール
B1,B2が形成されている。また、前記上側層間絶縁膜
09には前記透明電極08に連通するコンタクトホール
B3が形成されている。前記各コンタクトホールB1,B
2およびB3と連通するTFTの各電極02,04および
フォトダイオードPDの透明電極08はAl(アルミニ
ウム)の配線010に接続されている。前記配線010
は素子保護膜(ポリイミド膜)011により被覆されて
いる。前記図6に示すイメージセンサImは、前記各フ
ォトダイオードPDの受光量を薄膜トランジスタTFT
を用いて検出している。
FIG. 6 is a schematic explanatory view of the structure of a conventional image sensor Im, showing a thin film transistor TFT and a photodiode PD formed on an insulating substrate. In FIG. 6, source / drain electrodes 02 made of an amorphous silicon material are formed on an insulating substrate 01. A gate insulating film (SiO2) is formed on the source / drain electrodes 02.
A film) 03 is formed, and a gate electrode (poly-Si) 04 is formed on the gate insulating film 03. The code 0
A thin film transistor TFT is constituted by the elements indicated by 2 to 04. A lower interlayer insulating film (SiO2) 05 is formed on the gate electrode 04, and the lower interlayer insulating film 0 is formed.
A photodiode (sensor portion) PD that detects the amount of received light is formed on the surface 5. The photodiode PD
Is composed of a lower electrode (base electrode) 06, a semiconductor layer (a-Si sensor layer) 07, a transparent electrode (ITO) 08, an upper interlayer insulating film 09, and the like. Thin film transistor TFT
And contact holes B1 and B2 communicating with the respective electrodes 02 and 04 of the TFT are formed in the lower interlayer insulating film 05 and the upper interlayer insulating film 09 separating the photodiode PD. A contact hole B3 communicating with the transparent electrode 08 is formed in the upper interlayer insulating film 09. Each of the contact holes B1, B
The electrodes 02 and 04 of the TFT communicating with 2 and B3 and the transparent electrode 08 of the photodiode PD are connected to the wiring 010 of Al (aluminum). The wiring 010
Is covered with an element protection film (polyimide film) 011. In the image sensor Im shown in FIG. 6, the amount of light received by each photodiode PD is determined by the thin film transistor TFT.
Is detected using.

【0004】前記イメージセンサIm等の受光素子(フ
ォトダイオード)の半導体層に関して、最大の光電変換
効率を得るためにはその吸収系数から換算して5000
〜15000オングストローム(10のマイナス8乗メ
ートル)程度の膜厚が必要であることが知られている。
また、この半導体層をビット毎に素子分離するためにエ
ッチングによりパターニングする必要があるが、従来の
ウエットエッチング(Wet etching、すなわ
ち、W/E法)によるパターニングでは、エッチングが
等方的に進行するため、そのサイドエッチ量は最低でも
エッチングされる層の膜厚程度は入ってしまう。図7は
レジストパターンRPを用いて下部電極06上に形成し
た半導体層07をW/E法でエッチングした場合の説明
図である。フォトダイオード(受光素子)PDの半導体
層すなわち光導電性半導体層07の場合、膜厚が比較的
厚いためサイドエッチ量も大きくなる(図7参照)。ま
た、ウエットエッチングでは溶液中でエッチングするた
め、エッチングを終了する際に溶液を洗い流すために数
十秒の時間が必要となり、エッチング量の制御が困難で
ある。このためサイドエッチ量のばらつきが大きくなる
傾向にあった。さらに、フォトダイオード(受光素子)
PDの高密度化に伴い加工精度の向上も必要になってく
るため、ウエットエッチングによるパターニングでは限
界があった。
Regarding the semiconductor layer of the light receiving element (photodiode) of the image sensor Im or the like, in order to obtain the maximum photoelectric conversion efficiency, the absorption coefficient is converted into 5000.
It is known that a film thickness of about -15000 Å (10 −8 meters) is required.
Further, it is necessary to pattern this semiconductor layer by etching in order to isolate elements for each bit, but in the conventional patterning by wet etching (that is, W / E method), etching proceeds isotropically. Therefore, the side etch amount is at least about the thickness of the layer to be etched. FIG. 7 is an explanatory diagram when the semiconductor layer 07 formed on the lower electrode 06 using the resist pattern RP is etched by the W / E method. In the case of the semiconductor layer of the photodiode (light receiving element) PD, that is, the photoconductive semiconductor layer 07, the side etching amount is large because the film thickness is relatively large (see FIG. 7). Further, in wet etching, since etching is performed in a solution, it takes several tens of seconds to wash out the solution when the etching is finished, and it is difficult to control the etching amount. For this reason, the variation in the side etch amount tends to increase. In addition, a photodiode (light receiving element)
Patterning by wet etching has a limit because it is necessary to improve the processing accuracy as the density of PD becomes higher.

【0005】そこで、ウエットエッチングに代わるエッ
チング方法としてドライエッチング(Dry etch
ing、すなわちD/E法)が用いられてきた。図8は
レジストパターンRを用いて下部電極06上に形成した
半導体層07をD/E法でエッチングした場合の説明図
である。ドライエッチングの特徴は、ウエットエッチン
グにくらべエッチングの制御性が高いこと、および加工
形状を制御できることである。エッチングの制御性が高
い理由としては、ドライエッチングがガスを用いてエッ
チングを行うため放電を遮断することにより瞬間的にエ
ッチングを終了できるためである。また、加工形状の制
御性が高い理由としては、等方的に入射する中性分子に
よる反応と電界方向に入射するイオンによる反応との組
合せで加工形状を変えることができるためである。従っ
て前述したウエットエッチングに比べ、ドライエッチン
グではサイドエッチ量が小さく、加工寸法がマスクに忠
実な加工形状を得ることができるという特徴がある。
(ドライエッチングに関しては川本佳史、他「MOS
LSI 製造技術」、p163、日経マグロウヒル、1
985、など文献多数あり)
Therefore, as an etching method instead of wet etching, dry etching (Dry etch) is performed.
ing, or D / E method) has been used. FIG. 8 is an explanatory diagram when the semiconductor layer 07 formed on the lower electrode 06 using the resist pattern R is etched by the D / E method. The features of dry etching are that the controllability of etching is higher than that of wet etching and that the processed shape can be controlled. The reason for the high controllability of etching is that dry etching uses gas to perform etching, so that the etching can be instantaneously ended by interrupting the discharge. Further, the reason why the controllability of the processed shape is high is that the processed shape can be changed by the combination of the reaction by the neutral molecules that enter isotropically and the reaction by the ions that enter in the direction of the electric field. Therefore, compared with the above-mentioned wet etching, dry etching has a feature that a side etching amount is small and a processing shape whose processing dimension is faithful to a mask can be obtained.
(For dry etching, Yoshifumi Kawamoto, et al. "MOS
LSI Manufacturing Technology ”, p163, Nikkei McGraw-Hill, 1
There are many documents such as 985)

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

【0006】しかしながら、ドライエッチングでは加速
されたイオンを用いるため、物理的なスパッタ現象が伴
い下地材料とのエッチング選択性が低くなる傾向があ
る。例えば、ドライエッチングのエッチング速度が基板
内の位置によって分布を持つとき、基板内のある位置で
最初にエッチングが終了した時点から、最も遅い位置で
エッチングが終了するまでの間に、最初にエッチングが
終了した位置においては下地材料もある程度エッチング
されることになる。図9〜12は、絶縁基板01上に設
けられた下部電極(下地材料)06の上の半導体層07
をドライエッチングによりエッチングする際、エッチン
グ速度が基板内の位置によって分布を持つ場合の半導体
層07のエッチング過程の一例を示す図である。これら
の図に示した例では、半導体層07をドライエッチング
する際、図中左右の両端部のエッチング速度が中央部に
比べて速い場合が示されている。図9〜12から分かる
ように、下地材料(下部電極)06のエッチング速度に
対する被エッチング材料(半導体層)07のエッチング
速度との比率(エッチング選択比)が低い場合、下地材
料(下部電極)06のエッチング量は大きくなり、最悪
の場合、場所によっては下地の膜がすべてエッチングさ
れてしまうという問題があった。このように、エッチン
グ選択比の低さや、低エッチング速度または膜厚の増加
等によるエッチング時間の増加、基板内のエッチング速
度分布の不均一などにより下部電極(下地材料)のエッ
チング量は増加の傾向を示す。また、エッチング選択比
はエッチングガスの種類やその組成比の最適化などによ
っても向上することが知られているが、材料によっては
限界がある。本発明は前述の問題点に鑑み、下記(A1
1)の記載事項を課題とする。 (A11) 光導電性半導体層をドライエッチングする際
の下部電極(下地材料)のエッチング量を少なくするこ
と。
However, in dry etching, since accelerated ions are used, there is a tendency that the etching selectivity to the underlying material is lowered due to a physical sputtering phenomenon. For example, when the etching rate of dry etching has a distribution depending on the position in the substrate, the etching is first performed between the time when the etching is first finished at a position in the substrate and the time when the etching is finished at the slowest position. The underlying material is also etched to some extent at the finished position. 9 to 12 show the semiconductor layer 07 on the lower electrode (base material) 06 provided on the insulating substrate 01.
FIG. 6 is a diagram showing an example of an etching process of the semiconductor layer 07 when the etching rate has a distribution depending on the position in the substrate when the film is etched by dry etching. In the examples shown in these figures, when the semiconductor layer 07 is dry-etched, the etching rate at both left and right ends in the figure is higher than that at the central part. As can be seen from FIGS. 9 to 12, when the ratio of the etching rate of the material to be etched (semiconductor layer) 07 to the etching rate of the underlying material (lower electrode) 06 (etching selection ratio) is low, the underlying material (lower electrode) 06 However, there is a problem in that in the worst case, the underlying film is entirely etched depending on the location. As described above, the etching amount of the lower electrode (base material) tends to increase due to the low etching selection ratio, the increase in etching time due to the low etching rate or the increase in film thickness, and the non-uniform etching rate distribution in the substrate. Indicates. It is known that the etching selection ratio can be improved by optimizing the type of etching gas and its composition ratio, but there is a limit depending on the material. In view of the above problems, the present invention provides the following (A1
Subject to the items described in 1). (A11) To reduce the etching amount of the lower electrode (base material) when dry etching the photoconductive semiconductor layer.

【0007】[0007]

【課題を解決するための手段】次に、前記課題を解決す
るために案出した本発明を説明するが、本発明の要素に
は、後述の実施例の要素との対応を容易にするため、実
施例の要素の符号をカッコで囲んだものを付記してい
る。なお、本発明を後述の実施例の符号と対応させて説
明する理由は、本発明の理解を容易にするためであり、
本発明の範囲を実施例に限定するためではない。
The present invention devised to solve the above problems will now be described. The elements of the present invention are to facilitate correspondence with the elements of the embodiments described later. , The reference numerals of the elements in the embodiments are enclosed in parentheses. The reason why the present invention is described in association with the reference numerals of the embodiments described later is to facilitate the understanding of the present invention.
It is not intended to limit the scope of the invention to the examples.

【0008】前記課題を解決するために、本出願の第1
発明のフォトダイオード(PD)は、絶縁基板(1)表
面に形成された下部電極(2)の上に光導電性の半導体
層(4)および上部電極(5)が順次積層されて構成さ
れたフォトダイオードにおいて、下記の要件(A1)を
備えたことを特徴とする、(A1) 前記下部電極
(2)の上面に前記半導体層(4)に対してエッチング
選択比の高い耐エッチング薄膜(3)が形成されたこ
と。
In order to solve the above problems, the first aspect of the present application
The photodiode (PD) of the invention is constructed by sequentially stacking a photoconductive semiconductor layer (4) and an upper electrode (5) on a lower electrode (2) formed on the surface of an insulating substrate (1). A photodiode is provided with the following requirement (A1): (A1) An etching resistant thin film (3) having a high etching selection ratio with respect to the semiconductor layer (4) on the upper surface of the lower electrode (2). ) Was formed.

【0009】また、本出願の第2発明のフォトダイオー
ド(PD)は、前記第1発明のフォトダイオード(P
D)において、下記の要件(A2)を備えたことを特徴
とする、(A2) 前記耐エッチング薄膜(3)は前記
下部電極材料の酸化膜、チッ化膜、または不純物をドー
プした薄い金属膜のうちの1つであること。
The photodiode (PD) of the second invention of the present application is the photodiode (P) of the first invention.
D) is provided with the following requirement (A2): (A2) The etching resistant thin film (3) is an oxide film of the lower electrode material, a nitride film, or a thin metal film doped with impurities. Be one of the above.

【0010】また、本出願の第3発明のフォトダイオー
ドの製造方法は、絶縁基板(1)表面に、下部電極
(2)、光導電性の半導体層(4)および上部電極
(5)が順次積層されて構成されたフォトダイオード
(PD)の製造方法において、下記の要件(A3),
(A4)を備えたことを特徴とする、(A3) 前記絶縁
基板(1)表面に下部電極(2)を形成した後、その表
面に耐エッチング薄膜(3)を形成する耐エッチング薄
膜形成工程、(A4) 前記耐エッチング薄膜3を形成
した絶縁基板1表面に光導電性の半導体層4を着膜して
から、半導体層4をドライエッチングによりパターニン
グする半導体層ドライエッチング工程。
Further, in the method for manufacturing a photodiode of the third invention of the present application, the lower electrode (2), the photoconductive semiconductor layer (4) and the upper electrode (5) are sequentially formed on the surface of the insulating substrate (1). In a method of manufacturing a photodiode (PD) configured by stacking, the following requirements (A3),
(A3), characterized by comprising (A4), after forming the lower electrode (2) on the surface of the insulating substrate (1), an etching resistant thin film forming step of forming an etching resistant thin film (3) on the surface (A4) A semiconductor layer dry etching step of forming a photoconductive semiconductor layer 4 on the surface of the insulating substrate 1 on which the etching resistant thin film 3 is formed, and then patterning the semiconductor layer 4 by dry etching.

【0011】また、本出願の第4発明のフォトダイオー
ドの製造方法は、前記第3発明のフォトダイオードの製
造方法において、下記の要件(A5)を備えたことを特
徴とする、(A5) 前記耐エッチング薄膜形成工程に
おいて、絶縁基板(1)表面に形成された下部電極
(2)表面を酸素プラズマまたは窒素プラズマにさらし
て前記下部電極(2)表面に薄い酸化膜またはチッ化膜
(3)を形成すること。
The method for manufacturing a photodiode according to the fourth invention of the present application is characterized in that, in the method for manufacturing a photodiode according to the third invention, the following requirement (A5) is provided: (A5) In the etching resistant thin film forming step, the surface of the lower electrode (2) formed on the surface of the insulating substrate (1) is exposed to oxygen plasma or nitrogen plasma to form a thin oxide film or a nitride film (3) on the surface of the lower electrode (2). To form.

【0012】また、本出願の第5発明のフォトダイオー
ドの製造方法は、前記第3発明のフォトダイオードの製
造方法において、下記の要件(A6)を備えたことを特
徴とする、(A6) 前記耐エッチング薄膜形成工程に
おいて、絶縁基板(1)表面に形成された下部電極
(2)表面を酸素雰囲気中で熱処理することにより前記
下部電極(2)表面に薄い酸化膜を形成すること。
Further, a method for manufacturing a photodiode according to a fifth invention of the present application is characterized in that, in the method for manufacturing a photodiode according to the third invention, the following requirement (A6) is provided: (A6) Forming a thin oxide film on the surface of the lower electrode (2) by heat treating the surface of the lower electrode (2) formed on the surface of the insulating substrate (1) in the etching resistant thin film forming step.

【0013】また、本出願の第6発明のフォトダイオー
ドの製造方法は、前記第3発明のフォトダイオードの製
造方法において、下記の要件(A7)を備えたことを特
徴とする、(A7) 前記耐エッチング薄膜形成工程に
おいて、絶縁基板(1)表面に形成された下部電極
(2)表面に酸素雰囲気中で紫外線照射することにより
前記下部電極(2)表面に薄い酸化膜(3)を形成する
こと。
The method for manufacturing a photodiode of the sixth invention of the present application is characterized in that, in the method for manufacturing a photodiode of the third invention, the following requirement (A7) is provided: (A7) In the etching resistant thin film forming step, the surface of the lower electrode (2) formed on the surface of the insulating substrate (1) is irradiated with ultraviolet rays in an oxygen atmosphere to form a thin oxide film (3) on the surface of the lower electrode (2). thing.

【0014】また、本出願の第7発明のフォトダイオー
ドの製造方法は、前記第3発明のフォトダイオードの製
造方法において、下記の要件(A8)を備えたことを特
徴とする、(A8) 前記耐エッチング薄膜形成工程に
おいて、絶縁基板(1)表面に形成された下部電極
(2)表面に不純物をドープした薄い金属膜(3)を形
成すること。
The method for manufacturing a photodiode of the seventh invention of the present application is characterized in that, in the method for manufacturing a photodiode of the third invention, the following requirement (A8) is provided: (A8) Forming a thin metal film (3) doped with impurities on the surface of the lower electrode (2) formed on the surface of the insulating substrate (1) in the etching resistant thin film forming step.

【0015】[0015]

【作用】次に、前述の特徴を備えた本発明の作用を説明
する。前述の特徴を備えた本出願の第1発明のフォトダ
イオード(PD)は、下部電極2の上面に前記半導体層
(4)に対してエッチング選択比の高い耐エッチング薄
膜(3)が形成されているので、絶縁基板(1)表面の
下部電極(2)の上に形成された光導電性の半導体層
(4)をドライエッチングする際、下部電極(2)のエ
ッチング量が少なくなる。このため、下部電極(2)の
損傷によるフォトダイオード(PD)の動作不良などが
少なくなる。
Next, the operation of the present invention having the above features will be described. In the photodiode (PD) of the first invention of the present application having the above-mentioned characteristics, the etching resistant thin film (3) having a high etching selection ratio with respect to the semiconductor layer (4) is formed on the upper surface of the lower electrode 2. Therefore, when the photoconductive semiconductor layer (4) formed on the lower electrode (2) on the surface of the insulating substrate (1) is dry-etched, the etching amount of the lower electrode (2) is reduced. Therefore, the malfunction of the photodiode (PD) due to the damage of the lower electrode (2) is reduced.

【0016】前述の特徴を備えた本出願の第2発明のフ
ォトダイオード(PDは)、前記第1発明のフォトダイ
オード(PD)において、前記耐エッチング薄膜(3)
は前記下部電極材料の酸化膜、チッ化膜、または不純物
をドープした薄い金属膜のうちの1つにより形成されて
いる。このような耐エッチング薄膜は容易に形成するこ
とができる。
In the photodiode (PD) of the second invention of the present application and the photodiode (PD) of the first invention having the above-mentioned characteristics, the etching resistant thin film (3) is provided.
Is formed of one of the oxide film of the lower electrode material, the nitride film, or a thin metal film doped with impurities. Such an etching resistant thin film can be easily formed.

【0017】前述の特徴を備えた本出願の第3発明のフ
ォトダイオードの製造方法は、前記絶縁基板(1)表面
に下部電極(2)を形成した後、耐エッチング薄膜
(3)形成工程において、前記下部電極(2)の表面に
耐エッチング薄膜(3)を形成する。その後、前記耐エ
ッチング薄膜(3)が形成された絶縁基板(1)表面に
光導電性の半導体層(4)を着膜する。その後、半導体
層ドライエッチング工程において、前記半導体層(4)
をドライエッチングによりパターニングする。この半導
体層ドライエッチング工程において、半導体層(4)の
エッチング速度のばらつきにより、速くエッチングされ
た半導体層(4)下側の下部電極(2)もエッチングさ
れることになるが、下部電極(2)の表面に耐エッチン
グ薄膜(3)が形成されているので、下部電極(2)が
多量にエッチングされたりして、下部電極(2)に欠陥
が生じることがなくなる。
In the method for manufacturing a photodiode of the third invention of the present application having the above-mentioned features, the lower electrode (2) is formed on the surface of the insulating substrate (1), and then the etching resistant thin film (3) is formed. An etching resistant thin film (3) is formed on the surface of the lower electrode (2). Then, a photoconductive semiconductor layer (4) is deposited on the surface of the insulating substrate (1) on which the etching resistant thin film (3) is formed. Then, in the semiconductor layer dry etching step, the semiconductor layer (4)
Is patterned by dry etching. In this semiconductor layer dry etching process, the lower electrode (2) under the semiconductor layer (4) that is etched faster is also etched due to variations in the etching rate of the semiconductor layer (4). Since the etching resistant thin film (3) is formed on the surface of (1), a large amount of the lower electrode (2) will not be etched and defects will not occur in the lower electrode (2).

【0018】前述の特徴を備えた本出願の第4発明のフ
ォトダイオードの製造方法は、絶縁基板(1)表面に形
成された下部電極(2)表面を酸素プラズマまたは窒素
プラズマにさらして前記下部電極(2)表面に薄い酸化
膜またはチッ化膜を形成するので、下部電極(2)表面
に容易に耐エッチング薄膜(3)を形成することができ
る。
In the method of manufacturing a photodiode of the fourth invention of the present application having the above-mentioned characteristics, the surface of the lower electrode (2) formed on the surface of the insulating substrate (1) is exposed to oxygen plasma or nitrogen plasma. Since the thin oxide film or the nitride film is formed on the surface of the electrode (2), the etching resistant thin film (3) can be easily formed on the surface of the lower electrode (2).

【0019】前述の特徴を備えた本出願の第5発明のフ
ォトダイオードの製造方法は、絶縁基板(1)表面に形
成された下部電極(2)表面を酸素雰囲気中で熱処理す
ることにより前記下部電極(2)表面に薄い酸化膜を形
成するので、下部電極(2)表面に容易に耐エッチング
薄膜(3)を形成することができる。
In the method for manufacturing a photodiode of the fifth invention of the present application having the above-mentioned characteristics, the lower electrode (2) formed on the surface of the insulating substrate (1) is heat-treated in an oxygen atmosphere to form the lower portion of the lower electrode. Since the thin oxide film is formed on the surface of the electrode (2), the etching resistant thin film (3) can be easily formed on the surface of the lower electrode (2).

【0020】前述の特徴を備えた本出願の第6発明のフ
ォトダイオードの製造方法は、絶縁基板(1)表面に形
成された下部電極(2)表面に酸素雰囲気中で紫外線照
射することにより前記下部電極(2)表面に薄い酸化膜
(3)を形成するので、下部電極(2)表面に容易に耐
エッチング薄膜(3)を形成することができる。
In the method for manufacturing a photodiode of the sixth invention of the present application having the above-mentioned characteristics, the surface of the lower electrode (2) formed on the surface of the insulating substrate (1) is irradiated with ultraviolet rays in an oxygen atmosphere. Since the thin oxide film (3) is formed on the surface of the lower electrode (2), the etching resistant thin film (3) can be easily formed on the surface of the lower electrode (2).

【0021】前述の特徴を備えた本出願の第7発明のフ
ォトダイオードの製造方法は、絶縁基板(1)表面に形
成された下部電極(2)表面に不純物をドープした薄い
金属膜(3)を形成する。このような不純物をドープし
た薄い金属膜(耐エッチング薄膜)(3)は、薄膜技術
により下部電極(2)を形成する際、その下部電極膜形
成工程の終了前に、下部電極材料と反応可能なガスを供
給することにより容易に形成することができる。
The method for manufacturing a photodiode of the seventh invention of the present application having the above-mentioned characteristics is a thin metal film (3) in which impurities are doped on the surface of the lower electrode (2) formed on the surface of the insulating substrate (1). To form. The thin metal film (etching-resistant thin film) (3) doped with such impurities can react with the lower electrode material before the completion of the lower electrode film forming step when forming the lower electrode (2) by the thin film technique. It can be easily formed by supplying various gases.

【0022】[0022]

【実施例】以下、図面により本発明の実施例を説明す
る。図1は、本発明のフォトダイオードPDの一実施例
を示している。このようなフォトダイオードPDは、イ
メージセンサの一部としてセンサ基板(ガラス基板)1
上に形成される。ガラス基板1の上面には下部電極2が
下地層として約2000オングストローム(2000×
10の−8乗メートル)着膜されている。この実施例で
は、下部電極2の材料としてTiが用いられる場合につ
いて説明する。下部電極2の上面には順次、耐エッチン
グ薄膜3及び光導電性の半導体層4が形成されている。
前記耐エッチング薄膜3は、前記半導体層4のエッチン
グ工程時にエッチングされる下部電極2のエッチング速
度に対してエッチング速度の低い材料で形成されてい
る。したがって耐エッチング薄膜3を形成することによ
り、下地材料のエッチング速度に対する被エッチング材
料(半導体層4)のエッチング速度の比率(エッチング
選択比)は高くなる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of the photodiode PD of the present invention. Such a photodiode PD is used as a sensor substrate (glass substrate) 1 as a part of an image sensor.
Formed on. On the upper surface of the glass substrate 1, the lower electrode 2 as a base layer is about 2000 angstroms (2000 ×
10 −8th meter). In this embodiment, the case where Ti is used as the material of the lower electrode 2 will be described. An etching resistant thin film 3 and a photoconductive semiconductor layer 4 are sequentially formed on the upper surface of the lower electrode 2.
The etching resistant thin film 3 is formed of a material having a lower etching rate than the etching rate of the lower electrode 2 that is etched during the etching process of the semiconductor layer 4. Therefore, by forming the etching resistant thin film 3, the ratio of the etching rate of the material to be etched (semiconductor layer 4) to the etching rate of the base material (etching selection ratio) becomes high.

【0023】前記下部電極2の上面に前記耐エッチング
薄膜3を介して光導電性の半導体層4が着膜されてい
る。この実施例の半導体層4としてはa−Si:Hが採
用されている。半導体層4の上面に上部電極5となる透
明の酸化インジウム錫(ITO)層が着膜されている。
前記上部電極5の上面にはコンタクトホール6aを有す
る層間絶縁膜6が形成されている。層間絶縁膜6として
は例えばポリイミドが用いられる。層間絶縁膜6の上面
には引出し配線7が形成されている。引出し配線7は、
層間絶縁膜6の前記コンタクトホール6aを介して上部
電極5の表面に接続されている。
A photoconductive semiconductor layer 4 is deposited on the upper surface of the lower electrode 2 through the etching resistant thin film 3. As the semiconductor layer 4 of this embodiment, a-Si: H is adopted. A transparent indium tin oxide (ITO) layer serving as the upper electrode 5 is deposited on the upper surface of the semiconductor layer 4.
An interlayer insulating film 6 having a contact hole 6a is formed on the upper surface of the upper electrode 5. As the interlayer insulating film 6, for example, polyimide is used. The lead wiring 7 is formed on the upper surface of the interlayer insulating film 6. The lead wire 7 is
The interlayer insulating film 6 is connected to the surface of the upper electrode 5 through the contact hole 6a.

【0024】前記ガラス基板1上に形成された、下部電
極2、耐エッチング薄膜3、半導体層4、上部電極5、
層間絶縁膜6、引出し配線7から、フォトダイオ−ドP
Dが構成されている。前記フォトダイオードPD及び図
示しない従来の薄膜トランジスタを絶縁基板上に多数形
成することによりイメ−ジセンサ(図示せず)が構成さ
れる。
The lower electrode 2, the etching resistant thin film 3, the semiconductor layer 4, the upper electrode 5, which are formed on the glass substrate 1,
From the interlayer insulating film 6 and the lead-out wiring 7, the photodiode P
D is configured. An image sensor (not shown) is formed by forming a large number of the photodiode PD and a conventional thin film transistor (not shown) on an insulating substrate.

【0025】次に前述の構成を備えたフォトダイオード
PDの一実施例の製造方法を説明する。図2〜図5は、
前記図1に示すフォトダイオ−ドPDの製造過程の説明
図であり、その要部断面図である。まず、ガラス基板1
の上に下部電極2の材料であるTiをDCスパッタリン
グ法により約2000オングストローム(2000×1
0の−8乗メートル)着膜する(図2参照)。次に、下
部電極2のTi表面を02 プラズマ又はN2 プラズマに
曝すと薄い酸化膜または薄い膣化膜(エッチング速度の
低い前記耐エッチング薄膜)3が形成される(図3参
照)。この耐エッチング薄膜3の形成条件は、酸素また
は窒素のガス流量5〜200sccm、圧力0.01〜
1Torr、RFパワ−0.1〜10mW/平方mm
(すなわち、平方ミリメートル)とする。
Next, a manufacturing method of one embodiment of the photodiode PD having the above-mentioned structure will be described. 2-5,
FIG. 3 is an explanatory view of the manufacturing process of the photodiode PD shown in FIG. 1 and a sectional view of relevant parts. First, the glass substrate 1
Ti, which is the material of the lower electrode 2, is deposited on the upper surface of the substrate by DC sputtering to about 2000 angstroms (2000 × 1).
0-8th meter) (see FIG. 2). Next, the Ti surface of the lower electrode 2 is exposed to 02 plasma or N2 plasma to form a thin oxide film or thin vaginalizing film (the above-mentioned etching resistant thin film having a low etching rate) 3 (see FIG. 3). The conditions for forming the etching resistant thin film 3 are as follows: oxygen or nitrogen gas flow rate 5 to 200 sccm, pressure 0.01 to.
1 Torr, RF power-0.1 to 10 mW / square mm
(That is, square millimeters).

【0026】なお、前記耐エッチング薄膜3の形成方法
としては、前述の方法の変わりに下記(A21)〜(A2
3)の方法を採用することが可能である。 (A21) 下部電極2のTi表面を酸素または窒素を含
んだ雰囲気中で、100〜300゜ Cに加熱して、薄い
酸化膜または薄い膣化膜を形成する方法。 (A22) 下部電極2のTi表面を酸素または窒素を含
んだ雰囲気中で、0.1〜10mW/平方mmの強度で
紫外線を1〜300min照射して薄い酸化膜または薄
い膣化膜を形成する方法。 (A23) 所定の膜厚にTi層を形成したあとで更にT
iをスパッタする際に、チャンバ−内に酸素ガスや窒素
ガスまたはTiと反応可能なガスを1〜200sccm
不純物として混入させたごく薄いTi層を前記Ti層に
着膜する方法。この方法の場合、薄い酸化膜、薄い膣化
膜または組成の異なる薄いTi層が、下部電極2のTi
層の上面または表層に形成されて、前記耐エッチング薄
膜3が形成される。
As a method of forming the etching resistant thin film 3, instead of the above method, the following (A21) to (A2)
It is possible to adopt the method of 3). (A21) A method of forming a thin oxide film or thin vaginalized film by heating the Ti surface of the lower electrode 2 to 100 to 300 ° C. in an atmosphere containing oxygen or nitrogen. (A22) The Ti surface of the lower electrode 2 is irradiated with ultraviolet rays at an intensity of 0.1 to 10 mW / square mm for 1 to 300 minutes in an atmosphere containing oxygen or nitrogen to form a thin oxide film or a thin vaginalized film. Method. (A23) After forming a Ti layer to a predetermined thickness, further T
When i is sputtered, an oxygen gas, a nitrogen gas, or a gas capable of reacting with Ti is supplied to the chamber in an amount of 1 to 200 sccm.
A method of depositing a very thin Ti layer mixed as an impurity on the Ti layer. In this method, a thin oxide film, a thin vaginalization film, or a thin Ti layer having a different composition is used as the Ti of the lower electrode 2.
The etching resistant thin film 3 is formed on the upper surface or the surface layer of the layer.

【0027】次に、前記耐エッチング薄膜3のうえに、
p−CVDによりノンド−プのa−Si:H(i層)ま
たはp型、n型のa−Si:Hを積層したa−Si:H
(pin層またはpi層、in層)を5000〜150
00オングストローム着膜して半導体層4を形成し、さ
らに透明導電膜である酸化インジウム錫(ITO)膜す
なわち上部電極5をDCマグネトロンスパッタリング法
により、約500オングストローム着膜する(図4参
照)。
Next, on the etching resistant thin film 3,
Non-doped a-Si: H (i layer) or p-type, n-type a-Si: H laminated a-Si: H by p-CVD
(Pin layer or pi layer, in layer) 5000-150
The semiconductor layer 4 is formed by depositing 00 angstrom, and the indium tin oxide (ITO) film that is the transparent conductive film, that is, the upper electrode 5 is deposited by DC magnetron sputtering to about 500 angstrom (see FIG. 4).

【0028】更に、フォトリソグラフィ法により上部電
極5の上に、図5に示すように、レジストパタ−ン8を
形成する。その後、塩酸水溶液により、まず上部電極
(ITO)5をエッチングする。更に同じレジストパタ
−ンRPを用いて半導体層4をD/E(ドライエッチン
グ)法でエッチングする。このときの条件は、反応ガス
としてSF6,CF4 等のF系ガスおよびC2 ClF5 な
どのCl−F系ガス、Cl2、CCl4 などのCl系ガ
ス、He,Ne,Ar,H2, N2 ,O2 ,CH4,C2
H6,NH3 などのガスを用い、それぞれのガス流量1
〜500sccm、圧力0.01〜1Torr、RFパ
ワ−0.1〜10mW/平方mm においてエッチングを
行う。このとき、半導体層4と下部電極2との界面には
すでにエッチング速度の低い層すなわち耐エッチング薄
膜3が形成されているため、実質的に選択比が高くなっ
ており、下部電極(Ti)2の膜減り量が最小限に抑え
られる。すなわち、下部電極2のエッチング量が最小限
に抑えられる。
Further, a resist pattern 8 is formed on the upper electrode 5 by photolithography, as shown in FIG. Then, the upper electrode (ITO) 5 is first etched with a hydrochloric acid aqueous solution. Further, the semiconductor layer 4 is etched by the D / E (dry etching) method using the same resist pattern RP. The conditions at this time are as follows: F-based gas such as SF6 and CF4 and Cl-F-based gas such as C2 ClF5, Cl-based gas such as Cl2 and CCl4, He, Ne, Ar, H2, N2, O2 and CH4. , C2
Using gas such as H6 and NH3, each gas flow rate 1
Etching is performed at .about.500 sccm, pressure of 0.01 to 1 Torr, and RF power of 0.1 to 10 mW / square mm. At this time, since the layer having a low etching rate, that is, the etching resistant thin film 3 is already formed at the interface between the semiconductor layer 4 and the lower electrode 2, the selection ratio is substantially high, and the lower electrode (Ti) 2 The amount of film loss is minimized. That is, the etching amount of the lower electrode 2 is minimized.

【0029】このあと、レジストパターン8を剥離し、
図1に示す層間絶縁膜6、Alの引出し配線7を形成す
ると、図1に示すフォトダイオ−ドPD(受光素子)が
できる。上記実施例では、耐エッチング薄膜3は、下部
電極2と同じ材料Tiを用いた酸化膜、膣化膜、不純物
化膜により形成したので、製作が容易である。また、そ
の製法にはプラズマ法、加熱法、紫外線照射法、不純物
注入法を採用することができる。
Then, the resist pattern 8 is peeled off,
By forming the interlayer insulating film 6 and the Al lead-out wiring 7 shown in FIG. 1, the photodiode PD (light receiving element) shown in FIG. 1 can be formed. In the above-described embodiment, the etching resistant thin film 3 is formed of the oxide film, the vaginated film, and the impurity film using the same material Ti as that of the lower electrode 2, so that it is easy to manufacture. Further, a plasma method, a heating method, an ultraviolet ray irradiation method, or an impurity injection method can be adopted as the manufacturing method.

【0030】以上、本発明によるフォトダイオード及び
その製造方法の実施例を詳述したが、本発明は、前記実
施例に限定されるものではなく、特許請求の範囲に記載
された本発明を逸脱することなく、種々の設計変更を行
うことが可能であるたとえば、引出し配線10は、Al
のみを使用する代わりに、Al/Moの2層にすること
も可能である。
Although the embodiments of the photodiode and the method of manufacturing the same according to the present invention have been described in detail above, the present invention is not limited to the above embodiments, and deviates from the invention described in the claims. It is possible to make various design changes without doing so. For example, the lead wiring 10 is made of Al.
Instead of using only one, it is also possible to have a bilayer of Al / Mo.

【0031】[0031]

【発明の効果】前述の本発明は下記(A31)の効果を奏
する。 (A31) 下部電極の上面に半導体層に対してエッチン
グ選択比の高い耐エッチング薄膜が形成されているの
で、絶縁基板表面の下部電極の上に形成された光導電性
の半導体層をドライエッチングする際、仮に半導体層の
エッチング速度にばらつきがあっても、下部電極のエッ
チング量が少なくなる。このため、下部電極の損傷によ
るフォトダイオ−ドの動作不良などが少なくなる。
The present invention described above has the following effects (A31). (A31) Since the etching resistant thin film having a high etching selection ratio to the semiconductor layer is formed on the upper surface of the lower electrode, the photoconductive semiconductor layer formed on the lower electrode on the surface of the insulating substrate is dry-etched. At this time, even if the etching rate of the semiconductor layer varies, the etching amount of the lower electrode decreases. Therefore, the malfunction of the photodiode due to the damage of the lower electrode is reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1は本発明の一実施例のフォトダイオ−ド
の構造説明図で、断面図である。
FIG. 1 is a sectional view showing the structure of a photodiode according to an embodiment of the present invention.

【図2】 図2は同実施例の製造工程の説明図で、断面
図である。
FIG. 2 is an explanatory diagram of a manufacturing process of the embodiment, which is a cross-sectional view.

【図3】 図3は前記図2の後の工程の説明図である。FIG. 3 is an explanatory diagram of a process after the process of FIG.

【図4】 図4は前記図3の後の工程の説明図である。FIG. 4 is an explanatory diagram of a process after the process of FIG.

【図5】 図5は前記図4の後の工程の説明図である。FIG. 5 is an explanatory diagram of a process after the process of FIG.

【図6】 図6は従来のイメージセンサImの構成の概
略説明図である。
FIG. 6 is a schematic explanatory diagram of a configuration of a conventional image sensor Im.

【図7】 図7はウエットエッチング時のサイドエッチ
ング量の説明図である。
FIG. 7 is an explanatory diagram of a side etching amount at the time of wet etching.

【図8】 図8はドライエッチング時のエッチング状態
の説明図で、断面図である。
FIG. 8 is an explanatory diagram of an etching state during dry etching, which is a cross-sectional view.

【図9】 図9はエッチング状態の説明図で、断面図で
ある。
FIG. 9 is an explanatory diagram of an etching state, which is a cross-sectional view.

【図10】 図10は前記図9の後のエッチング状態の
説明図で、断面図である。
10 is an explanatory diagram of an etching state after FIG. 9 and is a sectional view.

【図11】 図11は前記図10の後のエッチング状態
の説明図で、断面図である。
FIG. 11 is an explanatory view of an etching state after FIG. 10 and is a sectional view.

【図12】 図12は前記図11の後のエッチング状態
の説明図で、断面図である。
FIG. 12 is an explanatory view of the etching state after FIG. 11 and is a sectional view.

【符号の説明】[Explanation of symbols]

PD…フォトダイオード、1・・・絶縁基板 ガラス基
板、2・・・下部電極、3・・・耐エッチング薄膜、4・・・半
導体層、5・・・上部電極、6・・・層間絶縁膜、7・・・引出
し配線。
PD ... Photodiode, 1 ... Insulating substrate Glass substrate, 2 ... Lower electrode, 3 ... Etching resistant thin film, 4 ... Semiconductor layer, 5 ... Upper electrode, 6 ... Interlayer insulating film , 7 ... Lead wiring.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板表面に形成された下部電極の上
に光導電性の半導体層および上部電極が順次積層されて
構成されたフォトダイオードにおいて、下記の要件(A
1)を備えたことを特徴とするフォトダイオード、 (A1) 前記下部電極の上面に前記半導体層に対して
エッチング選択比の高い耐エッチング薄膜が形成された
こと。
1. A photodiode comprising a photoconductive semiconductor layer and an upper electrode sequentially stacked on a lower electrode formed on the surface of an insulating substrate, wherein:
1. A photodiode characterized by comprising 1), (A1) An etching resistant thin film having a high etching selection ratio with respect to the semiconductor layer is formed on the upper surface of the lower electrode.
【請求項2】 下記の要件(A2)を備えたことを特徴
とする請求項1記載のフォトダイオード、 (A2) 前記耐エッチング薄膜は前記下部電極材料の酸
化膜、チッ化膜、または不純物をドープした薄い金属膜
のうちの1つであること。
2. The photodiode according to claim 1, wherein the following requirements (A2) are satisfied: (A2) The etching resistant thin film contains an oxide film, a nitride film, or impurities of the lower electrode material. One of the doped thin metal films.
【請求項3】 絶縁基板表面に、下部電極、光導電性の
半導体層および上部電極が順次積層されて構成されたフ
ォトダイオードの製造方法において、下記の要件(A
3),(A4)を備えたことを特徴とするフォトダイオー
ドの製造方法、 (A3 )前記絶縁基板表面に下部電極を形成した後、そ
の表面に耐エッチング薄膜を形成する耐エッチング薄膜
形成工程、 (A4) 前記耐エッチング薄膜を形成した絶縁基板表
面に光導電性の半導体層を着膜してから、前記半導体層
をドライエッチングによりパターニングする半導体層ド
ライエッチング工程。
3. A method of manufacturing a photodiode comprising a lower electrode, a photoconductive semiconductor layer and an upper electrode, which are sequentially laminated on the surface of an insulating substrate.
3) and (A4) are provided, a method of manufacturing a photodiode, (A3) An etching resistant thin film forming step of forming an etching resistant thin film on the surface after forming a lower electrode on the surface of the insulating substrate, (A4) A semiconductor layer dry etching step of depositing a photoconductive semiconductor layer on the surface of the insulating substrate on which the etching resistant thin film is formed, and then patterning the semiconductor layer by dry etching.
【請求項4】 下記の要件(A5)を備えたことを特徴
とする請求項3記載のフォトダイオードの製造方法、 (A5) 前記耐エッチング薄膜形成工程において、絶縁
基板表面に形成された下部電極表面を酸素プラズマまた
は窒素プラズマにさらして前記下部電極表面に薄い酸化
膜またはチッ化膜を形成すること。
4. The method for manufacturing a photodiode according to claim 3, wherein the following requirement (A5) is satisfied: (A5) In the etching resistant thin film forming step, a lower electrode formed on the surface of the insulating substrate. Exposing the surface to oxygen plasma or nitrogen plasma to form a thin oxide film or a nitride film on the lower electrode surface.
【請求項5】 下記の要件(A6)を備えたことを特徴
とする請求項3記載のフォトダイオードの製造方法、 (A6) 前記耐エッチング薄膜形成工程において、絶
縁基板表面に形成された下部電極表面を酸素雰囲気中で
熱処理することにより前記下部電極表面に薄い酸化膜を
形成すること。
5. The method for manufacturing a photodiode according to claim 3, characterized in that the following requirement (A6) is satisfied: (A6) In the etching resistant thin film forming step, a lower electrode formed on the surface of the insulating substrate. Forming a thin oxide film on the surface of the lower electrode by heat treating the surface in an oxygen atmosphere.
【請求項6】 下記の要件(A7)を備えたことを特徴
とする請求項3記載のフォトダイオードの製造方法、 (A7) 前記耐エッチング薄膜形成工程において、絶
縁基板表面に形成された下部電極表面に酸素雰囲気中で
紫外線照射することにより前記下部電極表面に薄い酸化
膜を形成すること。
6. The method for manufacturing a photodiode according to claim 3, further comprising the following requirement (A7): (A7) The lower electrode formed on the surface of the insulating substrate in the etching resistant thin film forming step. Forming a thin oxide film on the surface of the lower electrode by irradiating the surface with ultraviolet light in an oxygen atmosphere.
【請求項7】 下記の要件(A8)を備えたことを特徴
とする請求項3記載のフォトダイオードの製造方法、 (A8) 前記耐エッチング薄膜形成工程において、絶
縁基板表面に形成された下部電極表面に不純物をドープ
した薄い金属膜を形成すること。
7. The method for manufacturing a photodiode according to claim 3, wherein the following requirement (A8) is satisfied: (A8) In the etching resistant thin film forming step, the lower electrode formed on the surface of the insulating substrate. To form a thin metal film doped with impurities on the surface.
JP4239851A 1992-09-08 1992-09-08 Photodiode and its manufacture Pending JPH0690015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4239851A JPH0690015A (en) 1992-09-08 1992-09-08 Photodiode and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4239851A JPH0690015A (en) 1992-09-08 1992-09-08 Photodiode and its manufacture

Publications (1)

Publication Number Publication Date
JPH0690015A true JPH0690015A (en) 1994-03-29

Family

ID=17050821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4239851A Pending JPH0690015A (en) 1992-09-08 1992-09-08 Photodiode and its manufacture

Country Status (1)

Country Link
JP (1) JPH0690015A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010175549A (en) * 2003-03-26 2010-08-12 Semiconductor Energy Lab Co Ltd Optical sensor
JP2010225735A (en) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp Photosensor and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010175549A (en) * 2003-03-26 2010-08-12 Semiconductor Energy Lab Co Ltd Optical sensor
US9772221B2 (en) 2003-03-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Multidirectional photodetector, a portable communication tool having thereof and a method of displaying
JP2010225735A (en) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp Photosensor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP2662325B2 (en) Structure of field effect semiconductor device and method of manufacturing the same
US6117767A (en) Method of forming an integrated circuit structure
JP4272272B2 (en) Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof
JPH08115863A (en) Semiconductor device
JP3412277B2 (en) Thin film transistor and method of manufacturing the same
JPH0992838A (en) Thin film transistor and its manufacture
JP2000252259A (en) Dry etching method and manufacture of semiconductor device
JP3700231B2 (en) Method for forming connection hole
JPH0690015A (en) Photodiode and its manufacture
US6140185A (en) Method of manufacturing semiconductor device
JP2000196016A (en) Semiconductor device and manufacture of the same
JP2948965B2 (en) Method for manufacturing thin film transistor
US20010018259A1 (en) Method for fabricating conductive line pattern for semiconductor device
JPH0918006A (en) Thin film transistor and manufacture thereof
US6107173A (en) Method of manufacturing semiconductor device
JPH0719890B2 (en) Method of manufacturing thin film transistor
JPH07201830A (en) Manufacture of semiconductor device
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
KR100577604B1 (en) Method for Manufacturing Semiconductor Device
JPH02164042A (en) Manufacture of thin film transistor
JPH07254714A (en) Liquid crystal display device
JPH0951103A (en) Thin-film transistor and its manufacturing method
TW296478B (en) Method of improving metal conformality of integrated circuit
JPH0618925A (en) Thin-film transistor substrate for liquid crystal display device
KR100272182B1 (en) Gate polysilicon etching method for forming dual gate electrode of semiconductor device