JPH0685589A - Logarithmic conversion circuit - Google Patents

Logarithmic conversion circuit

Info

Publication number
JPH0685589A
JPH0685589A JP4260666A JP26066692A JPH0685589A JP H0685589 A JPH0685589 A JP H0685589A JP 4260666 A JP4260666 A JP 4260666A JP 26066692 A JP26066692 A JP 26066692A JP H0685589 A JPH0685589 A JP H0685589A
Authority
JP
Japan
Prior art keywords
signal
circuit
current
value
logarithmic conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4260666A
Other languages
Japanese (ja)
Other versions
JP2890282B2 (en
Inventor
Jun Hirai
潤 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4260666A priority Critical patent/JP2890282B2/en
Publication of JPH0685589A publication Critical patent/JPH0685589A/en
Priority to US08/347,197 priority patent/US5444785A/en
Application granted granted Critical
Publication of JP2890282B2 publication Critical patent/JP2890282B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PURPOSE:To provide the logarithmic conversion circuit with a small scale circuit so as to suppress an output more than a logarithmic function for the signal of a fine area. CONSTITUTION:An input signal A is amplified by differential amplifier circuits 11 and 12 in first and next steps and an output step amplifier circuit 13 and turned to an output signal B, and an operating current 11 of the differential amplifier circuit 11 in the first step is controlled by a detection signal B' of this output signal B. Thus, logarithmic conversion is while suppressing the fine area. The scale is just made possible for the feedback part of the conventional circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、対数変換回路に関
し、詳しくは、カラオケ装置,ステレオセット,VTR
等のオーディオ機器におけるエコー付加回路(音響に係
る原信号からエコー信号を生成しこれを原信号に付加し
て出力する回路)等に用いられる対数変換回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logarithmic conversion circuit, and more particularly to a karaoke machine, stereo set, VTR.
The present invention relates to a logarithmic conversion circuit used for an echo adding circuit (a circuit for generating an echo signal from an original signal related to sound and adding the echo signal to the original signal for output) and the like in audio equipment such as.

【0002】[0002]

【従来の技術】現在のほとんどのオーディオ機器にはマ
イクからの音声入力等を別の再生信号等に混合,合成す
るいわゆるカラオケ機能がついており、これに付随して
残響効果を発揮するエコー付加の機能も欠かせない。こ
のためのエコー信号は、通常、音声や音楽等の音響が電
気信号に変換されたものである原信号を一定時間遅延さ
せることで生成される。さらに、残響効果を上げるため
に原信号のみならず、エコー信号をも減衰させてフィー
ドバックし原信号と混合した信号を生成し、この信号の
遅延,混合を繰り返すことも行われる。
2. Description of the Related Art Most of today's audio equipment has a so-called karaoke function for mixing and synthesizing a voice input from a microphone with another reproduction signal, etc. Functions are also essential. The echo signal for this purpose is usually generated by delaying an original signal, which is a sound such as voice or music converted into an electric signal, for a predetermined time. Further, in order to improve the reverberation effect, not only the original signal but also the echo signal is attenuated and fed back to generate a signal mixed with the original signal, and delay and mixing of this signal are repeated.

【0003】そして、このようなエコー付加回路では、
ダイナミックレンジを確保しつつ高価な遅延回路のコス
ト低減を図る等の観点から、遅延回路に対して圧縮回路
が前置され、伸張回路が後置されることがある。この圧
縮回路としては、対数変換回路が適している。図5に、
従来の対数変換回路のブロック図を示す。ここで、1は
オペアンプ、2は指数変換回路である。
In such an echo adding circuit,
From the viewpoint of securing a dynamic range and reducing the cost of an expensive delay circuit, a compression circuit may be placed before the delay circuit and a decompression circuit may be placed after the delay circuit. A logarithmic conversion circuit is suitable as this compression circuit. In Figure 5,
The block diagram of the conventional logarithmic conversion circuit is shown. Here, 1 is an operational amplifier, and 2 is an exponential conversion circuit.

【0004】指数変換回路2は、オペアンプ1の負帰還
に挿入されて、オペアンプ1の出力信号Bを指数関数的
に変換することによりフィードバック信号Cを生成す
る。オペアンプ1は、正転入力側に入力信号Aを受け、
反転入力側にフィードバック信号Cを受けて、出力信号
Bを出力する。この構成により、入力信号Aは指数関数
の逆関数である対数関数に従って変換されることとな
り、対数関数的に変換された出力信号Bが出力される。
The exponential conversion circuit 2 is inserted into the negative feedback of the operational amplifier 1 and exponentially converts the output signal B of the operational amplifier 1 to generate the feedback signal C. The operational amplifier 1 receives the input signal A on the non-inverting input side,
The inverting input receives the feedback signal C and outputs the output signal B. With this configuration, the input signal A is converted according to the logarithmic function that is the inverse function of the exponential function, and the output signal B that is logarithmically converted is output.

【0005】なお、図6に、指数変換回路2の具体例を
示す。これは、初段の差動増幅回路2a,次段の差動増
幅回路2b,出力段増幅回路2cがこの順に接続されて
いる。そして、対数変換回路にとっての出力信号Bをこ
の回路の入力信号として受け、これの検波信号B’に応
じて次段の差動増幅回路2bの動作電流I2を制御する
ものである。トランジスタの増幅率がその動作電流に対
して指数関数的に変化することから、差動増幅回路2b
での増幅率が信号Bの値に対して指数関数的に変化す
る。これにより、信号Bが指数関数的に変換されて信号
Cが生成される。この信号Cが対数変換回路にとっての
フィードバック信号Cである。
FIG. 6 shows a concrete example of the exponential conversion circuit 2. The first stage differential amplifier circuit 2a, the second stage differential amplifier circuit 2b, and the output stage amplifier circuit 2c are connected in this order. Then, the output signal B for the logarithmic conversion circuit is received as an input signal of this circuit, and the operating current I2 of the differential amplifier circuit 2b at the next stage is controlled according to the detection signal B'of this circuit. Since the amplification factor of the transistor changes exponentially with respect to its operating current, the differential amplification circuit 2b
The amplification factor at changes with the value of the signal B exponentially. As a result, the signal B is exponentially converted to generate the signal C. This signal C is the feedback signal C for the logarithmic conversion circuit.

【0006】[0006]

【発明が解決しようとする課題】このような従来の対数
変換回路では、出力信号の指数変換された信号をフィー
ドバックすることにより対数関数的な変換を実現してい
る。このため、回路規模が大きく、しかも発振防止等の
調整が面倒である。かといって、発振対策として調整回
路や補償回路等を付加したのでは、益々回路規模が増大
してしまい、コストが嵩んでしまう。
In such a conventional logarithmic conversion circuit, a logarithmic function conversion is realized by feeding back the exponentially converted signal of the output signal. Therefore, the circuit scale is large, and adjustments such as oscillation prevention are troublesome. However, if an adjusting circuit, a compensating circuit, etc. are added as a measure against oscillation, the circuit scale will increase and the cost will increase.

【0007】これでは、対数変換回路を圧縮回路として
用いることによって遅延回路等の他の回路のコスト削減
を図るという当初の目的が阻害される。しかも、回路規
模の増大は、その回路を採用する装置・機器等に対する
小形化の要請にも反するものであり、不都合である。さ
らに、このような従来の対数変換回路は、その変換特性
が入力信号の微小な値に対しても維持されている。この
ため、上述の応用例におけるエコー付加回路の遅延回路
が例えばデジタルのメモリを主体として構成されている
ような場合には、遅延回路前段部でのA/D変換による
一定量の量子化誤差に基づく不所望なノイズが、入力信
号の微小な値に対して相対的に大きくなるため問題であ
る。
This hinders the original purpose of reducing the cost of other circuits such as the delay circuit by using the logarithmic conversion circuit as the compression circuit. Moreover, the increase in the circuit scale is also inconvenient because it is against the demand for downsizing of devices and equipment that employ the circuit. Further, such a conventional logarithmic conversion circuit has its conversion characteristic maintained even for a minute value of an input signal. Therefore, when the delay circuit of the echo adding circuit in the above-mentioned application example is mainly composed of a digital memory, for example, a fixed amount of quantization error due to A / D conversion in the preceding stage of the delay circuit is generated. This is a problem because undesired noise due to the noise becomes relatively large with respect to a minute value of the input signal.

【0008】この対策として直感的には、対数変換回路
の前に入力信号の微小域の値を抑制するための回路を付
加することが考えられるが、これでは、回路規模の増大
を招き上記の不都合に一層の不都合を重ねることとなっ
てしまう。この発明の目的は、このような従来技術の問
題点を解決するものであって、入力信号の値又はレベル
が微小な場合には本来の変換関数である対数関数に従っ
たときよりも一層出力信号の値又はレベルが抑制される
対数変換回路を小規模な回路で実現することである。
Intuitively, as a countermeasure against this, it is conceivable to add a circuit before the logarithmic conversion circuit for suppressing the value of the minute range of the input signal, but this causes an increase in the circuit scale and the above-mentioned. Inconvenience will cause further inconvenience. An object of the present invention is to solve such a problem of the prior art, and when the value or level of the input signal is very small, the output is more than when the logarithmic function which is the original conversion function is followed. This is to realize a logarithmic conversion circuit in which the value or level of a signal is suppressed by a small-scale circuit.

【0009】[0009]

【課題を解決するための手段】このような目的を達成す
るこの発明の対数変換回路の構成は、入力信号を受け、
この入力信号が対数関数的に変換された出力信号を、出
力する対数変換回路において、一対の差動トランジスタ
と、この下流に接続されてこの差動トランジスタの動作
電流を流す電流制御回路と、を具備して、前記入力信号
と所定の基準値との差に応じた電圧信号を発生する第1
の増幅回路と、前記電圧信号を受けて前記電圧信号の値
に応じた電流値の電流信号を出力する第2の増幅回路
と、前記電流信号を受けて前記電流信号を所定の増幅率
で増幅することにより前記出力信号を生成する第3の増
幅回路と、を備え、前記動作電流の値が前記出力信号の
値又はレベルに応じて制御されるものである。
The structure of the logarithmic conversion circuit of the present invention which achieves such an object is such that it receives an input signal,
In a logarithmic conversion circuit that outputs an output signal obtained by logarithmically converting the input signal, a pair of differential transistors and a current control circuit connected downstream of the differential transistor and flowing an operating current of the differential transistor are provided. And a voltage signal according to a difference between the input signal and a predetermined reference value.
Amplifier circuit, a second amplifier circuit that receives the voltage signal and outputs a current signal having a current value corresponding to the value of the voltage signal, and receives the current signal and amplifies the current signal at a predetermined amplification factor. And a third amplifier circuit for generating the output signal, and the value of the operating current is controlled according to the value or level of the output signal.

【0010】[0010]

【作用】このような構成のこの発明の対数変換回路で
は、出力信号の値又はレベルが、初段の増幅回路におけ
る差動トランジスタの動作電流に対して、フィードバッ
クされる。一般にトランジスタの増幅率は動作電流に関
して指数関数的に変化するが、帰還側にその機能が設定
されているこのような回路は、全体としては、その逆関
数である対数関数に従うことになる。そこで、入力信号
の値等が対数関数的に変換されて出力信号が生成され
る。
In the logarithmic conversion circuit of the present invention having such a configuration, the value or level of the output signal is fed back to the operating current of the differential transistor in the first stage amplifier circuit. Generally, the amplification factor of the transistor changes exponentially with respect to the operating current, but such a circuit whose function is set on the feedback side generally follows a logarithmic function which is its inverse function. Therefore, the value of the input signal or the like is logarithmically converted to generate the output signal.

【0011】そして、入力信号の値等が微小になり、こ
れに連れて出力信号の値等も微小になると、そのフィー
ドバックにより動作電流も少なくなるが、初段の増幅回
路においては、動作電流が少ないと、差動トランジスタ
における動作抵抗が無視できない程度となる。このた
め、入力信号の値等が微小のときには、特に増幅率が小
さくなり、出力信号の値等が本来の対数関数に従う変換
よりも一層抑制されることとなる。また、回路規模につ
いては、全体の規模が従来の指数変換回路だけの回路規
模とほぼ同等で済み、従来よりもかなり小さい。
When the value of the input signal and the like become minute and the value of the output signal and the like also become minute, the operating current decreases due to the feedback, but the operating current is small in the first-stage amplifier circuit. Then, the operating resistance of the differential transistor is not negligible. Therefore, when the value of the input signal or the like is very small, the amplification factor becomes particularly small, and the value of the output signal or the like is further suppressed as compared with the conversion based on the original logarithmic function. Also, regarding the circuit scale, the overall scale is almost the same as the circuit scale of the conventional exponential conversion circuit, and is considerably smaller than the conventional one.

【0012】[0012]

【実施例】以下、この発明の構成の対数変換回路の一実
施例について、図1の回路図を参照しながら説明する。
ここで、11は初段の差動増幅回路、12は次段の差動
増幅回路、13は出力段増幅回路、14は検波回路であ
る。差動増幅回路11は、カレントミラー、このカレン
トミラーにより同じコレクタ電流を供給される一対の差
動トランジスタQ1,Q2、この一対の差動トランジス
タの動作電流I1を制御する電流制御回路が、この順に
電源Vccと接地GNDとの間に接続されて成る。この一
対の差動トランジスタの一方のトランジスタQ1はベー
スが抵抗R1を介して入力信号Aを受け、他方のトラン
ジスタQ2はベースが所定の基準電圧を受ける。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the logarithmic conversion circuit having the structure of the present invention will be described below with reference to the circuit diagram of FIG.
Here, 11 is a first stage differential amplifier circuit, 12 is a next stage differential amplifier circuit, 13 is an output stage amplifier circuit, and 14 is a detection circuit. The differential amplifier circuit 11 includes a current mirror, a pair of differential transistors Q1 and Q2 that are supplied with the same collector current by the current mirror, and a current control circuit that controls the operating current I1 of the pair of differential transistors in this order. It is connected between the power source Vcc and the ground GND. The base of one transistor Q1 of the pair of differential transistors receives the input signal A through the resistor R1, and the base of the other transistor Q2 receives a predetermined reference voltage.

【0013】差動増幅回路12は、同様にカレントミラ
ー、一対の差動トランジスタQ3,Q4、この一対の差
動トランジスタの動作電流I2を流す定電流回路が、こ
の順に電源Vccと接地GNDとの間に接続されて成る。
トランジスタQ4はベースが差動増幅回路11の入力信
号A側のトランジスタQ1のコレクタ電圧を受け、トラ
ンジスタQ3はベースが前記の基準電圧を受ける。出力
段増幅回路13は、差動増幅回路12からの出力である
電流信号A’を入力として受けて、これを増幅するとと
もに電圧信号に変換することにより出力信号Bを生成し
出力する。
Similarly, the differential amplifier circuit 12 includes a current mirror, a pair of differential transistors Q3 and Q4, and a constant current circuit for flowing an operating current I2 of the pair of differential transistors. It is connected between.
The base of the transistor Q4 receives the collector voltage of the transistor Q1 on the input signal A side of the differential amplifier circuit 11, and the base of the transistor Q3 receives the reference voltage. The output stage amplifier circuit 13 receives the current signal A ′ output from the differential amplifier circuit 12 as an input, amplifies the current signal A ′, and converts the current signal A ′ into a voltage signal to generate and output an output signal B.

【0014】検波回路14は、出力信号Bを検波するこ
とにより、その振幅レベルを検出して検波信号B’を生
成する。この検波信号B’が差動増幅回路11の電流制
御回路に制御信号としてフィードバックされることによ
り、動作電流I1が出力信号Bのレベルに応じて制御さ
れる。
The detection circuit 14 detects the amplitude level of the output signal B by detecting the output signal B and generates a detection signal B '. The detection signal B ′ is fed back to the current control circuit of the differential amplifier circuit 11 as a control signal, so that the operating current I1 is controlled according to the level of the output signal B.

【0015】このような構成の下で、先ず、電圧信号で
ある入力信号Aが抵抗R1を経て電流信号に変換され
る。これを受けた差動増幅回路11では、その電流信号
に従う電圧差が、トランジスタQ1,Q2のベース−エ
ミッタ間電圧の差として発生する。次に、差動増幅回路
12により、その電圧差が差動電流に変換されて電流信
号A’として出力される。そして、電流信号A’が、出
力段増幅回路13の抵抗R2を経ることにより、電圧信
号である出力信号Bとして出力される。
Under such a structure, first, the input signal A which is a voltage signal is converted into a current signal through the resistor R1. In the differential amplifier circuit 11 receiving this, a voltage difference according to the current signal is generated as a difference between the base-emitter voltages of the transistors Q1 and Q2. Then, the differential amplifier circuit 12 converts the voltage difference into a differential current and outputs it as a current signal A ′. Then, the current signal A ′ is output as the output signal B which is a voltage signal by passing through the resistor R2 of the output stage amplifier circuit 13.

【0016】このとき、入力信号Aから出力信号Bに至
るまでの回路全体の増幅率は、通常は、抵抗R2と抵抗
R1との抵抗比と、電流I2と電流I1との電流比とに
よって、定められる。この増幅率が一定値の電流I2と
出力信号Bのレベルによって制御される電流I1との電
流比によるということから、この全体回路は、フィード
バックされた自身の出力信号Bのレベルに応じて自身の
増幅率が変化する回路である。そして、この増幅率の変
化は、トランジスタQ1,Q2が動作電流I1に対して
指数関数的に変化することと、これがフィードバック側
で機能していることから、対数関数的なものとなる。
At this time, the amplification factor of the entire circuit from the input signal A to the output signal B is usually determined by the resistance ratio between the resistors R2 and R1 and the current ratio between the current I2 and the current I1. Determined. Since this amplification factor depends on the current ratio between the current I2 having a constant value and the current I1 controlled by the level of the output signal B, this entire circuit has its own output signal B depending on the level of its output signal B fed back. This is a circuit whose amplification factor changes. The change in the amplification factor is logarithmic because the transistors Q1 and Q2 change exponentially with respect to the operating current I1 and this functions on the feedback side.

【0017】また、抵抗R1,R2が固定抵抗であるか
ら、通常は抵抗R2と抵抗R1との抵抗比は一定値であ
る。ところが、入力信号Aの信号レベルが微小となり、
それに連れて出力信号Bのレベルも微小となり、さらに
動作電流I1が小さくなると、トランジスタQ1,Q2
の動作抵抗が無視できなくなる。この動作抵抗は、増幅
率に関しては、見掛け上抵抗R1と直列接続されている
かの如く働く。このため、入力信号Aの信号レベルが微
小の場合には、電流比に基づく本来の対数関数的な変換
よりも、一層出力信号Bの振幅レベルが小さく抑制され
る(図4参照)。
Since the resistors R1 and R2 are fixed resistors, the resistance ratio between the resistors R2 and R1 is usually a constant value. However, the signal level of the input signal A becomes very small,
Along with this, the level of the output signal B also becomes very small, and when the operating current I1 further decreases, the transistors Q1 and Q2
The operating resistance of can not be ignored. With respect to the amplification factor, this operating resistor apparently acts as if it is connected in series with the resistor R1. Therefore, when the signal level of the input signal A is very small, the amplitude level of the output signal B is further suppressed to be smaller than the original logarithmic conversion based on the current ratio (see FIG. 4).

【0018】なお、図2に、他の構成の実施例を示す
が、その作用効果は上記の実施例と同様である。また、
図3には、上記の実施例の詳細な回路図を示す。これら
の回路規模は、従来回路の帰還部分だけすなわち指数変
換回路のそれとほぼ同じである(図1又は図2の回路
と、図6の回路とを比較して参照)。ところで、これら
の回路の応用は、エコー付加回路に限定されるものでは
ない。
Although FIG. 2 shows an embodiment of another structure, its function and effect are the same as those of the above embodiment. Also,
FIG. 3 shows a detailed circuit diagram of the above embodiment. The scale of these circuits is almost the same as that of the feedback section of the conventional circuit, that is, that of the exponential conversion circuit (see the circuit of FIG. 1 or 2 and the circuit of FIG. 6 for comparison). By the way, the application of these circuits is not limited to the echo adding circuit.

【0019】[0019]

【発明の効果】以上の説明から理解できるように、この
発明の対数変換回路にあっては、入力信号の値又はレベ
ルが微小な場合には本来の変換関数である対数関数に従
ったときよりも一層出力信号の値又はレベルが抑制され
る。したがって、信号の微小域の抑制用の特別な回路等
を付加しなくても、量子化ノイズ等の影響を軽減するこ
とができる。その結果、この対数変換回路は、従来の回
路の帰還部分だけの規模に相当する小規模な回路で実現
することができる。
As can be understood from the above description, in the logarithmic conversion circuit of the present invention, when the value or level of the input signal is very small, the logarithmic function which is the original conversion function is followed. The value or level of the output signal is further suppressed. Therefore, it is possible to reduce the influence of quantization noise and the like without adding a special circuit or the like for suppressing a minute area of the signal. As a result, this logarithmic conversion circuit can be realized by a small-scale circuit corresponding to the scale of only the feedback portion of the conventional circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、この発明の構成の対数変換回路の一実
施例のブロック図である。
FIG. 1 is a block diagram of an embodiment of a logarithmic conversion circuit having the configuration of the present invention.

【図2】図2は、この発明の構成の対数変換回路の他の
実施例のブロック図である。
FIG. 2 is a block diagram of another embodiment of the logarithmic conversion circuit having the configuration of the present invention.

【図3】図3は、この発明の構成の対数変換回路の一実
施例の詳細な回路図である。
FIG. 3 is a detailed circuit diagram of an embodiment of a logarithmic conversion circuit having the configuration of the present invention.

【図4】図4は、この発明の構成の対数変換回路の変換
特性図である。
FIG. 4 is a conversion characteristic diagram of the logarithmic conversion circuit having the configuration of the present invention.

【図5】図5は、従来の対数変換回路の一例である。FIG. 5 is an example of a conventional logarithmic conversion circuit.

【図6】図6は、従来の指数変換回路の一例である。FIG. 6 is an example of a conventional exponential conversion circuit.

【符号の説明】[Explanation of symbols]

1 オペアンプ 2 指数変換回路 11,12 差動増幅回路 13 出力段増幅回路 14 検波回路 DESCRIPTION OF SYMBOLS 1 Operational amplifier 2 Exponential conversion circuit 11, 12 Differential amplification circuit 13 Output stage amplification circuit 14 Detection circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力信号を受けこの入力信号が対数関数的
に変換された出力信号を出力する対数変換回路におい
て、 一対の差動トランジスタとこの下流に接続されてこの差
動トランジスタの動作電流を流す電流制御回路とを具備
して前記入力信号と所定の基準値との差に応じた電圧信
号を発生する第1の増幅回路と、前記電圧信号を受けて
前記電圧信号の値に応じた電流値の電流信号を出力する
第2の増幅回路と、前記電流信号を受けて前記電流信号
を所定の増幅率で増幅することにより前記出力信号を生
成する第3の増幅回路と、を備え、前記動作電流の値が
前記出力信号の値又はレベルに応じて制御されることを
特徴とする対数変換回路。
1. A logarithmic conversion circuit for receiving an input signal and outputting an output signal obtained by logarithmically converting the input signal, comprising: a pair of differential transistors; A first amplifier circuit including a current control circuit for flowing the voltage signal to generate a voltage signal according to a difference between the input signal and a predetermined reference value; and a current corresponding to the value of the voltage signal upon receiving the voltage signal. A second amplifier circuit that outputs a current signal of a value, and a third amplifier circuit that receives the current signal and amplifies the current signal at a predetermined amplification factor to generate the output signal, A logarithmic conversion circuit, wherein the value of the operating current is controlled according to the value or level of the output signal.
JP4260666A 1992-01-24 1992-09-03 Logarithmic conversion circuit Expired - Lifetime JP2890282B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4260666A JP2890282B2 (en) 1992-09-03 1992-09-03 Logarithmic conversion circuit
US08/347,197 US5444785A (en) 1992-01-24 1994-11-21 Echo attaching circuit and audio device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4260666A JP2890282B2 (en) 1992-09-03 1992-09-03 Logarithmic conversion circuit

Publications (2)

Publication Number Publication Date
JPH0685589A true JPH0685589A (en) 1994-03-25
JP2890282B2 JP2890282B2 (en) 1999-05-10

Family

ID=17351085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4260666A Expired - Lifetime JP2890282B2 (en) 1992-01-24 1992-09-03 Logarithmic conversion circuit

Country Status (1)

Country Link
JP (1) JP2890282B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03503589A (en) * 1988-02-23 1991-08-08 リザウンド・コーポレーション Improved low voltage programmable compressor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03503589A (en) * 1988-02-23 1991-08-08 リザウンド・コーポレーション Improved low voltage programmable compressor

Also Published As

Publication number Publication date
JP2890282B2 (en) 1999-05-10

Similar Documents

Publication Publication Date Title
JP3004301B2 (en) Control device for hands-free alternate operation telephone
JP3317365B2 (en) Expansion circuit with volume function, echo addition circuit, and acoustic device using the same
US20040239418A1 (en) Mute circuit and BTL audio amplifier apparatus
JP2890282B2 (en) Logarithmic conversion circuit
US6788792B1 (en) Device for amplitude adjustment and rectification made with MOS technology
KR20030034401A (en) Power amplifier
JP3078858B2 (en) VCA circuit
JP3638442B2 (en) Volume circuit
JPH1117478A (en) Power amplifier
JP3392645B2 (en) Semiconductor integrated circuit
JP2907847B2 (en) Volume control circuit
US7215191B2 (en) Device for amplitude adjustment and rectification made with MOS technology
JP3322555B2 (en) Electronic volume circuit
US6317502B1 (en) Electronic volume control circuit with controlled output characteristic
JP3253512B2 (en) Electronic volume circuit
JP3128473B2 (en) Radio receiver
JPH03222508A (en) Amplifier circuit
JPH0555917A (en) A/d converter
KR940005332Y1 (en) Automatic mixing system for voice signal
JP3148540B2 (en) AGC circuit of radio receiver
JPH0631797Y2 (en) Receive amplifier circuit
JP3052534B2 (en) Bass boost circuit
KR920007533Y1 (en) Rectifying circuit
JPS6243224A (en) Sound volume control circuit
JPH0878983A (en) Alc circuit