JP3128473B2 - Radio receiver - Google Patents

Radio receiver

Info

Publication number
JP3128473B2
JP3128473B2 JP07134508A JP13450895A JP3128473B2 JP 3128473 B2 JP3128473 B2 JP 3128473B2 JP 07134508 A JP07134508 A JP 07134508A JP 13450895 A JP13450895 A JP 13450895A JP 3128473 B2 JP3128473 B2 JP 3128473B2
Authority
JP
Japan
Prior art keywords
circuit
signal
muting
electric field
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07134508A
Other languages
Japanese (ja)
Other versions
JPH08330984A (en
Inventor
孝夫 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP07134508A priority Critical patent/JP3128473B2/en
Publication of JPH08330984A publication Critical patent/JPH08330984A/en
Application granted granted Critical
Publication of JP3128473B2 publication Critical patent/JP3128473B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、弱電界時にミューティ
ングを行うラジオ受信機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radio receiver that performs muting in a weak electric field.

【0002】[0002]

【従来の技術】一般に、図2に示す如く、受信信号が弱
電界になったことを検出し、検波信号にミューティング
をかけるラジオ受信機が知られている。このようなラジ
オ受信機では、弱電界になるとノイズのレベルは増加す
るが、ミューティングによってノイズレベルを抑圧する
ことができ、良好な聴感を得ることができる。
2. Description of the Related Art Generally, as shown in FIG. 2, there is known a radio receiver which detects that a received signal has become a weak electric field and mutes a detection signal. In such a radio receiver, the noise level increases when the electric field becomes weak, but the noise level can be suppressed by muting, and a good audibility can be obtained.

【0003】図2において、受信RF信号は、周波数変
換回路(1)においてIF信号に変換される。前記IF
信号はIF増幅回路(2)で増幅され、検波回路(3)
で検波される。その後、検波回路(3)の出力信号は、
ミューティング回路(4)に印加される。一方、IF増
幅回路(2)の出力信号は電界強度検出回路(5)に印
加され、電界強度が検出される。また、IF増幅回路
(2)の出力信号はホール検波回路(6)に印加され、
増幅されたIF信号のレベルを見ることにより、ホール
検波される。その後、電界強度検出回路(5)及びホー
ル検波回路(6)の出力信号はミューティング信号発生
回路(7)に印加され、合成される。弱電界になると、
ミューティング信号がミューティング信号発生回路
(7)から発生し、前記ミューティング信号に応じて検
波信号をミューティングする。
In FIG. 2, a received RF signal is converted into an IF signal in a frequency conversion circuit (1). The IF
The signal is amplified by an IF amplifier circuit (2) and detected by a detection circuit (3).
Detected at After that, the output signal of the detection circuit (3) is
Applied to the muting circuit (4). On the other hand, the output signal of the IF amplifier circuit (2) is applied to the electric field strength detection circuit (5), and the electric field strength is detected. Further, the output signal of the IF amplifier circuit (2) is applied to the Hall detection circuit (6),
Hall detection is performed by looking at the level of the amplified IF signal. Thereafter, the output signals of the electric field strength detection circuit (5) and the Hall detection circuit (6) are applied to a muting signal generation circuit (7) and are synthesized. When the electric field becomes weak,
A muting signal is generated from a muting signal generation circuit (7), and the detection signal is muted according to the muting signal.

【0004】ところで、一般に、IF増幅回路(2)の
出力信号が電界強度検出回路(5)に印加され、受信信
号の電界強度を検出する。よって、電界強度検出回路
(5)の出力信号は図3の(ロ)の如くなる。また、ホ
ール検波回路(6)がIF信号をホール検波することに
より、ホール検波回路(6)の出力信号は図3(ハ)の
如くなる。そして、ミューティング信号発生回路(7)
は、図3(ロ)の如き電界強度検出回路(5)の出力信
号と、図3(ハ)の如きホール検波回路(6)の出力信
号とをそれぞれ反転し、加算することにより、図3
(ニ)の如きミューティング信号を生成している。前記
ミューティング信号に応じて検波信号をミューティング
することにより、受信信号レベル及びノイズレベルは図
3(イ)の(a)ラインの如く変化し、ノイズが低減さ
れる。尚、図3(イ)の(b)ラインは全くミュートを
行わなかったときの受信信号レベル及びノイズレベルの
変化である。
In general, the output signal of the IF amplifier circuit (2) is applied to an electric field strength detection circuit (5) to detect the electric field strength of a received signal. Therefore, the output signal of the electric field strength detection circuit (5) is as shown in FIG. Further, when the Hall detection circuit (6) detects the IF signal by Hall detection, the output signal of the Hall detection circuit (6) becomes as shown in FIG. And a muting signal generation circuit (7)
Is obtained by inverting and adding the output signal of the electric field strength detection circuit (5) as shown in FIG. 3 (b) and the output signal of the Hall detection circuit (6) as shown in FIG. 3 (c).
A muting signal as shown in (d) is generated. By muting the detection signal in accordance with the muting signal, the received signal level and the noise level change as indicated by the line (a) in FIG. 3A, and the noise is reduced. The line (b) in FIG. 3A shows the change in the received signal level and the noise level when no muting is performed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図3
(イ)において、受信信号が無いときの検波回路(3)
の出力信号の減衰量を無入力ミュート減衰量とすると、
周波数変換回路(1)を構成するRF増幅回路及びIF
増幅回路(2)のゲインのバラツキにより、前記無入力
ミュート減衰量が変化するという問題が発生していた。
即ち、前記ゲインがばらつくことによって、IF増幅回
路(2)の出力信号レベルがばらつき、電界強度検出回
路(5)及びホール検波検出回路(6)の出力信号レベ
ルはその入力信号によって決まるので、電界強度検出回
路(5)及びホール検波検出回路(6)の前記出力信号
レベルもばらつく。その結果、ミューティング信号発生
回路(7)は電界強度検出回路(5)及びホール検波回
路(6)の出力信号を単に反転し、加算することによっ
てミューティング信号を生成しているので、ミューティ
ング信号がゲインのバラツキによりばらつく。その結
果、ミューティング回路(4)のミュート量が変化する
ので、無入力ミュート減衰量は一定にならなかった。
However, FIG.
(A) Detection circuit when there is no received signal (3)
If the amount of attenuation of the output signal is the no-input mute attenuation,
RF amplifier circuit and IF constituting frequency conversion circuit (1)
There has been a problem that the non-input mute attenuation changes due to variations in the gain of the amplifier circuit (2).
That is, the output signal level of the IF amplifier circuit (2) varies due to the variation in the gain, and the output signal levels of the electric field strength detection circuit (5) and the Hall detection detection circuit (6) are determined by the input signals. The output signal levels of the intensity detection circuit (5) and the Hall detection detection circuit (6) also vary. As a result, the muting signal generation circuit (7) generates a muting signal by simply inverting and adding the output signals of the electric field strength detection circuit (5) and the Hall detection circuit (6). The signal varies due to gain variation. As a result, the muting amount of the muting circuit (4) changes, so that the no-input mute attenuation amount does not become constant.

【0006】また、微弱電界時、図3(イ)より、ノイ
ズレベルが電界強度に応じて変化するので、特に電界強
度が頻繁に変化する車載用チューナーにおいて、ノイズ
の変化による聴感上の違和感が発生していた。
In addition, in the case of a weak electric field, as shown in FIG. 3A, the noise level changes in accordance with the electric field strength. Had occurred.

【0007】[0007]

【課題を解決するための手段】本発明は上述の点に鑑み
なされたものであり、受信RF信号をIF信号に変換す
る周波数変換回路と、前記IF信号を検波する検波回路
と、該検波回路の出力信号をミュートするミューティン
グ回路と、前記IF信号に応じて電界強度を検出する電
界強度検出回路と、該電界強度検出回路の出力信号に応
じて、ミューティング回路を動作させるためのミューテ
ィング信号を発生するミューティング信号発生回路と、
該ミューティング信号のレベルを制限するリミッタ回路
と、から成ることを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and includes a frequency conversion circuit for converting a received RF signal into an IF signal, a detection circuit for detecting the IF signal, and the detection circuit. A muting circuit for muting an output signal of the electric field, an electric field intensity detecting circuit for detecting an electric field intensity according to the IF signal, and a muting for operating the muting circuit according to an output signal of the electric field intensity detecting circuit. A muting signal generation circuit for generating a signal,
And a limiter circuit for limiting the level of the muting signal.

【0008】また、リミッタ回路の出力信号を分圧する
分圧回路と、制御信号を発生する第1制御回路とを備
え、前記分圧回路は制御信号に応じて可変可能な分圧比
を有することを特徴とする。さらに、前記第1制御回路
は、抵抗が接続される制御端子と、第1基準電圧及び前
記第1基準電圧より低い第2基準電圧を発生する基準電
圧発生回路と、制御端子に発生する電圧値と、前記第1
及び第2基準電圧とをそれぞれ比較し、制御信号を発生
する比較回路と、から成ることを特徴とする。
[0008] Further, the voltage dividing circuit includes a voltage dividing circuit for dividing an output signal of the limiter circuit, and a first control circuit for generating a control signal, wherein the voltage dividing circuit has a variable voltage dividing ratio in accordance with the control signal. Features. Further, the first control circuit includes a control terminal to which a resistor is connected, a reference voltage generation circuit that generates a first reference voltage and a second reference voltage lower than the first reference voltage, and a voltage value generated at the control terminal. And the first
And a comparison circuit that compares the second reference voltage with the second reference voltage to generate a control signal.

【0009】さらにまた、前記ラジオ受信機の受信状態
を設定するためのマイクコンピュータを備え、前記第1
制御回路は、前記マイクロコンピュータからの出力信号
を保持するラッチ回路から成ることを特徴とする。また
さらに、前記リミッタ回路の制限レベルを可変とし、前
記制限レベルを変化するための制御信号を発生する第2
制御回路とを備えたことを特徴とする。
[0009] Furthermore, a microphone computer for setting a reception state of the radio receiver is provided,
The control circuit comprises a latch circuit for holding an output signal from the microcomputer. Still further, a limit level of the limiter circuit is made variable, and a second control signal for changing the limit level is generated.
And a control circuit.

【0010】[0010]

【作用】本発明によれば、受信RF信号は周波数変換回
路においてIF信号に変換された後、検波回路において
検波される。検波回路の出力信号は、ミューティング回
路でミュートされる。また、電界強度検出回路におい
て、前記IF信号に応じて電界強度が検出され、弱電界
になると、ミューティング信号発生回路からミューティ
ング信号が発生する。前記ミューティング信号はリミッ
タ回路に印加され、その最大レベルが制限される。その
為、無入力ミュート減衰量は常に一定にすることができ
るとともに、微弱電界時電界強度に応じたノイズレベル
の変化を一定にすることができる。
According to the present invention, a received RF signal is converted into an IF signal by a frequency conversion circuit and then detected by a detection circuit. The output signal of the detection circuit is muted by the muting circuit. Further, in the electric field strength detection circuit, the electric field strength is detected according to the IF signal, and when the electric field becomes weak, a muting signal is generated from the muting signal generation circuit. The muting signal is applied to a limiter circuit, and its maximum level is limited. Therefore, the no-input mute attenuation amount can be always kept constant, and the change in the noise level according to the electric field strength at the time of the weak electric field can be made constant.

【0011】[0011]

【実施例】図1は本発明の一実施例を示す図であり、
(8)はRF信号をIF信号に変換する周波数変換回
路、(9)は前記IF信号を増幅するIF増幅回路、
(10)は前記IF増幅回路(9)の出力信号を検波す
る検波回路、(11)はIF増幅回路(10)の出力信
号をミューティングするミューティング回路、(12)
は検波出力信号を増幅する低周波増幅回路、(13)は
低周波増幅回路(12)の出力信号により駆動されるス
ピーカ、(14)はIF増幅回路(9)の出力信号に応
じて受信信号の電界強度を検出する電界強度検出回路、
(15)はIF増幅回路(9)の出力信号をホール検波
するホール検波回路、(16)は電界強度検出回路(1
4)及びホール検波回路(15)の出力信号に応じてミ
ューティング信号を発生するミューティング信号発生回
路、(17)は前記ミューティング信号レベルを制限す
るリミッタ回路、(18)はリミッタ回路(17)の出
力信号を分圧する分圧回路、(19)は前記分圧回路
(18)の分圧比を変更するための制御回路である。
FIG. 1 shows an embodiment of the present invention.
(8) a frequency conversion circuit for converting an RF signal into an IF signal, (9) an IF amplification circuit for amplifying the IF signal,
(10) a detection circuit for detecting the output signal of the IF amplifier circuit (9), (11) a muting circuit for muting the output signal of the IF amplifier circuit (10), (12)
Is a low-frequency amplifier circuit for amplifying the detection output signal, (13) is a speaker driven by the output signal of the low-frequency amplifier circuit (12), and (14) is a received signal according to the output signal of the IF amplifier circuit (9). Electric field strength detection circuit for detecting the electric field strength of
(15) is a Hall detection circuit that performs Hall detection on the output signal of the IF amplifier circuit (9), and (16) is an electric field strength detection circuit (1)
4) and a muting signal generation circuit for generating a muting signal in accordance with an output signal of the Hall detection circuit (15); (17) a limiter circuit for limiting the muting signal level; and (18) a limiter circuit (17). ) Is a voltage dividing circuit for dividing the output signal, and (19) is a control circuit for changing the voltage dividing ratio of the voltage dividing circuit (18).

【0012】図1において、受信RF信号は周波数変換
回路(8)においてIF信号に変換された後、IF増幅
回路(9)で増幅される。IF増幅回路(9)の出力信
号は検波回路(10)で検波される。検波回路(10)
の出力信号はミューティング回路(11)を介した後、
低周波増幅回路(12)で増幅され、低周波増幅回路
(12)の出力信号によってスピーカ(13)が駆動さ
れる。
In FIG. 1, a received RF signal is converted into an IF signal by a frequency conversion circuit (8) and then amplified by an IF amplifier circuit (9). An output signal of the IF amplifier circuit (9) is detected by a detection circuit (10). Detection circuit (10)
After passing through the muting circuit (11),
The signal is amplified by the low frequency amplifier circuit (12), and the speaker (13) is driven by the output signal of the low frequency amplifier circuit (12).

【0013】一方、IF増幅回路(9)の出力信号は、
電界強度検出回路(14)及びホール検波回路(15)
に印加される。電界強度検出回路(14)において、I
F増幅回路(9)の出力信号に応じて、受信信号の電界
強度が検出され、電界強度検出回路(5)から図3
(ロ)の如き電界強度に応じた出力信号が発生する。ま
た、ホール検波回路(15)において、IF増幅回路
(9)の出力信号がホール検波され、図3(ハ)の如き
弱電界時にレベルが低下する出力信号が発生する。電界
強度検出回路(14)及びホール検波回路(15)の出
力信号はミューティング信号発生回路(16)でそれぞ
れ反転された後に加算される。このような処理により、
図3(ニ)の点線の如きミューティング信号がミューテ
ィング信号発生回路(16)から発生する。前記ミュー
ティング信号はリミッタ回路(17)に印加され、ミュ
ーティング信号レベルの最大値は図3(ニ)の実線の如
く所定値V1に制限される。さらに、リミッタ回路(1
7)の出力信号は分圧回路(18)で分圧され、分圧回
路(18)の出力信号はミューティング回路(11)に
印加される。そして、分圧回路(18)の出力信号に応
じてミューティング回路(18)の減衰量が定められ
る。
On the other hand, the output signal of the IF amplifier (9) is
Electric field strength detection circuit (14) and Hall detection circuit (15)
Is applied to In the electric field strength detection circuit (14), I
The electric field strength of the received signal is detected in accordance with the output signal of the F amplifier circuit (9),
An output signal corresponding to the electric field strength as shown in (b) is generated. Further, in the Hall detection circuit (15), the output signal of the IF amplification circuit (9) is subjected to Hall detection, and an output signal whose level decreases when a weak electric field is generated as shown in FIG. The output signals of the electric field strength detection circuit (14) and the Hall detection circuit (15) are added after being inverted by the muting signal generation circuit (16), respectively. By such processing,
A muting signal as indicated by a dotted line in FIG. 3D is generated from the muting signal generation circuit (16). The muting signal is applied to a limiter circuit (17), and the maximum value of the muting signal level is limited to a predetermined value V1 as shown by the solid line in FIG. Furthermore, a limiter circuit (1
The output signal of 7) is divided by the voltage dividing circuit (18), and the output signal of the voltage dividing circuit (18) is applied to the muting circuit (11). Then, the amount of attenuation of the muting circuit (18) is determined according to the output signal of the voltage dividing circuit (18).

【0014】よって、ミューティング信号の最大レベル
が制限されることにより、ミューティング回路(7)か
ら発生する受信信号及びノイズのレベルは図3(ホ)の
如く変化する。ここで、ミューティング信号の最大レベ
ルはリミッタ回路(17)の作用により制限されている
ので、弱電界時のミューティング回路(11)の減衰量
は一定になる。そのため、周波数変換回路(8)を構成
するRF増幅回路及びIF増幅回路(9)のゲインにバ
ラツキが生じ、ミューティング信号レベルにもバラツキ
が生じても、無入力時ミュート減衰量を一定にすること
ができる。また、微弱電界時電界強度の変化に応じたノ
イズ変化を低減することができる。但し、リミッタ回路
(17)のリミッタレベルはミューティング信号レベル
のバラツキに対して影響を受けないレベルに設定され、
ミューティング回路(11)はリミッタレベルで最大の
減衰量が得られるように設定されている。
Thus, the maximum level of the muting signal is limited, so that the levels of the received signal and noise generated from the muting circuit (7) change as shown in FIG. Here, since the maximum level of the muting signal is limited by the operation of the limiter circuit (17), the attenuation of the muting circuit (11) during a weak electric field is constant. Therefore, the gain of the RF amplifier circuit and the IF amplifier circuit (9) constituting the frequency conversion circuit (8) varies, and even if the muting signal level varies, the mute attenuation at the time of no input is kept constant. be able to. Further, it is possible to reduce a noise change according to a change in the electric field strength at the time of a weak electric field. However, the limiter level of the limiter circuit (17) is set to a level that is not affected by the variation in the muting signal level,
The muting circuit (11) is set so that the maximum attenuation is obtained at the limiter level.

【0015】また、分圧回路(18)には制御回路(1
9)から発生する制御信号が印加され、前記制御信号に
応じて分圧回路(18)の分圧比が変更される。そのた
め、前記分圧回路(18)の作用によって、分圧回路
(18)の出力信号レベルが変化し、ミューティング回
路(11)の最大減衰量が分圧比に応じて変更される。
よって、仕向地に応じて無入力ミュート減衰量は定まっ
ているので、制御回路(19)からの制御信号を変更す
るだけで、分圧比を変更でき、仕向地に応じたラジオ受
信機を簡単に構成することができる。
The control circuit (1) is connected to the voltage dividing circuit (18).
The control signal generated from 9) is applied, and the voltage dividing ratio of the voltage dividing circuit (18) is changed according to the control signal. Therefore, the output signal level of the voltage dividing circuit (18) changes due to the operation of the voltage dividing circuit (18), and the maximum attenuation of the muting circuit (11) is changed according to the voltage dividing ratio.
Therefore, since the no-input mute attenuation is determined according to the destination, the voltage division ratio can be changed only by changing the control signal from the control circuit (19), and the radio receiver according to the destination can be easily formed. Can be configured.

【0016】図4は、図1の分圧回路(18)及び第1
制御回路(19)の具体構成例であり、(20a)乃至
(20c)はリミッタ回路(17)の出力信号を分圧す
るための分圧抵抗、(21a)及び(21b)は分圧抵
抗(20b)及び(20c)の一端に接続されるスイッ
チング用のトランジスタ、(22a)乃至(22c)は
基準電圧Vr1及びVr2を生成するための抵抗、(2
3)及び(24)は比較の対象となる電圧を生成する抵
抗、(25)及び(26)は基準電圧Vr1及びVr2
が印加される第1及び第2比較回路である。尚、抵抗
(24)以外は同一基板上にIC化され、抵抗(24)
はICの外付け抵抗になる。また、抵抗(22a)乃至
(22c)の抵抗値がすべてRと設定すれば、第1比較
回路(25)の負入力端に印加される基準電圧Vr1は
2・Vcc/3となり(Vcc:電源電圧)、第2比較
回路(26)の正入力端に印加される基準電圧Vr2は
Vcc/3になる。
FIG. 4 shows the voltage dividing circuit (18) of FIG.
(20a) to (20c) are voltage dividing resistors for dividing the output signal of the limiter circuit (17), and (21a) and (21b) are voltage dividing resistors (20b). ) And (20c) are connected to one end of a switching transistor, (22a) to (22c) are resistors for generating reference voltages Vr1 and Vr2, (2c)
3) and (24) are resistors for generating voltages to be compared, and (25) and (26) are reference voltages Vr1 and Vr2.
Are applied to the first and second comparison circuits. The components other than the resistor (24) are integrated into an IC on the same substrate.
Becomes an external resistor of the IC. If the resistance values of the resistors (22a) to (22c) are all set to R, the reference voltage Vr1 applied to the negative input terminal of the first comparison circuit (25) becomes 2 · Vcc / 3 (Vcc: power supply Voltage), and the reference voltage Vr2 applied to the positive input terminal of the second comparison circuit (26) becomes Vcc / 3.

【0017】このような状態において、外付け端子(2
7)に図示の如く抵抗値が抵抗(23)の抵抗値と等し
い外付け抵抗(24)を接続した場合、第1及び第2比
較回路(25)及び(26)の正入力端の電圧値はVc
c/2となる。その為、第1比較回路(25)の出力信
号は「L」レベルになり、第2比較回路(26)の出力
信号は「H」レベルになる。第1及び第2比較回路(2
5)及び(26)の出力信号はトランジスタ(21a)
及び(21b)のベースにそれぞれ印加され、トランジ
スタ(21a)はオフし、トランジスタ(21b)はオ
ンする。よって、リミッタ回路(17)の出力信号は分
圧抵抗(20a)及び(20c)によって分圧された
後、ミューティング回路(11)に印加される。
In such a state, the external terminals (2
When an external resistor (24) having a resistance value equal to the resistance value of the resistor (23) is connected as shown in FIG. 7), the voltage value at the positive input terminal of the first and second comparison circuits (25) and (26) Is Vc
c / 2. Therefore, the output signal of the first comparison circuit (25) becomes "L" level, and the output signal of the second comparison circuit (26) becomes "H" level. The first and second comparison circuits (2
The output signals of 5) and (26) are transistors (21a)
And (21b), the transistor (21a) is turned off, and the transistor (21b) is turned on. Therefore, the output signal of the limiter circuit (17) is applied to the muting circuit (11) after being divided by the voltage dividing resistors (20a) and (20c).

【0018】また、外付け端子(27)を接地すると、
第1及び第2比較回路(25)及び(26)の出力信号
は共に「L」レベルになるので、トランジスタ(21
a)及び(21b)は共にオフする。よって、リミッタ
回路(17)の出力信号がそのままミューティング回路
(11)に印加される。さらに、外付け端子(27)を
開放とすると、第1及び第2比較回路(25)及び(2
6)の正入力端には電源電圧Vccが印加されるので、
第1及び第2比較回路(25)及び(26)の出力信号
は共に「H」レベルになり、トランジスタ(21a)及
び(21b)は共にオンする。よって、リミッタ回路
(17)の出力信号は抵抗(20a)乃至(20c)に
よって分圧された後、ミューティング回路(11)に印
加される。
When the external terminal (27) is grounded,
Since the output signals of the first and second comparison circuits (25) and (26) are both at "L" level, the transistor (21)
Both a) and (21b) are turned off. Therefore, the output signal of the limiter circuit (17) is directly applied to the muting circuit (11). Further, when the external terminal (27) is opened, the first and second comparison circuits (25) and (2)
Since the power supply voltage Vcc is applied to the positive input terminal of 6),
The output signals of the first and second comparison circuits (25) and (26) both become "H" level, and both the transistors (21a) and (21b) turn on. Therefore, the output signal of the limiter circuit (17) is divided by the resistors (20a) to (20c) and then applied to the muting circuit (11).

【0019】よって、外付け抵抗(24)の外付け端子
(27)への接続方法を変えるだけで分圧比を変えるこ
とができ、そのため、簡単に仕向地に対応させることが
できるラジオ受信機を提供することができる。また、図
5は図4の他の具体構成例であり、(28)はラジオ受
信機の受信状態を設定するためのマイクロコンピュー
タ、(29a)及び(29b)はマイクロコンピュータ
(28)からのデジタルデータを保持チするラッチ回路
である。尚、マイクコンピュータ(28)は、例えば、
周波数変換回路(8)の受信同調周波数を制御するため
のものである。
Therefore, it is possible to change the voltage division ratio only by changing the connection method of the external resistor (24) to the external terminal (27), and therefore, a radio receiver that can easily correspond to the destination is provided. Can be provided. FIG. 5 shows another specific configuration example of FIG. 4. (28) is a microcomputer for setting the reception state of the radio receiver, and (29a) and (29b) are digital signals from the microcomputer (28). This is a latch circuit for holding data. The microphone computer (28) is, for example,
This is for controlling the reception tuning frequency of the frequency conversion circuit (8).

【0020】図5において、マイクロコンピュータ(2
8)から発生するデジタルデータはラッチ回路(29
a)及び(29b)で保持され、ラッチ回路(29a)
及び(29b)は「H」又は「L」レベルの出力信号を
発生する。そして、トランジスタ(21a)及び(21
b)はラッチ回路(29a)及び(29b)の出力信号
に応じてオン又はオフし、分圧抵抗(20a)乃至(2
0c)による分圧比が変化する。
In FIG. 5, the microcomputer (2)
The digital data generated from the latch circuit (29)
a) and (29b), the latch circuit (29a)
And (29b) generate an "H" or "L" level output signal. Then, the transistors (21a) and (21
b) is turned on or off according to the output signals of the latch circuits (29a) and (29b), and the voltage dividing resistors (20a) to (2a)
0c) changes the partial pressure ratio.

【0021】マイクロコンピュータ(28)には仕向地
に応じた前記デジタルデータが予め設定されており、電
源投入と共に前記デジタルデータはラッチ回路(29
a)及び(29b)に転送され、その出力信号により分
圧抵抗(20a)乃至(20c)の分圧比が定まる。そ
して、無入力ミュート減衰量が仕向地に応じて設定する
ことができる。
The digital data according to the destination is preset in the microcomputer (28). When the power is turned on, the digital data is stored in the latch circuit (29).
a) and (29b), and the output signals determine the voltage dividing ratio of the voltage dividing resistors (20a) to (20c). Then, the no-input mute attenuation amount can be set according to the destination.

【0022】このように、マイクロコンピュータ(2
8)を利用すれば、回路をIC化することができ、外付
け素子を付加しなくともよくなる。さらに、図6は本発
明の他の実施例であり、(30)はリミッタレベルが可
変可能なリミッタ回路、(31)はリミッタレベルを変
更するための第2制御回路である。仕向地に応じて制御
信号を変更することにより、リミッタレベルは変更さ
れ、無入力ミュート減衰量は仕向地に応じて変更され
る。その際、リミッタレベルが変更されても、ミューテ
ィング信号の電界強度に対する変化は常に同一であるの
で、リミッタレベルの変更に応じたミューティング特性
の変化を無くすことができる。
As described above, the microcomputer (2)
By using 8), the circuit can be made into an IC, and it is not necessary to add an external element. FIG. 6 shows another embodiment of the present invention, in which (30) is a limiter circuit capable of changing a limiter level, and (31) is a second control circuit for changing the limiter level. By changing the control signal according to the destination, the limiter level is changed, and the no-input mute attenuation is changed according to the destination. At this time, even if the limiter level is changed, the change in the electric field strength of the muting signal is always the same, so that the change in the muting characteristic according to the change in the limiter level can be eliminated.

【0023】[0023]

【発明の効果】以上述べた如く、本発明によれば、ミュ
ーティング信号の最大レベルを所定値に制限したので、
ミューティング回路の最大減衰量を一定であり、RF増
幅回路及びIF増幅回路のゲインのバラツキに依らず、
無入力ミュート減衰量を一定することができる。
As described above, according to the present invention, the maximum level of the muting signal is limited to a predetermined value.
The maximum attenuation of the muting circuit is constant, and regardless of the variation in the gain of the RF amplifier circuit and the IF amplifier circuit,
The non-input mute attenuation can be kept constant.

【0024】また、微弱電界時、電界強度に応じてノイ
ズレベルが一定になるので、特に電界強度が頻繁に変化
する車載用のラジオ受信機において、聴感上の違和感を
低減することができる。またさらに、リミッタ回路の出
力信号を分圧回路で分圧するので、分圧比を仕向地に応
じて設定すれば、簡単に仕向地に応じた仕様にすること
ができる。分圧比を設定する際、抵抗を接続するか否か
で設定できるので、IC化に好適なラジオ受信機を設定
することができる。
Further, at the time of a weak electric field, the noise level becomes constant in accordance with the electric field strength, so that a sense of incongruity in hearing can be reduced particularly in an in-vehicle radio receiver in which the electric field strength changes frequently. Furthermore, since the output signal of the limiter circuit is divided by the voltage dividing circuit, if the voltage dividing ratio is set according to the destination, the specification can be easily adapted to the destination. When the voltage division ratio is set, it can be set depending on whether or not a resistor is connected, so that a radio receiver suitable for IC integration can be set.

【0025】さらにまた、マイクロコンピュータを利用
して分圧比を設定するので、IC化に好適なラジオ受信
機を提供することができる。さらに、リミッタ回路のリ
ミッタレベルを可変して最大ミュート減衰量を調整すれ
ば、リミッタレベルの変更に関わらずミューティング特
性を一定にすることができる。
Furthermore, since the voltage division ratio is set by using a microcomputer, a radio receiver suitable for IC integration can be provided. Furthermore, if the maximum mute attenuation is adjusted by changing the limiter level of the limiter circuit, the muting characteristic can be made constant regardless of the change in the limiter level.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.

【図3】本発明の動作説明するための特性図である。FIG. 3 is a characteristic diagram for explaining the operation of the present invention.

【図4】本発明の要部の具体構成例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a specific configuration example of a main part of the present invention.

【図5】本発明の要部の他の具体構成例を示す回路図で
ある。
FIG. 5 is a circuit diagram showing another specific configuration example of a main part of the present invention.

【図6】本発明の他の実施例を示すブロック図である。FIG. 6 is a block diagram showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

8 周波数変換回路 9 IF増幅回路 10 検波回路 11 ミューティング回路 12 低周波増幅回路 13 スピーカ 14 電界強度検出回路 15 レベル検出回路 16 ミューティング信号発生回路 17 リミッタ回路 18、30 分圧回路 19 第1制御回路 25 第1比較回路 26 第2比較回路 28 マイクロコンピュータ 29a、29b ラッチ回路 31 第2制御回路 Reference Signs List 8 frequency conversion circuit 9 IF amplification circuit 10 detection circuit 11 muting circuit 12 low frequency amplification circuit 13 speaker 14 electric field strength detection circuit 15 level detection circuit 16 muting signal generation circuit 17 limiter circuit 18, 30 voltage dividing circuit 19 first control Circuit 25 First comparison circuit 26 Second comparison circuit 28 Microcomputer 29a, 29b Latch circuit 31 Second control circuit

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】受信RF信号をIF信号に変換する周波数
変換回路と、 前記IF信号を検波する検波回路と、 該検波回路の出力信号をミュートするミューティング回
路と、 前記IF信号に応じて電界強度を検出する電界強度検出
回路と、 該電界強度検出回路の出力信号に応じて、ミューティン
グ回路を動作させるためのミューティング信号を発生す
るミューティング信号発生回路と、 該ミューティング信号のレベルを制限するリミッタ回路
と、 から成ることを特徴とするラジオ受信機。
A frequency conversion circuit for converting a received RF signal into an IF signal; a detection circuit for detecting the IF signal; a muting circuit for muting an output signal of the detection circuit; and an electric field according to the IF signal. An electric field intensity detection circuit for detecting the intensity; a muting signal generation circuit for generating a muting signal for operating the muting circuit in accordance with an output signal of the electric field intensity detection circuit; and a level of the muting signal. A radio receiver, comprising: a limiting limiter circuit;
【請求項2】リミッタ回路の出力信号を分圧する分圧回
路と、 制御信号を発生する第1制御回路とを備え、 前記分圧回路は制御信号に応じて可変可能な分圧比を有
することを特徴とする請求項1記載のラジオ受信機。
2. A voltage dividing circuit for dividing an output signal of a limiter circuit, and a first control circuit for generating a control signal, wherein the voltage dividing circuit has a variable voltage dividing ratio according to the control signal. The radio receiver according to claim 1, wherein:
【請求項3】前記第1制御回路は、抵抗が接続される制
御端子と、 第1基準電圧及び前記第1基準電圧より低い第2基準電
圧を発生する基準電圧発生回路と、 制御端子に発生する電圧値と、前記第1及び第2基準電
圧とをそれぞれ比較し、制御信号を発生する比較回路
と、 から成ることを特徴とする請求項2記載のラジオ受信
機。
3. The control circuit according to claim 1, wherein the first control circuit includes a control terminal to which a resistor is connected, a reference voltage generation circuit that generates a first reference voltage and a second reference voltage lower than the first reference voltage. 3. The radio receiver according to claim 2, further comprising: a comparison circuit that compares the first voltage value with the first reference voltage and generates a control signal.
【請求項4】前記ラジオ受信機の受信状態を設定するた
めのマイクコンピュータを備え、 前記第1制御回路は、前記マイクロコンピュータからの
出力信号を保持するラッチ回路から成ることを特徴とす
る請求項2記載のラジオ受信機。
4. A microphone computer for setting a receiving state of the radio receiver, wherein the first control circuit comprises a latch circuit for holding an output signal from the microcomputer. 2. The radio receiver according to 2.
【請求項5】前記リミッタ回路の制限レベルを可変と
し、 前記制限レベルを変化するための制御信号を発生する第
2制御回路とを備えたことを特徴とする請求項1記載の
ラジオ受信機。
5. The radio receiver according to claim 1, further comprising: a second control circuit that changes a limit level of the limiter circuit and generates a control signal for changing the limit level.
JP07134508A 1995-05-31 1995-05-31 Radio receiver Expired - Fee Related JP3128473B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07134508A JP3128473B2 (en) 1995-05-31 1995-05-31 Radio receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07134508A JP3128473B2 (en) 1995-05-31 1995-05-31 Radio receiver

Publications (2)

Publication Number Publication Date
JPH08330984A JPH08330984A (en) 1996-12-13
JP3128473B2 true JP3128473B2 (en) 2001-01-29

Family

ID=15129968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07134508A Expired - Fee Related JP3128473B2 (en) 1995-05-31 1995-05-31 Radio receiver

Country Status (1)

Country Link
JP (1) JP3128473B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4958840B2 (en) * 2008-05-13 2012-06-20 オンセミコンダクター・トレーディング・リミテッド Signal processing device, receiving device

Also Published As

Publication number Publication date
JPH08330984A (en) 1996-12-13

Similar Documents

Publication Publication Date Title
US4380824A (en) Receiving reproducing system
KR960000525B1 (en) Receiver against multipass interference
US4432097A (en) Tone control circuit
JP3128473B2 (en) Radio receiver
GB2338851A (en) Television receiver
US7734265B2 (en) Audio muting circuit and audio muting method
JPH0132432Y2 (en)
US5424682A (en) Variable gain amplifier circuit
US6445909B1 (en) Radio receiver
JPH05347661A (en) Telephone system
JP3148540B2 (en) AGC circuit of radio receiver
JPH0927755A (en) Fm radio receiver
JP3510176B2 (en) Semiconductor integrated circuit for FM receiver
US5239702A (en) Tuning detector
JPH0733471Y2 (en) Diversity receiver
JP2568755B2 (en) Mute circuit
JP3268992B2 (en) Volume device
JPH0314817Y2 (en)
JPS6223141Y2 (en)
JP3263622B2 (en) Field strength indication signal generation circuit
JPH0575552A (en) On-vehicle receiver
JPH1041758A (en) Semiconductor integrated circuit
KR200225437Y1 (en) Bass enhancing circuit using op-amp
JP2557632B2 (en) Radio receiver
JP2890282B2 (en) Logarithmic conversion circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees