JPH0685129A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0685129A
JPH0685129A JP4237200A JP23720092A JPH0685129A JP H0685129 A JPH0685129 A JP H0685129A JP 4237200 A JP4237200 A JP 4237200A JP 23720092 A JP23720092 A JP 23720092A JP H0685129 A JPH0685129 A JP H0685129A
Authority
JP
Japan
Prior art keywords
lead
support bar
semiconductor chip
lead frame
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4237200A
Other languages
Japanese (ja)
Inventor
Takahiro Yurino
孝弘 百合野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4237200A priority Critical patent/JPH0685129A/en
Publication of JPH0685129A publication Critical patent/JPH0685129A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To produce a semiconductor device with high reliability at low cost, by selectively using a supporting bar in accordance with a structure of a semiconductor chip. CONSTITUTION:A lead frame 20 made up of a lead 21, a stage 22 and a support bar 23 is formed by punching a base material made of a ferro-alloy like a 4-2 ferro-alloy or a copper alloy like MF-202, with a die in a press machine. Out of a plurality of support bars 23a and 23b, those other than a support bar that meets to a semiconductor chip 24 mounted on the stage 22 are selectively cut and removed. The productive cost for the semiconductor device doesn't increase by adding a simple support bar cutting step, and the overall cost can be reduced remarkably as compared with a conventional case, in which each die should be formed according to the shape of lead frames.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特にリードフレーム形成工程を有する半導体装置
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a lead frame forming step.

【0002】一般にプラスチックパッケージを有する半
導体装置は、リードフレーム形成後に半導体チップを搭
載し、ワイヤボンディングを行った後に樹脂モールドし
てプラスチックパッケージを形成し、その後リードの成
形処理等を行うことにより製造されている。
In general, a semiconductor device having a plastic package is manufactured by mounting a semiconductor chip after forming a lead frame, wire-bonding it, resin-molding it to form a plastic package, and then performing a lead molding process and the like. ing.

【0003】また、半導体装置は近年低価格化の要求が
強く、半導体装置の各製造工程において効率化が進めら
れている。
Further, in recent years, there has been a strong demand for cost reduction of semiconductor devices, and efficiency is being promoted in each manufacturing process of semiconductor devices.

【0004】よって、リードフレーム製造工程において
も効率化を図ることにより製品コストの低減を図ること
が望まれている。
Therefore, it is desired to reduce the product cost by improving the efficiency in the lead frame manufacturing process.

【0005】[0005]

【従来の技術】図10は一般的な半導体装置1の断面図
であり、この半導体装置1はQFP(Quad Flat Pckag
e)型と呼ばれるものである。同図において、2は半導
体チップ、3は半導体素子がダイ付けされるステージ、
4はリード、5はステージ3を支持するサポートバー、
6はプラスチック製のパッケージ(梨地で示す)を夫々
示している。
2. Description of the Related Art FIG. 10 is a sectional view of a general semiconductor device 1. This semiconductor device 1 has a QFP (Quad Flat Pckag).
e) It is called a type. In the figure, 2 is a semiconductor chip, 3 is a stage to which a semiconductor element is attached,
4 is a lead, 5 is a support bar that supports the stage 3,
Reference numerals 6 denote plastic packages (shown in satin), respectively.

【0006】半導体チップ2は、プラスチック製のパッ
ケージ6に封止されることにより保護される。またリー
ド4は、インナーリード8とアウターリード9とにより
構成されており、インナーリード8は半導体チップ2と
ワイヤボンディングされ、アウターリード9はパッケー
ジ6から外部に延出し外部回路と接続される構成となっ
ている。更に、サポートバー5は、半導体チップ2の構
造に応じて例えばステージ3の四隅位置に接合されてお
り、中央部に配設されたステージ3を支持する機能を奏
するものである。上記構成において、ステージ3,リー
ド4,サポートバー5は、半導体装置1の製造工程の途
中段階においては、リードフレームとして一体的に取り
扱われるものである。
The semiconductor chip 2 is protected by being sealed in a plastic package 6. The lead 4 is composed of an inner lead 8 and an outer lead 9, the inner lead 8 is wire-bonded to the semiconductor chip 2, and the outer lead 9 is extended from the package 6 to the outside to be connected to an external circuit. Has become. Further, the support bar 5 is joined to, for example, four corner positions of the stage 3 according to the structure of the semiconductor chip 2 and has a function of supporting the stage 3 arranged in the central portion. In the above structure, the stage 3, the lead 4, and the support bar 5 are integrally treated as a lead frame in the middle of the manufacturing process of the semiconductor device 1.

【0007】続いて、上記構成を有する半導体装置1の
製造方法について説明する。半導体装置1の製造工程
は、大略すると、リードフレーム形成工程、チップ搭載
工程、パッケージ形成工程、リード成形工程等からな
る。
Next, a method of manufacturing the semiconductor device 1 having the above structure will be described. The manufacturing process of the semiconductor device 1 roughly includes a lead frame forming process, a chip mounting process, a package forming process, a lead forming process, and the like.

【0008】リードフレーム形成工程では、リードフレ
ームとなる基材をプレス装置を用いて金型で打ち抜き加
工することにより、図11に示すリード4,ステージ
3,及びサポートバー5等を有するリードフレームを形
成する。尚、図中7で示すのはクレドールであり、リー
ド4,ステージ3,サポートバー5はこのクレドール7
に一体化に接続されており、よってリード4,ステージ
3,サポートバー5を一体的に取り扱うことが可能とな
る。
In the lead frame forming step, a lead frame having lead 4, stage 3, support bar 5 and the like shown in FIG. 11 is formed by punching a lead frame base material with a die using a press machine. Form. Reference numeral 7 in the figure is a cradle, and the lead 4, stage 3, and support bar 5 are the cradle 7.
, The lead 4, the stage 3, and the support bar 5 can be integrally handled.

【0009】図11及び図12は従来におけるリードフ
レーム10,11を示している。図11に示すリードフ
レーム10は、ステージ3の四隅位置を4本のサポート
バー5a〜5dにより支持する構成を示している。ま
た、図12に示すリードフレーム11は、ステージ3の
中央位置を2本のサポートバー5e,5fにより支持す
る構成を示している。
11 and 12 show conventional lead frames 10 and 11. The lead frame 10 shown in FIG. 11 has a configuration in which the four corner positions of the stage 3 are supported by four support bars 5a to 5d. Further, the lead frame 11 shown in FIG. 12 shows a structure in which the center position of the stage 3 is supported by two support bars 5e and 5f.

【0010】各図に示されるように、サポートバー5a
〜5fの配設数及び配設位置は種々のものが提供されて
おり、この数及び配設位置は、ステージ3に搭載される
半導体チップ2の構造(例えば、ワイヤボンディングさ
れるパッドの数や位置)により設定されていた。
As shown in each figure, the support bar 5a
Various arrangement numbers and arrangement positions of 5f are provided, and the number and arrangement positions of the 5f to 5f are determined by the structure of the semiconductor chip 2 mounted on the stage 3 (for example, the number of pads to be wire-bonded or Position).

【0011】上記の如くリードフレーム形成工程が実施
されると、続いてチップ搭載工程が実施される。チップ
搭載工程では、上記の如くサポートバー5a〜5fに支
持されたステージ3に半導体チップ2が搭載される。続
いて、ワイヤボンディングが実施され、半導体チップ2
に形成されているパッドとリード4との間にワイヤが接
続される。
When the lead frame forming step is performed as described above, the chip mounting step is subsequently performed. In the chip mounting process, the semiconductor chip 2 is mounted on the stage 3 supported by the support bars 5a to 5f as described above. Subsequently, wire bonding is carried out, and the semiconductor chip 2
A wire is connected between the pad formed on the wire and the lead 4.

【0012】上記リードフレーム形成工程が終了する
と、半導体チップ2が搭載されたリードフレーム10,
11に対し樹脂モールド処理を行い半導体チップ2を樹
脂封止するパッケージ6を形成するパッケージ形成工程
が実施される。
When the lead frame forming step is completed, the lead frame 10 on which the semiconductor chip 2 is mounted,
A package forming step of forming a package 6 for resin-sealing the semiconductor chip 2 by performing a resin molding process on 11 is performed.

【0013】続いて、クレドール7等のリードフレーム
10,11の不要部位を除去すると共に、リード4(ア
ウターリード9)を所定形状に形成するリード成形工程
が実施され、上記一連の工程を経ることにより半導体装
置1が製造されていた。
Subsequently, a lead forming step of removing unnecessary portions of the lead frames 10 and 11 such as the cradle 7 and forming the lead 4 (outer lead 9) into a predetermined shape is carried out, and the above series of steps are performed. The semiconductor device 1 was manufactured by.

【0014】[0014]

【発明が解決しようとする課題】前記したように、サポ
ートバー5a〜5fの配設数及び配設位置は種々のもの
が提供されており、この数及び配設位置はステージ3に
搭載される半導体チップ2の構造により設定される。
As described above, various numbers and positions of the support bars 5a to 5f are provided, and the numbers and positions of the support bars 5a to 5f are mounted on the stage 3. It is set according to the structure of the semiconductor chip 2.

【0015】従来では、搭載しようとする半導体チップ
が決定し、サポートバーの配設数及び配設位置が決まる
と、この配設数及び配設位置に対応した金型を製造し、
この金型を用いてリードフレームを形成することが行わ
れていた。
Conventionally, when the semiconductor chips to be mounted are determined and the number and positions of the support bars are determined, molds corresponding to the numbers and positions of the support bars are manufactured,
A lead frame has been formed using this mold.

【0016】しかるに、金型製造に要するコストは多大
であり、この金型コストが製品コストを引き上げ、個々
の半導体装置のコストが上昇してしまうという問題点が
あった。
However, there is a problem that the cost required for manufacturing the die is great, and the die cost raises the product cost and the cost of each semiconductor device rises.

【0017】また、上記金型コストによるコスト上昇を
抑制するために、1種類のリードフレームに対し種々の
半導体チップを強制的に配設することも行われている。
この場合、製品コストの低減は図れるものの、サポート
バーの配設数及び配設位置が半導体チップに適合してい
ないため、ワイヤの短絡が発生しやすい等の不都合が生
じ、半導体装置の信頼性が低下してしまうという問題点
がある。
Further, in order to suppress the cost increase due to the die cost, various semiconductor chips are forcibly arranged for one type of lead frame.
In this case, although the product cost can be reduced, the number of support bars and the positions of the support bars are not adapted to the semiconductor chip, which causes inconveniences such as easy occurrence of a short circuit of the wire, and the reliability of the semiconductor device is reduced. There is a problem that it will decrease.

【0018】本発明は上記の点に鑑みてなされたもので
あり、高い信頼性を維持しつつ製品コストの低減を図る
うる半導体装置の製造方法を提供することを目的とす
る。
The present invention has been made in view of the above points, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of reducing the product cost while maintaining high reliability.

【0019】[0019]

【課題を解決するための手段】上記課題は、基材を打ち
抜き加工することにより、ワイヤが接続されるリード,
半導体チップが搭載されるステージ,及び上記ステージ
を支持する複数のサポートバーを有するリードフレーム
を形成するリードフレーム形成工程と、上記複数のサポ
ートバーの内、搭載される半導体チップに適応したサポ
ートバーのみを残し、他のサポートバーを選択的に切断
除去するサポートバー切断工程と、上記ステージに半導
体チップを搭載すると共に、半導体チップのパッドとリ
ードとの間をワイヤボンディングして接続するチップ搭
載工程と、上記半導体チップが搭載されたリードフレー
ムに対し樹脂モールド処理を行い半導体チップを樹脂封
止するパッケージを形成するパッケージ形成工程と、上
記リードフレームの不要部位を除去すると共に、上記リ
ードを所定形状に成形するリード成形工程とを有するこ
とを特徴とする半導体装置の製造方法により解決するこ
とができる。
The above-mentioned problem is solved by punching a base material to form a lead to which a wire is connected,
A lead frame forming step of forming a lead frame having a stage on which a semiconductor chip is mounted and a plurality of support bars supporting the stage, and among the plurality of support bars, only a support bar suitable for the mounted semiconductor chip And a support bar cutting step of selectively cutting and removing other support bars, and a chip mounting step of mounting the semiconductor chip on the stage and connecting the pads and leads of the semiconductor chip by wire bonding. A package forming step of performing a resin molding process on the lead frame on which the semiconductor chip is mounted to form a package for resin-sealing the semiconductor chip, removing unnecessary portions of the lead frame, and forming the lead into a predetermined shape. And a lead forming step of forming It can be solved by the manufacturing method of the body device.

【0020】また、上記サポートバー切断工程におい
て、上記切断除去されるサポートバーは、切断後におい
てリードと略同一形状となるよう切断することにより効
果的に解決することができる。
Further, in the support bar cutting step, the support bar to be cut and removed can be effectively solved by cutting the support bar so that it has substantially the same shape as the lead after cutting.

【0021】更に、上記サポートバー切断工程を、簡易
プレスを用いて行うことによっても効果的に解決するこ
とができる。
Further, the support bar cutting step can be effectively solved by using a simple press.

【0022】[0022]

【作用】請求項1の発明によれば、リードフレーム形成
工程においては、ひとつの金型により複数のサポートバ
ーが形成され、続くサポートバー切断工程においては、
搭載される半導体チップに適応したサポートバーのみを
残し、他のサポートバーは選択的に切断除去される。よ
って、リードフレーム形成工程において、搭載される半
導体チップ毎に金型を起こす必要がなくなるため、製品
コストの低減を図ることができる。更に、サポートバー
切断工程では、不必要なサポートバーは除去され、搭載
しようとする半導体チップに適応したサポートバーのみ
が残されるため、ワイヤ短絡等の不都合が生じるような
ことはなくなり、半導体装置の信頼性を向上させること
ができる。
According to the invention of claim 1, in the lead frame forming step, a plurality of support bars are formed by one die, and in the subsequent support bar cutting step,
Only the support bars suitable for the mounted semiconductor chips are left, and the other support bars are selectively cut and removed. Therefore, it is not necessary to raise the mold for each semiconductor chip to be mounted in the lead frame forming step, so that the product cost can be reduced. Further, in the support bar cutting step, unnecessary support bars are removed, and only the support bars suitable for the semiconductor chip to be mounted are left, so that there is no problem such as wire short circuit and the like. The reliability can be improved.

【0023】請求項2の発明によれば、サポートバー切
断工程において切断除去されるサポートバーは、切断後
においてリードと略同一形状となるよう切断されること
により、切断後のサポートバーをリードとして用いる事
が可能となり、ワイヤの配線の自由度を向上させること
ができる。
According to the second aspect of the present invention, the support bar cut and removed in the support bar cutting step is cut so as to have substantially the same shape as the lead after cutting, so that the cut support bar serves as a lead. It can be used, and the degree of freedom in wiring the wire can be improved.

【0024】請求項3の発明によれば、サポートバー切
断工程を、設備費用の安価な簡易プレスを用いて行うこ
とにより、半導体装置の製品コストをより低減すること
ができる。
According to the third aspect of the invention, the support bar cutting step is performed by using a simple press which is inexpensive in equipment cost, so that the product cost of the semiconductor device can be further reduced.

【0025】[0025]

【実施例】次に本発明の実施例について図面と共に説明
する。
Embodiments of the present invention will now be described with reference to the drawings.

【0026】本発明に係る半導体装置の製造方法は、大
略すると図1に示すように、リードフレーム形成工程
(P1)、サポートバー切断工程(P2)、チップ搭載
工程(P3)、パッケージ形成工程(P4)、リード成
形工程(P5)等からなる。この各工程の内、本発明方
法の特徴となるのはリードフレーム形成工程(P1)及
びサポートバー切断工程(P2)であり、他の工程P3
〜P5は従来と同様の周知の処理を行う工程である。従
って、リードフレーム形成工程(P1)及びサポートバ
ー切断工程(P2)の処理を特に詳述し、従来と同様の
工程については要部のみ説明するものとする。
The semiconductor device manufacturing method according to the present invention is, as shown in FIG. 1, roughly, a lead frame forming step (P1), a support bar cutting step (P2), a chip mounting step (P3), and a package forming step (P3). P4), the lead forming step (P5) and the like. Among these steps, the lead frame forming step (P1) and the support bar cutting step (P2) are the features of the method of the present invention, and the other step P3.
~ P5 is a step of performing well-known processing similar to the conventional one. Therefore, the processes of the lead frame forming step (P1) and the support bar cutting step (P2) will be described in detail, and only the main parts of the steps similar to the conventional one will be described.

【0027】先ず、リードフレーム形成工程(P1)に
ついて説明する。このリードフレーム形成工程(P1)
は、例えば42アロイ等の鉄合金或いはMF−202等
の銅合金よりなる基材をプレス装置を用いて金型で打ち
抜き加工することにより、リード21,ステージ22,
及びサポートバー23等を有するリードフレーム20を
形成する工程である。図2は本発明方法により形成され
たリードフレーム20を示している。
First, the lead frame forming step (P1) will be described. This lead frame forming step (P1)
For example, by punching a base material made of an iron alloy such as 42 alloy or a copper alloy such as MF-202 with a die using a press machine, the lead 21, the stage 22,
And a step of forming the lead frame 20 having the support bar 23 and the like. FIG. 2 shows a lead frame 20 formed by the method of the present invention.

【0028】本実施例においては、サポートバー23が
全部で8本形成されている(参照符号23a〜23hで
示す)。従来におけるサポートバー5の数は、例えば図
11に示されるように、多くとも4本(5a〜5d)程
度であり、このリードフレーム形成工程で用いる金型の
形状により決定されていた。従って、図12に示すよう
な2本のサポートバー5e,5fを具備するリードフレ
ーム11を形成しようとした場合、図11に示すリード
フレーム10を形成する金型と異なる金型を作成する必
要があり、これが半導体装置の製品コストを上昇させる
理由となっていたことは前記した通りである。
In this embodiment, eight support bars 23 are formed in total (indicated by reference numerals 23a to 23h). As shown in FIG. 11, for example, the number of support bars 5 in the related art is at most 4 (5a to 5d), and is determined by the shape of the mold used in the lead frame forming step. Therefore, when it is attempted to form the lead frame 11 including the two support bars 5e and 5f as shown in FIG. 12, it is necessary to create a mold different from the mold for forming the lead frame 10 shown in FIG. As described above, this is the reason why the product cost of the semiconductor device is increased.

【0029】本発明では、上記の如く形成されるサポー
トバー23a〜23hを全部サポートバーとして使用す
るのではなく、後のチップ搭載工程(P3)でステージ
22に搭載される半導体チップ24(図6,7に現れ
る)の構造に対応して、サポートバー23a〜23hを
選択的に使用することを特徴とする。
In the present invention, the support bars 23a to 23h formed as described above are not all used as support bars, but the semiconductor chip 24 mounted on the stage 22 in the subsequent chip mounting step (P3) (see FIG. 6). , 7)), the support bars 23a to 23h are selectively used.

【0030】尚、図2において、参照符号25で示すの
はクレドールであり、リード21,ステージ22,サポ
ートバー23a〜23hはこのクレドール25に一体化
に接続されており、よってリード21,ステージ22,
サポートバー23a〜23hを一体的に取り扱うことが
可能となる。
In FIG. 2, reference numeral 25 is a cradle, and the lead 21, the stage 22, and the support bars 23a to 23h are integrally connected to the cradle 25, and thus the lead 21, the stage 22. ,
The support bars 23a to 23h can be handled integrally.

【0031】上記の如くリードフレーム20が形成され
ると、続いてサポートバー切断工程(P2)が実施され
る。このサポートバー切断工程(P2)では、上記のよ
うに複数形成されているサポートバー23a〜23hの
内、ステージ22に搭載される半導体チップ24に適応
したサポートバーのみを残し、他のサポートバーを選択
的に切断除去する。この切断処理を行う装置としては、
細いサポートバー23a〜23hを選択的に切断しうる
機能を有すれば足るため、例えば設備費用の安価な簡易
プレス加工により実施することが可能である。
After the lead frame 20 is formed as described above, the support bar cutting step (P2) is subsequently performed. In this support bar cutting step (P2), among the plurality of support bars 23a to 23h formed as described above, only the support bar adapted to the semiconductor chip 24 mounted on the stage 22 is left and the other support bars are replaced. Cut off selectively. As a device for performing this cutting process,
Since it suffices to have a function of selectively cutting the thin support bars 23a to 23h, it is possible to carry out, for example, a simple press working at a low equipment cost.

【0032】従って、サポートバー切断工程(P2)を
設けることにより、半導体装置の製品コストが上昇する
ようなことはなく、却って従来のようにリードフレーム
の形状に応じて個々に金型を製造する場合に要する費用
に比べて大幅にコストの低減を図ることができる。
Therefore, by providing the support bar cutting step (P2), the product cost of the semiconductor device does not increase, but rather the mold is individually manufactured according to the shape of the lead frame unlike the conventional case. The cost can be significantly reduced as compared with the cost required in some cases.

【0033】図3及び図4は、サポートバーの切断例を
示している。上記のように、切断されるサポートバー
は、搭載される半導体チップ24の構造により決定され
る。図3に示されるリードフレーム20-1は、サポート
バー23b,23fを残し、他のサポートバー23a,
23c〜23e,23g,23hを除去したものであ
る。また、図4に示されるリードフレーム20-2は、ス
テージ22の四隅に位置するサポートバー23a,23
c,23e,23gを残し、他の23b,23d,23
f,23hを除去したものである。更に、図5に示され
るリードフレーム20-3は、ステージ22を3箇所で支
持するようサポートバー23a,23c,23fを残
し、他の23b,23d,23e,23g,23hを除
去したものである。
3 and 4 show examples of cutting the support bar. As described above, the support bar to be cut is determined by the structure of the semiconductor chip 24 to be mounted. The lead frame 20-1 shown in FIG. 3 leaves the support bars 23b and 23f, and other support bars 23a and 23f.
23c-23e, 23g, and 23h are removed. The lead frame 20-2 shown in FIG. 4 has support bars 23a, 23 located at the four corners of the stage 22.
c, 23e, 23g are left, and other 23b, 23d, 23
f and 23h are removed. Further, the lead frame 20-3 shown in FIG. 5 is one in which the support bars 23a, 23c, 23f are left so as to support the stage 22 at three places, and the other 23b, 23d, 23e, 23g, 23h are removed. .

【0034】このように、搭載される半導体チップ24
の構造に適応するよう、8本のサポートバー23a〜2
3hより任意に残すサポートバー,除去するサポートバ
ーを選択することができる。
In this way, the semiconductor chip 24 to be mounted is mounted.
8 support bars 23a-2 to adapt to the structure of
A support bar to be left or a support bar to be removed can be arbitrarily selected from 3h.

【0035】尚、ここでいう半導体チップ24の構造と
は、半導体チップ24の形状,大きさ,配設されている
パッド(ワイヤボンディングされる電極パッド)の数,
位置等をいう。また、サポートバー23a〜23hの除
去とは、サポートバー23a〜23hの全てをリードフ
レーム20から取り去るのではなく、ステージ22と接
合されている一部分を除去することを意味している。
The structure of the semiconductor chip 24 here means the shape and size of the semiconductor chip 24, the number of pads (electrode pads for wire bonding) provided,
Refers to the position etc. Further, the removal of the support bars 23a to 23h means that not all the support bars 23a to 23h are removed from the lead frame 20, but a part joined to the stage 22 is removed.

【0036】ここで、サポートバー23a〜23hの形
状に注目すると、各サポートバー23a〜23hの形状
は隣接配設されているリード21と近似した形状とされ
ている。また、上記のようにステージ22と接合されて
いる一部分が除去された状態において、リード21と略
同一形状となりリードと同じ機能を奏するよう構成され
ている。即ち、除去されたサポートバー23a〜23h
は、リードとして機能する。よって、切断除去後のサポ
ートバー23a〜23hをリードとして用いる事が可能
となり、リードと半導体チップ24との間を結線するワ
イヤの配線の自由度を向上させることができる。
Here, paying attention to the shape of the support bars 23a to 23h, the shape of each of the support bars 23a to 23h is similar to that of the lead 21 arranged adjacently. Further, as described above, in a state where a part of the lead 22 joined to the stage 22 is removed, the lead 21 has substantially the same shape and has the same function as the lead. That is, the removed support bars 23a to 23h
Acts as a lead. Therefore, the support bars 23a to 23h after cutting and removal can be used as leads, and the degree of freedom of wiring of wires connecting the leads and the semiconductor chip 24 can be improved.

【0037】上記したサホートバー切断工程(P2)が
終了すると、チップ搭載工程(P3)が実施される。チ
ップ搭載工程(P3)では、先ず半導体チップ24がス
テージ22上に搭載固定され、続いて半導体チップ24
の上面部に形成されているパッドとリード21(切断さ
れたサポートバーも含む)との間でワイヤボンディング
処理が行われ、半導体チップ24とリード21をワイヤ
26にて電気的に接続する。このワイヤ26が接続され
た状態を図7に示す。
When the above-mentioned cutting process of the saute bar (P2) is completed, the chip mounting process (P3) is carried out. In the chip mounting step (P3), the semiconductor chip 24 is first mounted and fixed on the stage 22, and then the semiconductor chip 24 is mounted.
A wire bonding process is performed between the pad formed on the upper surface of the substrate and the lead 21 (including the cut support bar), and the semiconductor chip 24 and the lead 21 are electrically connected by the wire 26. FIG. 7 shows a state in which the wire 26 is connected.

【0038】このワイヤ26のボンディング処理の際、
図6に示すように半導体チップ24の構造上その角部に
パッド27が近接配設されており、この角部にサポート
バー23gが配設された構成ではパッド27とリード2
1との間でワイヤ26が斜めに配線されることになりワ
イヤ26の配線が困難となる。そして、無理に配線を実
施した場合には、隣接するワイヤ26間で短絡が生じた
り、後に実施されるパッケーバ形成工程(P4)におい
て、モールド樹脂によりワイヤ26が断線するおそれが
ある。
During the bonding process of the wire 26,
As shown in FIG. 6, due to the structure of the semiconductor chip 24, the pads 27 are arranged in proximity to the corners thereof, and in the structure in which the support bar 23g is arranged at the corners, the pads 27 and the leads 2 are provided.
Since the wire 26 is obliquely wired between the wire 26 and the wire 1, the wiring of the wire 26 becomes difficult. If the wiring is forcibly performed, a short circuit may occur between the adjacent wires 26, or the wires 26 may be broken by the molding resin in the packager forming step (P4) performed later.

【0039】しかるに上記のように、本願方法によれ
ば、リードフレー形成工程(P1)において複数のサポ
ートバー23a〜23hが形成され、続くサポートバー
切断工程(P2)において、半導体チップ24の構造に
適応するようサポートバー23a〜23hを選択するこ
とができる。
However, as described above, according to the method of the present application, the plurality of support bars 23a to 23h are formed in the lead frame forming step (P1), and the structure of the semiconductor chip 24 is formed in the subsequent support bar cutting step (P2). The support bars 23a-23h can be selected to accommodate.

【0040】図6に示す例では、サポートバー23gを
サポートバー切断工程(P2)において除去し、比較的
パッド27の配設ピッチに余裕のある位置にあるサポー
トバー23fを図7に示すように残す構成とすることに
より、上記した半導体チップ24の角部におけるワイヤ
26の配線を無理なく行うことが可能となるよう構成し
たものである。これは、除去されたサポートバー23g
がリードとして機能することによる。
In the example shown in FIG. 6, the support bar 23g is removed in the support bar cutting step (P2), and the support bar 23f located at a position where the pitch of the pads 27 is relatively large is shown in FIG. By leaving the structure, the wiring of the wires 26 at the corners of the semiconductor chip 24 can be configured without difficulty. This is the removed support bar 23g
Acts as a lead.

【0041】よって、隣接するワイヤ26間で短絡が生
じたり、後に実施される樹脂モールド処理においてワイ
ヤ26が断線することを確実に防止することが可能とな
り、製造される半導体装置の歩留り及び信頼性を向上さ
せることができる。
Therefore, it is possible to reliably prevent a short circuit between the adjacent wires 26 and disconnection of the wires 26 in the resin molding process to be performed later, and the yield and reliability of the manufactured semiconductor device are improved. Can be improved.

【0042】上記の如くチップ搭載工程(P3)が終了
すると、続いてパッケージ形成工程(P4)が実施され
る。パッケージ形成工程(P4)では、図8に示される
ように、半導体チップ24が搭載されたリードフレーム
20をモールド金型28に装着し、この金型28にモー
ルド樹脂を充填することによりパッケージ29を形成す
る。この樹脂モールド処理の際、前記したようにワイヤ
26の配線に無理がないため、断線が発生するようなこ
とはない。
When the chip mounting process (P3) is completed as described above, the package forming process (P4) is subsequently performed. In the package forming step (P4), as shown in FIG. 8, the lead frame 20 on which the semiconductor chip 24 is mounted is mounted on the mold die 28, and the package 29 is filled with the mold resin to form the package 29. Form. In this resin molding process, since the wiring of the wire 26 is not unreasonable as described above, disconnection does not occur.

【0043】パッケージ形成工程(P4)が終了し、半
導体チップ24がパッケージ29により封止されると、
パッケージ29が形成されたリードフレーム20は金型
28から離型され、続いてリード成形工程(P5)が実
施される。リード成形工程(P5)では、樹脂モールド
時に発生したバリ取りを行った上で、パッケージ29よ
り外部に延出したリード21(アウターリード)を例え
ばガルウイング状の所定形状に成形し、よって図9に示
す半導体装置30が製造される。
When the package forming step (P4) is completed and the semiconductor chip 24 is sealed by the package 29,
The lead frame 20 on which the package 29 is formed is released from the mold 28, and then the lead forming step (P5) is performed. In the lead forming step (P5), burrs generated during resin molding are removed, and then the leads 21 (outer leads) extending outside from the package 29 are formed into a predetermined shape, for example, a gull wing shape. The semiconductor device 30 shown is manufactured.

【0044】尚、上記した実施例においては、半導体装
置の構造としてQFP(Quad FlatPckage)タイプを例
に挙げて説明したが、本発明方法は他の構造の半導体装
置に対しても適応できることは勿論である。
In the above embodiments, the structure of the semiconductor device has been described by taking the QFP (Quad Flat Pckage) type as an example, but the method of the present invention can be applied to semiconductor devices having other structures. Is.

【0045】また、本実施例ではサポートバーの本数が
8本である例を示したが、サポートバーの本数は製造し
ようとする半導体装置の構造に応じて適宜選定できるも
のである。
In this embodiment, the number of support bars is eight, but the number of support bars can be appropriately selected according to the structure of the semiconductor device to be manufactured.

【0046】更に、上記実施例ではリードフレームの形
成をプレス加工を行う例を示したが、リードフレームの
形成は他の方法、例えばエッチング等を用いて行うこと
も可能である。
Further, although the lead frame is formed by pressing in the above embodiment, the lead frame can be formed by another method such as etching.

【0047】[0047]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を奏するものである。
As described above, according to the present invention, the following various effects are exhibited.

【0048】請求項1の発明によれば、リードフレーム
形成工程においては、ひとつの金型により複数のサポー
トバーが形成され、続くサポートバー切断工程において
は、搭載される半導体チップに適応したサポートバーの
みを残し、他のサポートバーを選択的に切断除去され
る。よって、リードフレーム形成工程において、搭載さ
れる半導体チップ毎に金型を起こす必要がなくなるた
め、製品コストの低減を図ることができる。更に、サポ
ートバー切断工程では、不必要なサポートバーは除去さ
れ、搭載しようとする半導体チップに適応したサポート
バーのみが残されるため、ワイヤ短絡等の不都合が生じ
るようなことはなくなり、半導体装置の信頼性を向上さ
せることができる。
According to the first aspect of the present invention, in the lead frame forming step, a plurality of support bars are formed by one die, and in the subsequent support bar cutting step, the support bar suitable for the semiconductor chip to be mounted is formed. Only the remaining support bars are selectively removed by cutting. Therefore, it is not necessary to raise the mold for each semiconductor chip to be mounted in the lead frame forming step, so that the product cost can be reduced. Further, in the support bar cutting step, unnecessary support bars are removed, and only the support bars suitable for the semiconductor chip to be mounted are left, so that there is no problem such as wire short circuit, and the semiconductor device The reliability can be improved.

【0049】請求項2の発明によれば、サポートバー切
断工程において切断除去されるサポートバーは、切断後
においてリードと略同一形状となるよう切断されること
により、切断後のサポートバーをリードとして用いる事
が可能となり、ワイヤの配線の自由度を向上させること
ができる。
According to the second aspect of the present invention, the support bar cut and removed in the support bar cutting step is cut so as to have substantially the same shape as the lead after cutting, so that the cut support bar serves as a lead. It can be used, and the degree of freedom in wiring the wire can be improved.

【0050】請求項3の発明によれば、サポートバー切
断工程を、設備費用の安価な簡易プレスを用いて行うこ
とにより、半導体装置の製品コストをより低減すること
ができる。
According to the third aspect of the present invention, the support bar cutting step is performed by using the simple press which is inexpensive in equipment cost, whereby the product cost of the semiconductor device can be further reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法の工程図である。FIG. 1 is a process drawing of the method of the present invention.

【図2】リードフレーム形成工程で形成されたリードフ
レームを示す図である。
FIG. 2 is a diagram showing a lead frame formed in a lead frame forming step.

【図3】サポートバー切断工程で加工されたリードフレ
ームの一例を示す図である。
FIG. 3 is a diagram showing an example of a lead frame processed in a support bar cutting step.

【図4】サポートバー切断工程で加工されたリードフレ
ームの一例を示す図である。
FIG. 4 is a view showing an example of a lead frame processed in a support bar cutting step.

【図5】サポートバー切断工程で加工されたリードフレ
ームの一例を示す図である。
FIG. 5 is a diagram showing an example of a lead frame processed in a support bar cutting step.

【図6】チップ搭載工程を説明するための図である。FIG. 6 is a diagram for explaining a chip mounting process.

【図7】チップ搭載工程を説明するための図である。FIG. 7 is a diagram for explaining a chip mounting process.

【図8】パッケージ形成工程を説明するための図であ
る。
FIG. 8 is a diagram for explaining a package forming process.

【図9】製造された半導体装置の一例を示す図である。FIG. 9 is a diagram showing an example of a manufactured semiconductor device.

【図10】半導体装置の断面構造を示す図である。FIG. 10 is a diagram showing a cross-sectional structure of a semiconductor device.

【図11】従来の製造方法で用いられていたリードフレ
ームの一例を示す図である。
FIG. 11 is a diagram showing an example of a lead frame used in a conventional manufacturing method.

【図12】従来の製造方法で用いられていたリードフレ
ームの一例を示す図である。
FIG. 12 is a diagram showing an example of a lead frame used in a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

20,20-1〜20-2 リードフレーム 21 リード 22 ステージ 23,23a〜23h サポートバー 24 半導体チップ 25 クレドール 26 ワイヤ 27 パッド 28 金型 29 パッケージ 30 半導体装置 20, 20-1 to 20-2 Lead frame 21 Lead 22 Stage 23, 23a to 23h Support bar 24 Semiconductor chip 25 Credor 26 Wire 27 Pad 28 Mold 29 Package 30 Semiconductor device

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基材を打ち抜き加工することにより、ワ
イヤ(26)が接続されるリード(21),半導体チッ
プ(24)が搭載されるステージ(22),及び該ステ
ージ(22)を支持する複数のサポートバー(23a〜
23h)を有するリードフレーム(20)を形成するリ
ードフレーム形成工程と、 該複数のサポートバー(23a〜23h)の内、搭載さ
れる該半導体チップ(24)に適応したサポートバーの
みを残し、他のサポートバーを選択的に切断除去するサ
ポートバー切断工程と、 該ステージ(22)に該半導体チップ(24)を搭載す
ると共に、該半導体チップ(24)のパッド(27)と
該リード(21)との間をワイヤボンディングして接続
するチップ搭載工程と、 該半導体チップ(24)が搭載されたリードフレーム
(20)に対し樹脂モールド処理を行い該半導体チップ
(24)を樹脂封止するパッケージ(29)を形成する
パッケージ形成工程と、 該リードフレーム(20)の不要部位を除去すると共
に、該リード(21)を所定形状に成形するリード成形
工程とを有することを特徴とする半導体装置の製造方
法。
1. A substrate is punched to support a lead (21) to which a wire (26) is connected, a stage (22) on which a semiconductor chip (24) is mounted, and the stage (22). Multiple support bars (23a-
23h) forming a lead frame (20) having a lead frame (20), and leaving only a support bar suitable for the semiconductor chip (24) to be mounted among the plurality of support bars (23a to 23h), Support bar cutting step of selectively cutting and removing the support bar of step (a), the semiconductor chip (24) is mounted on the stage (22), and the pad (27) of the semiconductor chip (24) and the lead (21) And a chip mounting step for connecting the semiconductor chip (24) by wire bonding, and a package for resin-sealing the semiconductor chip (24) by resin-molding the lead frame (20) on which the semiconductor chip (24) is mounted. 29), a package forming step is performed, unnecessary portions of the lead frame (20) are removed, and the leads (21) are formed in a predetermined shape. And a lead forming step of forming into a shape.
【請求項2】 該サポートバー切断工程において、上記
切断除去されるサポートバーは、切断後において該リー
ド(21)と略同一形状となるよう切断されることを特
徴とする請求項1記載の半導体装置の製造方法。
2. The semiconductor device according to claim 1, wherein, in the support bar cutting step, the support bar to be cut and removed is cut so as to have substantially the same shape as the lead (21) after cutting. Device manufacturing method.
【請求項3】 該サポートバー切断工程は、簡易プレス
を用いて行うことを特徴とする請求項1または2記載の
半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the support bar cutting step is performed using a simple press.
JP4237200A 1992-09-04 1992-09-04 Manufacture of semiconductor device Withdrawn JPH0685129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4237200A JPH0685129A (en) 1992-09-04 1992-09-04 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4237200A JPH0685129A (en) 1992-09-04 1992-09-04 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0685129A true JPH0685129A (en) 1994-03-25

Family

ID=17011862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4237200A Withdrawn JPH0685129A (en) 1992-09-04 1992-09-04 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0685129A (en)

Similar Documents

Publication Publication Date Title
JP2001320007A (en) Frame for resin sealed semiconductor device
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
JPH06163798A (en) Semiconductor package and its manufacture
JPH05226564A (en) Semiconductor device
US20030116833A1 (en) Lead-frame strip and method of manufacturing semiconductor packages using the same
JP2765542B2 (en) Resin-sealed semiconductor device
KR20090085258A (en) Method for manufacturing a semiconductor package having a connection terminals separating by molding process and semiconductor package thereof
JP2001326316A (en) Frame for resin-sealed semiconductor device
JPH0783035B2 (en) Semiconductor device
JPH06232315A (en) Lead frame for semiconductor device
JPH0685129A (en) Manufacture of semiconductor device
JP4349541B2 (en) Resin-encapsulated semiconductor device frame
JP2002033345A (en) Method for manufacturing resin-sealed semiconductor device
JPS6352455A (en) Lead frame for sealed semiconductor device
JP4455166B2 (en) Lead frame
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
JP2002026192A (en) Lead frame
KR100998037B1 (en) Lead frame and semiconductor package therewith
JP3195515B2 (en) Semiconductor device and manufacturing method thereof
JPH0529525A (en) Semiconductor package
JP4362902B2 (en) Manufacturing method of resin-encapsulated semiconductor device
US20020145186A1 (en) Method of forming HSQFN type package
JPH0653399A (en) Resin-sealed semiconductor device
JPH0738036A (en) Manufacture of semiconductor device
JPH11220087A (en) Lead frame, semiconductor device using the same and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130