JPH0685056A - Manufacture of mesa type semiconductor device - Google Patents

Manufacture of mesa type semiconductor device

Info

Publication number
JPH0685056A
JPH0685056A JP23723992A JP23723992A JPH0685056A JP H0685056 A JPH0685056 A JP H0685056A JP 23723992 A JP23723992 A JP 23723992A JP 23723992 A JP23723992 A JP 23723992A JP H0685056 A JPH0685056 A JP H0685056A
Authority
JP
Japan
Prior art keywords
film
glass
semiconductor device
type semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23723992A
Other languages
Japanese (ja)
Inventor
Hideaki Yomo
秀明 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP23723992A priority Critical patent/JPH0685056A/en
Publication of JPH0685056A publication Critical patent/JPH0685056A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a method of manufacturing the mesa type semiconductor device in which the insulation film formed at the shoulder of it is farmed so that it is not lower than the surface of a semiconductor substrate and sufficient voltage-resistance is obtained. CONSTITUTION:When a recessed section is formed on a semiconductor wafer for forming a shoulder part of mesa type, a spacer film 4 consisting of a resist film, etc., is coated on the surface of a semiconductor wafer 3 in advance, and then a recessed section 6 is formed by etching the semiconductor wafer together with the spacer film, and further, a glass slurry liquid 7 is poured into the recessed section for baking. By this, the spacer film is burned out, so that the insulation film (glass part 7a) higher than the surface of the semiconductor substrate is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はメサ型半導体装置の製法
に関する。さらに詳しくは、メサ型半導体装置の肩部の
絶縁膜が改良され、より効果的に電気絶縁(以下、単に
絶縁という)された半導体装置の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a mesa type semiconductor device. More specifically, the present invention relates to a method for manufacturing a semiconductor device in which a shoulder insulating film of a mesa type semiconductor device is improved and is electrically insulated more effectively (hereinafter, simply referred to as insulation).

【0002】[0002]

【従来の技術】従来、図3に示されるごとく、メサ型半
導体装置は、その半導体基板51の側部でのpn接合面55
の絶縁を保持するため、上端部の肩部に傾斜面52が形成
され、該傾斜面にガラスなどの絶縁膜53が形成されてい
る。この傾斜面52に施された絶縁膜53は薄く、しかも焼
成時に収縮するため、基板51の主面54より下方の位置に
存在するのが常である。したがって、絶縁膜53の長さが
短く、使用時に上下両面に電圧が印加されると、基板51
の上部と下部との電極間で絶縁膜53の表面を介してリー
クし易くなる。
2. Description of the Related Art Conventionally, as shown in FIG. 3, a mesa type semiconductor device has a pn junction surface 55 on a side portion of a semiconductor substrate 51 thereof.
In order to maintain the insulation of the above, an inclined surface 52 is formed on the shoulder of the upper end portion, and an insulating film 53 such as glass is formed on the inclined surface. Since the insulating film 53 applied to the inclined surface 52 is thin and shrinks during firing, it is usually present at a position below the main surface 54 of the substrate 51. Therefore, the length of the insulating film 53 is short, and when voltage is applied to both upper and lower surfaces during use, the substrate 51
Leakage easily occurs between the upper and lower electrodes through the surface of the insulating film 53.

【0003】このような形状の絶縁膜53しか形成されえ
ないのは、以下の製法に起因している。
The reason why only the insulating film 53 having such a shape can be formed is due to the following manufacturing method.

【0004】すなわち、図4に示されるごとく、そのa
工程においてたとえばp層61aとn層61bとから構成さ
れるシリコンウエハ61の主面上に印刷法などにより形成
されたブラックマスクなどからなるエッチング保護膜62
によってパターニングを行う。
That is, as shown in FIG.
In the process, for example, an etching protection film 62 made of a black mask or the like formed on the main surface of the silicon wafer 61 composed of the p layer 61a and the n layer 61b by a printing method or the like.
Patterning is performed.

【0005】ついで、b工程においてエッチング液によ
って前記シリコンウエハ61に凹所63が形成されるように
エッチングを行い、そののち前記エッチング保護膜62を
有機溶液により除去する。
Then, in step b, etching is performed with an etching solution so that the recess 63 is formed in the silicon wafer 61, and then the etching protection film 62 is removed with an organic solution.

【0006】ついで、c工程において前記シリコンウエ
ハ61の凹所63にガラススラリー液64を注入する。ガラス
スラリー液64は粉ガラスなどの粉末をアルコール類など
に混合したものが用いられる。そして加熱することによ
って前記ガラススラリー液64を焼成する。
Then, in step c, a glass slurry liquid 64 is injected into the recess 63 of the silicon wafer 61. As the glass slurry liquid 64, a mixture of powder such as powdered glass and alcohol is used. Then, the glass slurry liquid 64 is fired by heating.

【0007】d工程において、前記焼成されたガラスの
部分64aの中心部でシリコンウエハ61をダイシングする
(図中の一点鎖線は切断線を示す)ことにより、図3に
示される前記形状のメサ型半導体装置がえられる。そし
て、このガラス部64aが前記絶縁部53を構成することに
なる。
In step d, the silicon wafer 61 is diced at the center of the fired glass portion 64a (the alternate long and short dash line in the drawing indicates the cutting line), so that the mesa shape of the shape shown in FIG. 3 is obtained. A semiconductor device can be obtained. The glass portion 64a constitutes the insulating portion 53.

【0008】かかる製法によれば、ガラススラリー液の
焼成時に収縮するため、絶縁部53は基板51の上面より下
方にしか形成されず、しかもその厚さは薄いものとな
り、基板51の上部から下部(使用時に異電位となる)に
至る絶縁膜53の表面の距離が短くなる。
According to such a manufacturing method, the insulating portion 53 is formed only below the upper surface of the substrate 51 because it shrinks during firing of the glass slurry liquid, and the thickness of the insulating portion 53 becomes thin. The distance of the surface of the insulating film 53 to reach (different potential when used) is shortened.

【0009】[0009]

【発明が解決しようとする課題】前記従来の製法による
メサ型半導体装置では、絶縁効果が充分ではない。すな
わち、基板51の主面54上に形成された電極と下面に形成
された電極とのあいだに印加された電圧は絶縁膜53を介
して保持されるのであるが、その距離が短いため絶縁膜
53の表面を通してリークしやすくなる。その結果、半導
体装置の製品としての不良率が上昇し、コストアップに
なると共に、信頼性も低下するという問題がある。
In the mesa type semiconductor device manufactured by the conventional manufacturing method, the insulating effect is not sufficient. That is, the voltage applied between the electrode formed on the main surface 54 of the substrate 51 and the electrode formed on the lower surface is held via the insulating film 53, but the distance is short, so the insulating film
It is easy to leak through the surface of 53. As a result, there is a problem that the defect rate as a product of the semiconductor device increases, the cost increases, and the reliability also decreases.

【0010】本発明はかかる問題を解消するためになさ
れたものであり、絶縁効果が飛躍的に向上した絶縁膜を
有するメサ型半導体装置の製法を提供することを目的と
している。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a mesa type semiconductor device having an insulating film having a dramatically improved insulating effect.

【0011】[0011]

【課題を解決するための手段】本発明の製法は、(a)
半導体ウエハの主面上にスペーサ膜を形成し、(b)つ
いでその上面にエッチング保護膜によりパターニングを
施し、(c)前記ウエハの主面に凹所が形成されるよう
にエッチングを行い、(d)ついでエッチング保護膜を
除去し、(e)前記凹所に、実質的に前記スペーサ膜の
表面に達するようにガラススラリー液を注入し、(f)
ついでウエハを加熱することによってスペーサ膜を除去
すると共にガラスの焼成を行い、(g)該焼成されたガ
ラス部分でダイシングすることを特徴としている。
The manufacturing method of the present invention comprises (a)
A spacer film is formed on the main surface of the semiconductor wafer, (b) the upper surface thereof is patterned by an etching protection film, and (c) etching is performed so that a recess is formed on the main surface of the wafer. d) Then, the etching protection film is removed, and (e) a glass slurry liquid is injected into the recess so as to substantially reach the surface of the spacer film, and (f)
Then, the wafer is heated to remove the spacer film and fire the glass, and (g) dicing is performed on the fired glass portion.

【0012】[0012]

【作用】本発明の製法によれば、ガラススラリー液をウ
エハの凹所に注入するとき、スペーサ膜の膜厚だけウエ
ハ上面より高い位置まで注入できる。そして、ガラスを
焼成すると共に前記スペーサ膜を除去したあとでは、ガ
ラス部はウエハの上面に突出した状態で形成されること
になる。その結果、前記ウエハをダイシングしてえられ
たメサ型半導体装置では、絶縁膜(前記ガラス部)が厚
く、かつウエハの上面に突出した形状となるため、絶縁
膜の上端から下端に至る表面距離が従来のものに較べて
はるかに長くなる。
According to the manufacturing method of the present invention, when the glass slurry liquid is injected into the recess of the wafer, it can be injected to a position higher than the upper surface of the wafer by the thickness of the spacer film. Then, after the glass is baked and the spacer film is removed, the glass portion is formed in a state of protruding on the upper surface of the wafer. As a result, in the mesa-type semiconductor device obtained by dicing the wafer, the insulating film (the glass portion) is thick and has a shape protruding from the upper surface of the wafer. Therefore, the surface distance from the upper end to the lower end of the insulating film is increased. Is much longer than the conventional one.

【0013】したがって、使用時にpn接合などによっ
て電位がたがいに異なる基板の上層と下層との絶縁は効
果的に保持されることとなる。
Therefore, the insulation between the upper layer and the lower layer of the substrate having different potentials due to the pn junction during use can be effectively maintained.

【0014】[0014]

【実施例】つぎに添付図面を参照しながら、本発明の製
法を説明する。
The manufacturing method of the present invention will be described below with reference to the accompanying drawings.

【0015】図1は本発明の製法の一実施例を示す工程
図、図2は図1の製法によって製造されたメサ型半導体
基板の一例を示す断面図である。
FIG. 1 is a process diagram showing an embodiment of the manufacturing method of the present invention, and FIG. 2 is a sectional view showing an example of a mesa type semiconductor substrate manufactured by the manufacturing method of FIG.

【0016】図1のa工程において、まずp層1および
n層2が形成された(p層とn層とが逆であってもよ
い)ウエハ3の主面上にフォトレジスト膜4を塗布す
る。このフォトレジスト膜4が特許請求の範囲でいうス
ペーサ膜の一種であり、とくにフォトレジスト膜に限定
されることはなく、エッチング液に腐蝕され易く、か
つ、焼成温度で焼失するものであればよい。
In step a of FIG. 1, first, a photoresist film 4 is applied onto the main surface of a wafer 3 on which ap layer 1 and an n layer 2 have been formed (p layer and n layer may be reversed). To do. The photoresist film 4 is a kind of the spacer film in the claims, and is not particularly limited to the photoresist film, and may be any one that is easily corroded by the etching solution and burns off at the firing temperature. .

【0017】ついで、b工程において前記フォトレジス
ト膜4の上面に、スクリーン印刷によりパターニングさ
れたエッチング保護膜5によってマスキングを施す。エ
ッチング保護膜5は酸によって容易に溶解されない、た
とえばコールタールなどが用いられる。
Then, in step b, the upper surface of the photoresist film 4 is masked by an etching protection film 5 patterned by screen printing. The etching protection film 5 is made of, for example, coal tar which is not easily dissolved by acid.

【0018】ついで、c工程において、ウエハ3の上面
に凹所6が形成されるように硝酸液によってエッチング
する。このエッチング液としては、半導体の種類や目的
に応じたエッチング液が用いられる。
Then, in step c, etching is performed with a nitric acid solution so that the recess 6 is formed on the upper surface of the wafer 3. As this etching liquid, an etching liquid suitable for the type and purpose of the semiconductor is used.

【0019】d工程においては、b工程で形成したエッ
チング保護膜5を除去したのち、フォトレジスト膜4を
貫通してウエハ3にまで形成されている前記凹所6にガ
ラススラリー液7を注入する。ガラススラリー液は従来
の製法におけると同様に、粉ガラスなどの粉末をアルコ
ール類などに混合したものが用いられ、フォトレジスト
膜4の上面近辺まで注入される。
In step d, the etching protection film 5 formed in step b is removed, and then the glass slurry liquid 7 is injected into the recess 6 formed through the photoresist film 4 to the wafer 3. . As in the conventional manufacturing method, as the glass slurry liquid, a mixture of powder such as powdered glass and alcohol is used, and it is injected up to the vicinity of the upper surface of the photoresist film 4.

【0020】e工程において、ガラススラリー液が注入
されたウエハを加熱することによりガラススラリー液を
焼成する。この加熱により、同時に前記フォトレジスト
膜4は焼失して除去されてしまう。焼成されたガラス部
7aは図示のごとく若干収縮してその断面がハート型に
似た状態となる。ついで、焼成されたガラス部7aの中
心部をダイシングする(図中の一点鎖線は切断線を示
す)ことによって、半導体チップが形成され、電極など
を設けることにより、図2に示される断面形状のメサ型
半導体装置(電極などは図示されていない)をうる。
In step e, the glass slurry liquid is fired by heating the wafer into which the glass slurry liquid has been injected. By this heating, the photoresist film 4 is simultaneously burned and removed. The fired glass portion 7a contracts slightly as shown in the figure, and its cross section becomes like a heart shape. Next, a semiconductor chip is formed by dicing the center portion of the baked glass portion 7a (the dashed line in the drawing indicates a cutting line), and by providing electrodes and the like, the cross-sectional shape shown in FIG. A mesa type semiconductor device (electrodes and the like are not shown) can be obtained.

【0021】図2では、図1と同一構成部分については
同一符号を用いている。ただし、図1のd工程における
ガラス部7aは、図2において絶縁膜9と呼び替える。
図2中、10は半導体基板に形成されたpn接合面で、絶
縁膜9は、ちょうどpn接合面10に対応する基板8の側
面部を覆うように形成されており、かつ基板8の上面か
ら上方へ突出すると共に厚くなっている。この突出部9
aの形成は、図1のd工程で示されるガラススラリー液
7がフォトレジスト膜4の厚さ分だけ突出した状態で焼
成されたことによる。このように突出し、かつ厚く形成
されることにより、基板8のp層1からn層2に至る絶
縁部9の表面上の距離が従来の絶縁部53(図3参照)の
それよりはるかに長いものとなっている。
In FIG. 2, the same reference numerals are used for the same components as in FIG. However, the glass portion 7a in step d of FIG. 1 is called the insulating film 9 in FIG.
In FIG. 2, reference numeral 10 denotes a pn junction surface formed on the semiconductor substrate, and the insulating film 9 is formed so as to cover the side surface portion of the substrate 8 just corresponding to the pn junction surface 10 and from the upper surface of the substrate 8. It is thicker as it protrudes upward. This protrusion 9
The formation of a is due to the fact that the glass slurry liquid 7 shown in step d of FIG. By thus projecting and being thickly formed, the distance on the surface of the insulating portion 9 from the p layer 1 to the n layer 2 of the substrate 8 is much longer than that of the conventional insulating portion 53 (see FIG. 3). It has become a thing.

【0022】かかる構成の基板8は、p層1とn層2と
の絶縁性能がきわめてすぐれたものであり、また絶縁膜
9が厚いため、静電耐量も向上しているのである。
The substrate 8 having such a structure has an extremely excellent insulation performance between the p layer 1 and the n layer 2, and since the insulating film 9 is thick, the electrostatic withstand capability is also improved.

【0023】[0023]

【発明の効果】本発明の製法によれば、絶縁性能がきわ
めてすぐれたメサ型半導体装置を容易に製造することが
できるため、半導体製品の不良率を大幅に低下せしめる
ことが可能となる。
According to the manufacturing method of the present invention, since it is possible to easily manufacture a mesa type semiconductor device having an excellent insulating performance, it is possible to significantly reduce the defective rate of semiconductor products.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製法の一実施例を示す工程図である。FIG. 1 is a process drawing showing an embodiment of a manufacturing method of the present invention.

【図2】図1の製法によって製造されたメサ型半導体装
置の一例を示す断面図である。
FIG. 2 is a cross-sectional view showing an example of a mesa type semiconductor device manufactured by the manufacturing method of FIG.

【図3】従来のメサ型半導体装置の一例を示す断面図で
ある。
FIG. 3 is a cross-sectional view showing an example of a conventional mesa type semiconductor device.

【図4】図3のメサ型半導体装置の製法の一例を示す工
程図である。
FIG. 4 is a process drawing showing an example of a method for manufacturing the mesa semiconductor device of FIG.

【符号の説明】[Explanation of symbols]

3 半導体ウエハ 4 フォトレジスト膜 5 エッチング保護膜 6 凹所 7 ガラススラリー液 7a ガラス部 8 基板 9 絶縁膜 3 Semiconductor Wafer 4 Photoresist Film 5 Etching Protective Film 6 Recess 7 Glass Slurry Liquid 7a Glass Part 8 Substrate 9 Insulating Film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 (a)半導体ウエハの主面上にスペーサ
膜を形成し、(b)ついでその上面にエッチング保護膜
によりパターニングを施し、(c)前記ウエハの主面に
凹所が形成されるようにエッチングを行い、(d)つい
でエッチング保護膜を除去し、(e)前記凹所に、実質
的に前記スペーサ膜の表面に達するようにガラススラリ
ー液を注入し、(f)ついでウエハを加熱することによ
ってスペーサ膜を除去すると共にガラスの焼成を行い、
(g)該焼成されたガラス部分でダイシングすることを
特徴とするメサ型半導体装置の製法。
1. A spacer film is formed on a main surface of a semiconductor wafer, and a pattern is formed on the upper surface of the spacer film by an etching protection film, and a recess is formed on the main surface of the wafer. Etching is performed as follows, (d) then the etching protection film is removed, (e) a glass slurry liquid is injected into the recess so as to substantially reach the surface of the spacer film, and (f) then the wafer. The spacer film is removed and the glass is baked by heating the
(G) A method for manufacturing a mesa-type semiconductor device, which comprises dicing the baked glass portion.
JP23723992A 1992-09-04 1992-09-04 Manufacture of mesa type semiconductor device Pending JPH0685056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23723992A JPH0685056A (en) 1992-09-04 1992-09-04 Manufacture of mesa type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23723992A JPH0685056A (en) 1992-09-04 1992-09-04 Manufacture of mesa type semiconductor device

Publications (1)

Publication Number Publication Date
JPH0685056A true JPH0685056A (en) 1994-03-25

Family

ID=17012454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23723992A Pending JPH0685056A (en) 1992-09-04 1992-09-04 Manufacture of mesa type semiconductor device

Country Status (1)

Country Link
JP (1) JPH0685056A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316496A (en) * 1995-05-17 1996-11-29 Nippondenso Co Ltd Manufacture of semiconductor device
KR100863364B1 (en) * 2005-09-26 2008-10-13 어드벤스드 칩 엔지니어링 테크놀로지, 인크. Method for separating package of wlp

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316496A (en) * 1995-05-17 1996-11-29 Nippondenso Co Ltd Manufacture of semiconductor device
KR100863364B1 (en) * 2005-09-26 2008-10-13 어드벤스드 칩 엔지니어링 테크놀로지, 인크. Method for separating package of wlp

Similar Documents

Publication Publication Date Title
US3544858A (en) Insulated gate field-effect transistor comprising a mesa channel and a thicker surrounding oxide
GB1219986A (en) Improvements in or relating to the production of semiconductor bodies
US4754311A (en) Semiconductor device with contacts to parallel electrode strips
JPH0685056A (en) Manufacture of mesa type semiconductor device
US5843835A (en) Damage free gate dielectric process during gate electrode plasma etching
JPS5936430B2 (en) semiconductor equipment
JPH01186629A (en) Manufacture of mesa-type semiconductor device
JPH07235660A (en) Manufacture of thyristor
JPH06124940A (en) Mesa type semiconductor device
JPS6142144A (en) Manufacture of semiconductor device
JPS59208729A (en) Manufacture of semiconductor device
JP2904545B2 (en) High breakdown voltage planar semiconductor device and method of manufacturing the same
KR0146626B1 (en) Method for forming the separating film of semiconductor device
JPS6313328A (en) Manufacture of compound semiconductor element
KR0136686B1 (en) Silicon field emitter and the manufacturing method thereof
JP2817226B2 (en) Method for manufacturing semiconductor device
KR100511397B1 (en) Method for forming connect hole of semiconductor device
JPS59111332A (en) Manufacture of semiconductor device
JPS603129A (en) Manufacture of semiconductor device
JPS62155539A (en) Semiconductor device
JPH04223374A (en) Manufacture of solid-state image sensing device
JPS63313859A (en) Mesa semiconductor device and manufacture thereof
JPS6329584A (en) Mesa semiconductor device
JPH08222724A (en) High-breakdown strength semiconductor device
JPS5936433B2 (en) Manufacturing method of thyristor