JPH0683910A - Wiring area determining device - Google Patents
Wiring area determining deviceInfo
- Publication number
- JPH0683910A JPH0683910A JP4235858A JP23585892A JPH0683910A JP H0683910 A JPH0683910 A JP H0683910A JP 4235858 A JP4235858 A JP 4235858A JP 23585892 A JP23585892 A JP 23585892A JP H0683910 A JPH0683910 A JP H0683910A
- Authority
- JP
- Japan
- Prior art keywords
- density
- wiring
- circuit board
- area
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、プリント基板設計支援
システム等を用いて自動配線を行うときに利用される配
線領域決定装置に係わり、特に配線の製造効率面からプ
リント基板の配線処理領域を定めた配線領域決定装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring area determining device used when automatic wiring is performed using a printed circuit board design support system or the like. The present invention relates to a determined wiring area determining device.
【0002】[0002]
【従来の技術】従来、プリント基板の自動配線処理技術
は、図8に示すようにプリント基板1の全面にわたって
2つのピンP,P間に3本以上の導体パターン3を自動
配線することが行われている。従って、この自動配線処
理は、プリント基板1の全体にわたってピン間3本以上
の高密度パターンを配線する,いわゆる同一配線条件に
よる自動配線方式である。2. Description of the Related Art Conventionally, as shown in FIG. 8, an automatic wiring processing technique for a printed circuit board is capable of automatically wiring three or more conductor patterns 3 between two pins P, P on the entire surface of the printed circuit board 1. It is being appreciated. Therefore, this automatic wiring process is an automatic wiring system under the so-called same wiring condition in which a high-density pattern of three or more pins is wired over the entire printed circuit board 1.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うなピンP,P間3本以上の高密度パターンの自動配線
では、プリント基板1を製造する上で高度な製造技術,
つまり非常に狭いピンP−P間に3本以上の導体パター
ン3,…を短絡させずに形成する高度なメッキ製造技術
等が要求され、また前述する如くプリント基板1の全領
域にわたってピンP,P間3本以上の同一配線条件で配
線を行うことから、プリント基板1の配線製造条件が非
常にきびしくなり、製造効率が著しく低下する問題があ
る。However, in such an automatic wiring of a high-density pattern having three or more pins P and P, a high-level manufacturing technique for manufacturing the printed circuit board 1,
That is, an advanced plating manufacturing technique or the like for forming three or more conductor patterns 3, ... Between the very narrow pins P-P without short-circuiting is required, and as described above, the pins P, Since the wiring is performed under the same wiring condition of three or more between Ps, there is a problem that the wiring manufacturing conditions of the printed circuit board 1 become very strict and the manufacturing efficiency significantly decreases.
【0004】本発明は上記実情に鑑みてなされたもの
で、プリント基板の全領域について配線設計データのラ
ットネスト密度から高・低密度領域に分け、これによっ
て製造効率の向上を可能とする配線領域決定装置を提供
することを目的とする。The present invention has been made in view of the above-mentioned circumstances, and the entire area of the printed circuit board is divided into a high density area and a low density area from the rat nest density of the wiring design data, thereby improving the manufacturing efficiency. An object is to provide a determining device.
【0005】[0005]
【課題を解決するための手段】請求項1に対応する発明
は上記課題を解決するために、予め定めた第1の分割幅
データに基づいて前記プリント基板のX方向に順次分割
し、これら各分割領域における前記プリント基板の配線
設計データのラットネスト密度からX方向高密度配線領
域を算出するX方向高密度領域算出手段と、予め定めた
第2の分割幅データに基づいて前記プリント基板のY方
向に順次分割し、これら各分割領域における前記プリン
ト基板の配線設計データのラットネスト密度からY方向
高密度配線領域を算出するY方向高密度領域算出手段
と、前記X方向およびY方向の高密度領域算出手段によ
って算出された高密度配線領域の座標データから前記プ
リント基板の高密度配線領域を決定する高密度配線領域
決定手段と、この高密度配線領域以外の領域を前記プリ
ント基板の低密度配線領域と決定する低密度配線領域決
定手段とを設けた配線領域決定装置である。In order to solve the above-mentioned problems, the invention corresponding to claim 1 divides the printed circuit board in the X direction sequentially based on a predetermined first division width data, and each of these is divided. X-direction high-density area calculating means for calculating the X-direction high-density wiring area from the rat nest density of the wiring design data of the printed-circuit board in the divided area, and Y of the printed board based on the predetermined second division width data. Y-direction high-density area calculating means for sequentially dividing the area in each direction and calculating a Y-direction high-density wiring area from the rat nest density of the wiring design data of the printed circuit board in each of the divided areas, and the X-direction and Y-direction high density. High-density wiring area determining means for determining the high-density wiring area of the printed circuit board from the coordinate data of the high-density wiring area calculated by the area calculating means; A wiring area determination device provided with a region other than the degree wiring region and a low-density wiring region determining means for determining a low-density wiring area of the printed circuit board.
【0006】[0006]
【作用】従って、請求項1に対応する発明は以上のよう
な手段を講じたことにより、X方向およびY方向高密度
領域算出手段では、それぞれ分割幅データに基づいてプ
リント基板のX方向およびY方向にそれぞれ分割し、こ
れら各分割領域のラットネスト密度からX方向およびY
方向の高密度配線領域の座標値を算出し記憶する。その
後、これらX方向およびY方向の高密度領域の座標値か
ら矩形状の高密度配線領域を決定するとともに、この高
密度配線領域以外の領域を低密度配線領域と決定し、プ
リント基板の高密度領域を限定的領域に設定し、配線作
業の製造効率を高めるものである。Therefore, in the invention corresponding to claim 1, since the means as described above are provided, the X-direction and Y-direction high-density area calculating means respectively calculates the X-direction and Y-direction of the printed circuit board based on the division width data. Direction, and the rat nest density of each of these divided areas is used to determine the X direction and the Y direction.
The coordinate value of the high-density wiring area in the direction is calculated and stored. After that, a rectangular high-density wiring area is determined from the coordinate values of the high-density areas in the X direction and the Y direction, and an area other than the high-density wiring area is determined as a low-density wiring area, and the high-density area of the printed circuit board is high. The area is set to a limited area to improve the manufacturing efficiency of wiring work.
【0007】[0007]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0008】図1は本発明に係わる配線領域決定装置の
一実施例を示すハード構成図、図2は本発明装置の要部
を説明する機能ブロック図である。これらの図において
10はプログラムデータに基づいて所定の処理を実行す
るコンピュータを用いたデータ処理手段であって、この
データ処理手段10からアドレス,データ,制御ライン
等のバスライン11が導出されている。このバスライン
11にはディスク制御回路12を介して磁気ディスク装
置13が接続されている。この磁気ディスク装置13に
は配線条件その他配線に関する種々のデータが格納さ
れ、さらに必要に応じてプログラムデータ等が格納され
ている。FIG. 1 is a hardware block diagram showing an embodiment of a wiring area determining apparatus according to the present invention, and FIG. 2 is a functional block diagram for explaining a main part of the apparatus of the present invention. In these figures, 10 is a data processing means using a computer for executing a predetermined process based on program data, and bus lines 11 such as addresses, data and control lines are derived from this data processing means 10. . A magnetic disk device 13 is connected to the bus line 11 via a disk control circuit 12. The magnetic disk device 13 stores various data regarding wiring conditions and other wiring, and further stores program data and the like as required.
【0009】14は予め配線すべき前処理段階の設計デ
ータを格納する設計データメモリであって、このメモリ
14の設計データに基づいて後述するようにラットネス
ト密度を算出する。なお、この前処理段階の設計データ
は専用のメモリ14を用いることなく、前記磁気ディス
ク装置13等に格納してもよいものである。15はデー
タ処理手段10の演算処理データを一時保存するバッフ
アメモリである。Reference numeral 14 is a design data memory for storing design data at a preprocessing stage to be wired in advance, and the rat nest density is calculated based on the design data of the memory 14 as described later. The design data at the preprocessing stage may be stored in the magnetic disk device 13 or the like without using the dedicated memory 14. Reference numeral 15 is a buffer memory for temporarily storing the arithmetic processing data of the data processing means 10.
【0010】さらに、バスライン11上には、入力ポー
ト16を介してキーボード,マウス等の入力機器17が
接続され、さらに表示制御回路18を介してCRT表示
装置19が接続されている。Further, on the bus line 11, an input device 17 such as a keyboard and a mouse is connected via an input port 16 and a CRT display device 19 is connected via a display control circuit 18.
【0011】20は本発明装置において決定された自動
配線処理データに基づいてプリント基板の配線を実行す
る自動配線処理機であって、これは駆動制御回路21を
介してバスライン11に接続されている。Reference numeral 20 denotes an automatic wiring processor for executing wiring of the printed circuit board based on the automatic wiring processing data determined by the device of the present invention, which is connected to the bus line 11 via the drive control circuit 21. There is.
【0012】次に、データ処理手段10はプログラムデ
ータに基づいて図2に示すような機能を実現する。すな
わち、このデータ処理手段10は、磁気ディスク装置1
3の配線に関するデータの中から分割幅データを読み出
すとともに、この分割幅データに基づいて前記メモリ1
4に記憶されている設計データデータであるプリント基
板のX方向にそって順次分割し、各分割領域のラットネ
スト密度からプリント基板のX方向の高密度配線領域を
算出するX方向高密度領域算出手段10Aと、このプリ
ント基板のX方向と同様にプリント基板のY方向につい
ても前記分割幅データに基づいて順次分割し、各分割領
域のラットネスト密度からプリント基板のY方向の高密
度配線領域を算出するY方向高密度領域算出手段10B
とが設けられている。なお、ここでいう高密度領域とは
ラットネスト密度からピン間例えば3本以上の導体パタ
ーンを通ることを想定する配線領域をいう。Next, the data processing means 10 realizes the function as shown in FIG. 2 based on the program data. That is, the data processing means 10 is the magnetic disk device 1
The division width data is read out from the data regarding the wiring of No. 3, and the memory 1 is read based on the division width data.
X-direction high-density area calculation for calculating the high-density wiring area in the X-direction of the printed board from the rat nest density of each divided area, which is the design data data stored in FIG. Similarly to the X direction of the printed circuit board, the means 10A is sequentially divided in the Y direction of the printed circuit board based on the division width data, and the high density wiring area in the Y direction of the printed circuit board is obtained from the rat nest density of each divided area. Y-direction high-density region calculation means 10B for calculation
And are provided. The high-density region referred to here is a wiring region that is assumed to pass between the pins, for example, three or more conductor patterns from the rat nest density.
【0013】さらに、データ処理手段10には、2つの
領域算出手段10A,10Bによって算出された2つの
高密度配線領域から矩形状の高密度(例えばピン間3本
以上)配線領域を決定する高密度配線領域決定手段10
Cと、この高密度配線領域決定手段10Cによって決定
された矩形状の高密度配線領域から当該高密度配線領域
以外の領域を低密度(例えばピン間2本以下)を決定す
る低密度配線領域決定手段10Dとが設けられている。Further, the data processing means 10 determines a rectangular high-density (for example, three or more pins) wiring area from the two high-density wiring areas calculated by the two area calculating means 10A and 10B. Density wiring area determining means 10
C, and a low-density wiring area determination that determines a low density (for example, two pins or less between pins) in an area other than the high-density wiring area of the rectangular shape determined by the high-density wiring area determination means 10C. Means 10D are provided.
【0014】次に、以上のように構成された配線領域決
定装置の動作について図3ないし図7を参照して説明す
る。図3および図4は本発明装置の動作を説明するフロ
ーチャート、図5は配線設計データメモリ14に記憶さ
れているプリント基板を含む前処理段階の設計データを
概念的に示す図、図6は図5に示すプリント基板を分割
して高密度配線領域を決定するための説明図、図7は本
発明装置によって高密度配線領域と低密度配線領域とに
分けた図である。Next, the operation of the wiring area determining device configured as described above will be described with reference to FIGS. 3 and 4 are flowcharts for explaining the operation of the device of the present invention, FIG. 5 is a diagram conceptually showing design data at a pretreatment stage including a printed circuit board stored in the wiring design data memory 14, and FIG. 6 is a diagram. 5 is an explanatory diagram for dividing the printed circuit board shown in FIG. 5 to determine a high-density wiring region, and FIG. 7 is a diagram divided into a high-density wiring region and a low-density wiring region by the device of the present invention.
【0015】すなわち、データ処理手段10において
は、配線設計データメモリ14に記憶されている前処理
段階のプリント基板を含む配線設計データを読み出して
例えばバッフアメモリ15に移す。図5はプリント基板
25を含む配線設計データを示している。但し、この配
線設計データには、配線時のピン26,…の位置は定ま
っているが、これらピン26,26間の接続導体路3,
4,…等は仮想的に渡り配線を接続することにより、一
定の条件下でラットネスト密度を調べることにある。従
って、データ処理手段10は、以後、この図5に示すピ
ン26,26間を仮想的に接続する一方、プリント基板
25を順次分割しながらラットネスト密度を算出してい
く。That is, in the data processing means 10, the wiring design data including the printed circuit board in the pre-processing stage stored in the wiring design data memory 14 is read and transferred to, for example, the buffer memory 15. FIG. 5 shows wiring design data including the printed circuit board 25. However, in the wiring design data, although the positions of the pins 26, ... During wiring are fixed, the connection conductor paths 3, 3 between the pins 26, 26 are fixed.
4, etc. are to examine the rat nest density under certain conditions by virtually connecting the crossover wiring. Therefore, the data processing means 10 thereafter calculates the rat nest density while virtually connecting the pins 26 and 26 shown in FIG. 5 while sequentially dividing the printed circuit board 25.
【0016】すなわち、データ処理手段10は、磁気デ
ィスク装置13に記憶されている配線に関する種々のデ
ータの中からプリント基板25をX方向に分割する分割
幅を定める固定パラメータ例えば「2.54mm幅」デー
タを読み出した後、この読み出した2.54mm幅データ
を用いてバッフアメモリ15に格納された配線設計デー
タであるプリント基板25をX方向に順次分割していく
(ST1)。そして、このプリント基板の分割総数をメ
モリ15その他のカウンタにセットするとともに、次の
ステップST2に移行し、前記カウンタのセット値を
「1」減算する。That is, the data processing means 10 has a fixed parameter, for example, "2.54 mm width", which determines a division width for dividing the printed circuit board 25 in the X direction from various data regarding the wiring stored in the magnetic disk device 13. After reading the data, the printed board 25, which is the wiring design data stored in the buffer memory 15, is sequentially divided in the X direction using the read 2.54 mm width data (ST1). Then, the total number of divisions of the printed circuit board is set in the memory 15 and other counters, and the process proceeds to the next step ST2 to decrement the set value of the counter by "1".
【0017】しかる後、図5に示すごとく、プリント基
板のX方向のある分割領域についてラットネスト密度を
算出する(ST3)。このラットネスト密度の算出は、
ラットネストの両端および片側が分割領域に存在する場
合にはラットネストの本数に数え、ラットネストの両端
が分割領域外の場合にはラットネストの本数に数えな
い。因みに、図5に示すある分割領域内には、4本の導
体路「4」,「5」,「5」,「7」が入っている。そ
こで、分割領域のラットネスト密度(本数)を算出した
ならば、このラットネスト密度について予め定めたしき
い値と比較する(ST4)。このしきい値は高密度領域
を見るためのもので、例えばピン間3本の場合には予め
入力機器17から「3」が設定されている。ここで、例
えば設計原点の座標(0,0)とし、ラットネスト密度
がしきい値を越えている場合、その分割領域の最小およ
び最大の座標値を記憶する(ST5)。Thereafter, as shown in FIG. 5, the rat nest density is calculated for a certain divided area of the printed circuit board in the X direction (ST3). The calculation of this rat nest density is
When both ends and one side of the rat nest are present in the divided area, they are counted as the number of rat nests, and when both ends of the rat nest are outside the divided area, they are not counted as the number of rat nests. Incidentally, four conductor paths "4", "5", "5", "7" are included in a certain divided area shown in FIG. Therefore, if the rat nest density (number) of the divided regions is calculated, this rat nest density is compared with a predetermined threshold value (ST4). This threshold value is for looking at the high density area. For example, when the number of pins is three, “3” is preset from the input device 17. Here, for example, the coordinates of the design origin are set to (0, 0), and when the rat nest density exceeds the threshold value, the minimum and maximum coordinate values of the divided area are stored (ST5).
【0018】しかる後、カウンタの内容から次の分割領
域があるか否かを判断し(ST6)、有りと判断した場
合にはステップST2に移行し、カウンタの内容から
「1」を減算し、当該分割領域についてラットネスト密
度を算出する。この一連の処理を分割総数分順次繰り返
し実行する。Thereafter, it is judged from the contents of the counter whether or not there is a next divided area (ST6). When it is judged that there is a divided region, the process proceeds to step ST2, and "1" is subtracted from the contents of the counter. The rat nest density is calculated for the divided area. This series of processing is sequentially repeated for the total number of divisions.
【0019】その結果、プリント基板25のX方向につ
いて図6(a)の斜線で示す領域が高密度領域となるこ
とが分かる。そして、全部の分割領域についてラットネ
スト密度を調べた後、メモリ15等に既に記憶されてい
る座標値に基づいて、最小座標値をXmin とし、かつ、
最大座標値をXmax とし、X方向の高密度配線領域を決
定し、それらの座標値データをメモリ15に記憶する
(ST7)。As a result, it can be seen that the shaded area in FIG. 6A in the X direction of the printed circuit board 25 is a high density area. Then, after checking the rat nest density for all the divided areas, the minimum coordinate value is set to Xmin based on the coordinate values already stored in the memory 15 and
The maximum coordinate value is set to Xmax, the high-density wiring area in the X direction is determined, and the coordinate value data is stored in the memory 15 (ST7).
【0020】次に、プリント基板25のY方向について
も、磁気ディスク装置13より配線に関する種々のデー
タの中からプリント基板25をY方向に分割する分割幅
を定める固定パラメータ例えば「2.54mm幅」データ
を読み出す一方、バッフアメモリ15に格納される配線
設計データであるプリント基板についてY方向に2.5
4mm幅で順次分割し、図4に示すステップST8〜ST
14の処理を繰り返し実行し、Y方向の高密度配線領域
を決定する。図6(b)はその配線領域の決定状態を示
している。Also in the Y direction of the printed circuit board 25, a fixed parameter, for example, "2.54 mm width", which determines the division width for dividing the printed circuit board 25 in the Y direction from various data regarding the wiring from the magnetic disk device 13. While reading out the data, the wiring design data stored in the buffer memory 15 is 2.5 in the Y direction for the printed circuit board.
Steps ST8-ST shown in FIG.
The process of 14 is repeatedly executed to determine the high-density wiring region in the Y direction. FIG. 6B shows the determined state of the wiring area.
【0021】引き続き、データ処理手段10において
は、メモリ15に格納されているX方向の最小座標値X
min ,最大座標値Xmax とY方向の最小座標値Ymin ,
最大座標値Ymax とを用いて図6(c)のような矩形状
の高密度配線領域27を決定し(ST15)、その高密
度配線領域27の座標値データを自動配線処理機20に
て利用可能な状態にして適宜なメモリに記憶する。Subsequently, in the data processing means 10, the minimum coordinate value X in the X direction stored in the memory 15 is set.
min, the maximum coordinate value Xmax and the minimum coordinate value Ymin in the Y direction,
A rectangular high-density wiring area 27 as shown in FIG. 6C is determined using the maximum coordinate value Ymax (ST15), and the coordinate value data of the high-density wiring area 27 is used by the automatic wiring processor 20. It is enabled and stored in an appropriate memory.
【0022】さらに、高密度配線領域27を決定したな
らば、この高密度配線領域以外の領域を低密度配線領域
28と決定し、この低密度配線領域28の座標値を同様
に自動配線処理機20で利用可能なデータな変換してメ
モリに記憶する(ST16)。Further, once the high-density wiring area 27 is determined, the area other than this high-density wiring area is determined as the low-density wiring area 28, and the coordinate values of this low-density wiring area 28 are similarly set in the automatic wiring processor. The data usable in 20 is converted and stored in the memory (ST16).
【0023】従って、以上のような実施例の構成によれ
ば、プリント基板25のX方向およびY方向について所
定の分割幅データを用いてプリント基板を順次仮想的に
分割し、各分割領域のラットネスト密度を調べつつ、プ
リント基板の高密度領域を決定するので、従来のように
基板全体にわたって同一配線条件,つまり高密度の状態
で自動配線をする必要がなく、ラットネスト密度から求
めた限定的な高密度配線領域に基づいて高密度な自動配
線を実施するようにすればよく、それ以外の領域につい
ては低密度配線領域と定めて自動配線を実行すれば、プ
リント基板の全配線を確実に行うことができる。Therefore, according to the configuration of the above embodiment, the printed circuit board is sequentially virtually divided using the predetermined division width data in the X direction and the Y direction of the printed circuit board 25, and the rat of each divided area is divided. Since the high density area of the printed circuit board is determined while checking the nest density, it is not necessary to perform automatic wiring under the same wiring condition, that is, high density state over the entire board as in the past, and it is limited by the rat nest density. It is only necessary to implement high-density automatic wiring based on a high-density wiring area, and if other areas are defined as low-density wiring areas and automatic wiring is executed, all wiring on the printed circuit board will be ensured. It can be carried out.
【0024】よって、従来の自動配線のようなプリント
基板全面の高密度配線領域の指定と比較し、高密度配線
領域を限定的に設定できるので、それだけ高精度技術を
適用する領域が狭くなり、プリント基板の製造効率を高
めることが可能となる。Therefore, the high-density wiring area can be set in a limited manner as compared with the conventional specification of the high-density wiring area on the entire surface of the printed circuit board as in the automatic wiring, so that the area to which the high precision technique is applied is narrowed accordingly. It is possible to improve the manufacturing efficiency of the printed circuit board.
【0025】なお、上記実施例では、図6(c)に示す
ように1つの矩形状の高密度配線領域を決定したが、必
ずしも1つの矩形状とは限らない。当然、複数の矩形状
の高密度配線領域も有りうるものである。その他、本発
明はその要旨を逸脱しない範囲で種々変形して実施でき
る。In the above embodiment, one rectangular high-density wiring region is determined as shown in FIG. 6C, but it is not always one rectangular shape. Of course, a plurality of rectangular high-density wiring regions are also possible. In addition, the present invention can be modified in various ways without departing from the scope of the invention.
【0026】[0026]
【発明の効果】以上説明したように本発明によれば、プ
リント基板のラットネスト密度からプリント基板の配線
領域を適切に高密度配線領域と低密度配線領域に分ける
ことができ、これにより狭い領域に特定された高密度配
線領域以外の低密度配線領域における製造条件の緩和を
図ることができ、よって製造効率の向上および歩留りの
改善に寄与することができる。As described above, according to the present invention, the wiring area of the printed board can be appropriately divided into the high-density wiring area and the low-density wiring area based on the rat nest density of the printed board. It is possible to relax the manufacturing conditions in the low-density wiring region other than the high-density wiring region specified in 1., thus contributing to the improvement of the manufacturing efficiency and the yield.
【図1】本発明に係わる配線領域決定装置の一実施例を
示すハード構成図。FIG. 1 is a hardware configuration diagram showing an embodiment of a wiring area determining device according to the present invention.
【図2】本発明に係わる配線領域決定装置の要部を説明
する機能ブロック図。FIG. 2 is a functional block diagram illustrating a main part of a wiring area determining device according to the present invention.
【図3】本発明装置の動作を説明するフローチャート。FIG. 3 is a flowchart illustrating the operation of the device of the present invention.
【図4】本発明装置の動作を説明するフローチャート。FIG. 4 is a flowchart explaining the operation of the device of the present invention.
【図5】プリント基板を含む前処理段階の設計データの
概念図。FIG. 5 is a conceptual diagram of design data in a pretreatment stage including a printed circuit board.
【図6】図5に示すプリント基板を分割して高密度配線
領域を決定するための説明図。FIG. 6 is an explanatory diagram for dividing the printed circuit board shown in FIG. 5 to determine a high-density wiring region.
【図7】本発明装置によってプリント基板の配線領域の
うち高密度配線領域を狭い領域に特定した図。FIG. 7 is a diagram in which a high-density wiring region is specified as a narrow region in the wiring region of the printed circuit board by the device of the present invention.
【図8】プリント基板の全面を高密度配線領域とする従
来の配線処理説明図。FIG. 8 is an explanatory view of a conventional wiring process in which the entire surface of the printed board is a high-density wiring region.
10…データ処理手段、10A…X方向高密度領域算出
手段、10B…Y方向高密度領域算出手段、10C…高
密度配線領域決定手段、10D…低密度配線領域決定手
段、13…磁気ディスク装置、14…配線設計データメ
モリ、15…バッフアメモリ、25…プリント基板、2
7…高密度配線領域、28…低密度配線領域。10 ... Data processing means, 10A ... X direction high density area calculating means, 10B ... Y direction high density area calculating means, 10C ... High density wiring area determining means, 10D ... Low density wiring area determining means, 13 ... Magnetic disk device, 14 ... Wiring design data memory, 15 ... Buffer memory, 25 ... Printed circuit board, 2
7 ... High-density wiring area, 28 ... Low-density wiring area.
Claims (1)
領域決定装置において、 予め定めた第1の分割幅データに基づいて前記プリント
基板のX方向に順次分割し、これら各分割領域における
前記プリント基板の配線設計データのラットネスト密度
からX方向高密度配線領域を算出するX方向高密度領域
算出手段と、 予め定めた第2の分割幅データに基づいて前記プリント
基板のY方向に順次分割し、これら各分割領域における
前記プリント基板の配線設計データのラットネスト密度
からY方向高密度配線領域を算出するY方向高密度領域
算出手段と、 前記X方向およびY方向の高密度領域算出手段によって
算出された高密度配線領域の座標データから前記プリン
ト基板の高密度配線領域を決定する高密度配線領域決定
手段と、 この高密度配線領域以外の領域を前記プリント基板の低
密度配線領域と決定する低密度配線領域決定手段とを備
えたことを特徴とする配線領域決定装置。1. A wiring area determining device for determining a wiring area of a printed circuit board, wherein the printed circuit board is sequentially divided in the X direction of the printed circuit board based on predetermined first division width data, and the printed circuit board in each of these divided areas. X-direction high-density wiring area calculating means for calculating the X-direction high-density wiring area from the rat nest density of the wiring design data, and the printed board is sequentially divided in the Y-direction based on the predetermined second division width data. Calculated by a Y-direction high-density region calculating unit that calculates a Y-direction high-density wiring region from the rat nest density of the wiring design data of the printed circuit board in each of these divided regions, and the X-direction and Y-direction high-density region calculating unit. And a high-density wiring area determining means for determining the high-density wiring area of the printed circuit board from the coordinate data of the high-density wiring area. Wiring area determination apparatus characterized by a region other than the linear region and a low-density wiring region determining means for determining a low-density wiring area of the printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4235858A JPH0683910A (en) | 1992-09-03 | 1992-09-03 | Wiring area determining device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4235858A JPH0683910A (en) | 1992-09-03 | 1992-09-03 | Wiring area determining device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0683910A true JPH0683910A (en) | 1994-03-25 |
Family
ID=16992295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4235858A Pending JPH0683910A (en) | 1992-09-03 | 1992-09-03 | Wiring area determining device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0683910A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108280317A (en) * | 2018-04-27 | 2018-07-13 | 深圳市爱协生科技有限公司 | Display driving integrated circuit structure and production method |
-
1992
- 1992-09-03 JP JP4235858A patent/JPH0683910A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108280317A (en) * | 2018-04-27 | 2018-07-13 | 深圳市爱协生科技有限公司 | Display driving integrated circuit structure and production method |
CN108280317B (en) * | 2018-04-27 | 2024-02-13 | 深圳市爱协生科技股份有限公司 | Display driving integrated circuit structure and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61194507A (en) | Nc data producer for loading device | |
JPH06508943A (en) | Digitizer tablet with non-intra-area error correction | |
JPH0683910A (en) | Wiring area determining device | |
JP3083701B2 (en) | Part model data check device | |
CN114444431A (en) | Differential impedance line automatic selection method, device and storage medium | |
JPH1139363A (en) | Data verification system | |
JP2525789B2 (en) | LSI layout design device | |
JPH0744359B2 (en) | Component mounting method | |
JP2927319B2 (en) | Wiring information processing method | |
JP3063415B2 (en) | Computer-aided design equipment for printed wiring boards | |
JP2002334124A (en) | Device and method for adjusting wiring width in printed wiring board | |
JP2858551B2 (en) | Wiring inspection data creation method | |
JPH0636008B2 (en) | Printed circuit board test method | |
JPH03118664A (en) | Trimming data generating method | |
JPS63177598A (en) | Evaluation of printed board assembly | |
JPS6190491A (en) | Wiring considering signal delay | |
JP2655473B2 (en) | Interactive wiring design method | |
JPH04259863A (en) | Determining system of circuit pattern | |
CN117408207A (en) | Printed circuit board hollowing method, printed circuit board hollowing device and electronic equipment | |
JPH0713826B2 (en) | Electric component automatic placement device | |
JPH11312184A (en) | Cad system and method for preparing teardrop | |
JP3772390B2 (en) | Line pattern gap calculation device | |
JP3095307B2 (en) | Automatic electric component placement apparatus and automatic electric component placement method | |
JPH0518149B2 (en) | ||
JPH0474279A (en) | Method for determining layout inhibition area by parts layout |