JPH0680773B2 - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH0680773B2
JPH0680773B2 JP12090389A JP12090389A JPH0680773B2 JP H0680773 B2 JPH0680773 B2 JP H0680773B2 JP 12090389 A JP12090389 A JP 12090389A JP 12090389 A JP12090389 A JP 12090389A JP H0680773 B2 JPH0680773 B2 JP H0680773B2
Authority
JP
Japan
Prior art keywords
eprom
substrate
integrated circuit
microcomputer
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12090389A
Other languages
Japanese (ja)
Other versions
JPH02299254A (en
Inventor
浩二 長浜
明 風見
永 清水
修 中本
克実 大川
保広 小池
正雄 金子
聖和 上野
保雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP12090389A priority Critical patent/JPH0680773B2/en
Priority to US07/510,468 priority patent/US5159433A/en
Priority to EP90107445A priority patent/EP0393671B1/en
Priority to DE69031142T priority patent/DE69031142T2/en
Publication of JPH02299254A publication Critical patent/JPH02299254A/en
Publication of JPH0680773B2 publication Critical patent/JPH0680773B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM(紫外線消去形プログラマブル・リード・
オンリ・メモリー)を実装してなるEPROM内蔵型の混成
集積回路装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a resin-sealed non-volatile memory on an integrated circuit substrate,
For example EPROM (UV erasable programmable lead
EPROM built-in type hybrid integrated circuit device in which only memory is mounted.

(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路(IC)
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。
(B) Conventional technology EPRO with a UV irradiation window that can erase and rewrite memory information that has already been written by UV irradiation.
The M element is preferably used in various electronic devices. This E
Most of PROM elements are currently mounted on a printed wiring board together with an integrated circuit for control or driving. In order to rewrite information once written, it is usually mounted on a printed wiring board that is easily removable. ing. For various electronic devices that are required to be smaller and lighter, a semiconductor integrated circuit (IC) is mounted on the printed wiring board by a technique called chip-on-board.
The chip is directly mounted, and after the required wiring is provided, the IC chip including this wiring portion is covered with a synthetic resin, and the size and weight are extremely reduced.

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。
On the other hand, EPROM chips that require an ultraviolet irradiation window cannot be reduced in size and weight because the irradiation window becomes a neck and is still manufactured by being assembled in a sardip type package and mounted on a printed wiring board.

かかる従来のEPROM素子の実装構造を第14図に従って説
明すると、第14図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン(4
1)が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板(42)のスルーホール(43)にサーディ
ップ型パッケージに組込まれEPROM素子(44)が搭載さ
れている。このEPROM素子(44)はヘッダー(45)およ
びキャップ(46)を有し、前記ヘッダー(45)はセラミ
ック基材(47)に外部導出リード(48)か低融点ガラス
材で接着されている。又このヘッダー(45)はガラスに
金粉が多量に混入したいわゆる金ペーストを焼結した素
子搭載部(50)が前記低融点ガラス材上或はセラミック
基材(47)上に接着されており、この素子搭載部(50)
にEPROMチップ(51)が紫外線照射面を上にして装着さ
れ、このチップ(51)の電極と前記外部導出リード(4
8)とが金属細線(52)によって接続されている。前記
キャップ(46)は蓄部材であって、前記EPROMチップ(5
1)の紫外線照射面と対向する部分に窓(53)を有する
セラミック基材(54)を含み、このキャップ(46)は低
融点ガラスによってヘッダー(45)に配置されたEPROM
チップ(51)を密封している。この様にEPROMチップ(5
1)を密封したEPROM素子(44)は、前記絶縁性基板(4
2)のスルーホール(43)に外部導出リード(48)を挿
通させ半田によって固定される。このスルーホール(4
3)は導電性配線パターン(41)によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部(55)から図示しない雌型コネクタへと
接続される。
A mounting structure of such a conventional EPROM element will be described with reference to FIG. 14. FIG. 14 is a perspective view having a partial cross section of the conventional EPROM element, in which a conductive wiring pattern (4
An EPROM element (44) is mounted in a sardip type package in a through hole (43) of an insulating substrate (42) made of glass epoxy resin or the like on which 1) is formed. The EPROM element (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic base material (47) with an external lead (48) or a low melting point glass material. Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed with glass is adhered onto the low melting point glass material or the ceramic base material (47), This element mounting part (50)
An EPROM chip (51) is mounted on the surface of the chip (51) with the UV irradiation surface facing upward, and the electrodes of the chip (51) and the external leads (4) are attached.
8) and are connected by a thin metal wire (52). The cap (46) is a storage member, and the EPROM chip (5
An EPROM that includes a ceramic substrate (54) having a window (53) in a portion facing the ultraviolet irradiation surface of 1), and this cap (46) is placed on a header (45) by a low melting point glass.
The tip (51) is sealed. In this way EPROM chip (5
The EPROM device (44) with the sealed 1) is the insulating substrate (4).
An external lead (48) is inserted through the through hole (43) of 2) and fixed by soldering. This through hole (4
3) has a required wiring arrangement by the conductive wiring pattern (41) and is connected from the male connector terminal portion (55) provided at the end of the insulating substrate to a female connector (not shown). .

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ(51)に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール(43)に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温(400〜500℃)シールとなり、EPROMチップの
電極(アルミニウム)と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位する
必要上、EPROMチップの接地電極を金ペーストで形成さ
れたチップ搭載部とワイヤ接続する。ここに於ても金ペ
ースト中の金或はおよび箔等の金属と前記アルミニウム
とで二次或は多元合金反応が進むことから、グランドダ
イスと呼ばれる頭部にアルミニウムが被着されたシリコ
ン小片をEPROMチップと別個に前記金ペーストより成る
チップ搭載部に固着させ、このグランドダイス頭部とEP
ROMチップの接地電極とを接続するという極めて煩雑な
作業を伴う時、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。
Now, the packaging structure of such a conventional EPROM element has an extremely large package outer shape as compared with the EPROM chip (51), and is three-dimensional, that is, the height is several times as high as the height of the chip as well as the plane occupancy rate. It is extremely disadvantageous. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM device is once assembled into a package prior to mounting on an insulating substrate. Since the EPROM element has a window for UV irradiation, the package is assembled into a cerdip type package that uses ceramics as a base material. However, this package is sealed with a low melting point glass, so it can be used at high temperatures (400 to 500). If the metal thin wire that connects the electrode (aluminum) of the EPROM chip and the external lead is not made of the same kind of material, alloying occurs and wiring resistance increases or disconnection occurs. In order to avoid such a situation, an aluminum thin wire is usually used, but in this EPROM chip, the ground electrode of the EPROM chip is wire-connected to a chip mounting portion formed of gold paste because the substrate is grounded. Even in this case, since the secondary or multi-component alloy reaction proceeds between the metal such as gold or foil in the gold paste and the aluminum, a silicon piece having aluminum coated on the head called a ground die is used. Separately from the EPROM chip, it is fixed to the chip mounting part made of the gold paste, and the ground die head and EP
When the complicated work of connecting to the ground electrode of the ROM chip is involved, the conventional mounting structure is unsatisfactory in its small size, light weight and low cost.

斯る問題を解決するために第15図に示したEPROM実装構
造がある。
There is an EPROM mounting structure shown in FIG. 15 to solve such a problem.

以下に第15図に示したEPROM実装構造について説明す
る。
The EPROM mounting structure shown in FIG. 15 will be described below.

主表面(60a)に導電性配線パターン(60b)が形成され
たガラス・エポキシ樹脂板などの絶縁性基板(60)は、
EPROMチップ(61)を載置するチップ搭載エリヤ(60c)
を有し、前記配線パターン(60b)は、このエリヤ近傍
から主表面(60a)上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ(60c)に
は、EPROMチップ(61)が搭載され、このチップ(61)
の表面電極と前記配線パターン(60b)とが金属細線(6
2)により接続されている。勿論金属細線(62)の1本
は前記チップ(61)のサブストレートと接続する為に、
このチップ(61)が搭載された配線パターン(60b)と
ワイヤリングされている。前記EPROMチップ(61)の紫
外線照射面(61a)上には紫外線透過性樹脂(63)(例
えば東レ社製、型名TX−978)を介して、紫外線透過性
窓材(64)が固着されている。この窓材(64)は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材(64)の頂部面(64a)は、EPROMチッ
プ(61)の紫外線照射面に光を導入する面であるから、
この頂部面(64a)を除いた残余の窓材(64)部分と、
金属細線(62)と、この金属細線(62)と前記配線パタ
ーン(60b)との接続部分とが合成樹脂(65)(例えば
日東電工社製、型名MP−10)で被覆されている。もし、
絶縁性基板(60)と、EPROMチップ(61)と窓材(64)
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板(60)のチップ搭載エリヤ(60c)をザグリ穴
としてこの基板(60)の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂(65)の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。
An insulating substrate (60) such as a glass / epoxy resin plate with a conductive wiring pattern (60b) formed on the main surface (60a)
Area with chip (60c) to mount EPROM chip (61)
The wiring pattern (60b) is routed from near the area on the main surface (60a) and is connected to a male connector terminal portion (not shown). An EPROM chip (61) is mounted on the area (60c), and this chip (61)
The surface electrode and the wiring pattern (60b) of the metal thin wire (6
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
The chip (61) is wired with the wiring pattern (60b) mounted thereon. On the ultraviolet irradiation surface (61a) of the EPROM chip (61), an ultraviolet transparent window material (64) is fixed via an ultraviolet transparent resin (63) (for example, Toray Co., model name TX-978). ing. The window material (64) is a known ultraviolet ray transmissive material such as quartz or transparent alumina.
Since the top surface (64a) of the window material (64) is a surface for introducing light to the ultraviolet irradiation surface of the EPROM chip (61),
The remaining window material (64) excluding this top surface (64a),
The thin metal wire (62) and the connecting portion between the thin metal wire (62) and the wiring pattern (60b) are covered with a synthetic resin (65) (for example, model name MP-10 manufactured by Nitto Denko Corporation). if,
Insulating substrate (60), EPROM chip (61) and window material (64)
If it is necessary to further reduce the total thickness dimension including
The chip mounting area (60c) of the substrate (60) may be used as a countersunk hole to grip about half the thickness of the substrate (60). Further, if such counterbore holes are formed, a flow stop dam of the synthetic resin (65) is formed, which effectively acts on ingress of moisture and the like.

第14図および第15図で示したEPROM実装構造は特開昭60
−83393号公報(H05K 1/18)に記載されている。
The EPROM mounting structure shown in FIG. 14 and FIG.
-83393 (H05K 1/18).

(ハ)発明が解決しようとする課題 第15図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
5図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第13図に示したEPROM構造ではE
PROMのプログラムデータを消去する場合、プリント基板
上に紫外線を照射し消去した後、EPROMから延在された
引回し線の導電パターン上にプローブ等の書込み用の端
子を当接して再書込みを行わなければならず、従来の一
般的なROMライターを使用することができずEPROMの再書
込みという点で煩雑となる問題がある。
(C) Problems to be Solved by the Invention Needless to say, the EPROM mounting structure shown in FIG. 15 is miniaturized because the EPROM chip is die-bonded onto the printed circuit board. However, the miniaturization referred to here is only miniaturization of the EPROM itself. That is, the first
Although it is not clear from Fig. 5, the microcomputer and its peripheral circuit elements fixed around the EPROM are composed of electronic components such as discretes. When the entire system is viewed, there is a problem that the size of the printed circuit board does not become small at all, that is, the size of the entire system becomes large as usual. Furthermore, in the EPROM structure shown in FIG. 13, E
When erasing the program data of the PROM, after erasing by irradiating the printed circuit board with ultraviolet rays, write terminals such as a probe are contacted with the conductive pattern of the routing wire extended from the EPROM and rewriting is performed. However, the conventional general ROM writer cannot be used, and there is a problem in that EPROM rewriting is complicated.

また、第14図に示したEPROM実装構造では消去後の再書
込みという点ではEPROMをプリント基板から着脱するこ
とが可能であるために、一般的なROMライターを用いて
の書込みが行えるために比較的容易に行える。しかしな
がら、第12図に示した実装構造においても第14図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。
In addition, in the EPROM mounting structure shown in FIG. 14, since the EPROM can be attached to and detached from the printed circuit board in terms of rewriting after erasing, comparison can be made because writing can be performed using a general ROM writer. It can be done easily. However, in the mounting structure shown in FIG. 12 as well, as in FIG. 14, the circuits around the EPROM, that is, the circuit elements such as the microcomputer and its peripheral LSI, IC are composed of discrete electronic components. However, there is a big problem that the printed circuit board becomes large in size, that is, the entire system becomes large in size, and it is impossible to provide a light, thin, short and small EPROM mounted integrated circuit which is required by the user.

更に第14図および第15図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。
Furthermore, in the EPROM mounting structure shown in FIGS. 14 and 15,
As mentioned above, the whole system becomes larger and EPROM
Also, since the conductive patterns that connect the circuit elements in the surroundings to each other are exposed, there is a problem that reliability is reduced.

更に第14図および第15図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。
Furthermore, in the EPROM mounting structure shown in FIG. 14 and FIG.
Since the OM and the circuit elements such as the microcomputer and ICs, LSIs and the like around the OM are exposed, there is a problem that unevenness is generated on the upper surface of the substrate, which makes it difficult to handle and reduces workability.

(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板の所定位置に孔を設け、その孔内に基板上に形成され
た導電路と接続されたソケットを固着し、そのソケット
に不揮発性メモリーを挿入して不揮発性メモリーだけを
露出する様に、マイクロコンピュータおよび他の全ての
回路素子を基板とケース材とで形成された封止空間に封
止する構造を特徴とする。
(D) Means for Solving the Problems The present invention has been made in view of the above problems, and a hole is provided at a predetermined position of a substrate, and the hole is connected to a conductive path formed on the substrate. The microcomputer and all other circuit elements are sealed in a sealed space formed by the substrate and case material so that the socket is fixed and the nonvolatile memory is inserted into the socket to expose only the nonvolatile memory. Characterized by a structure that stops.

従ってEPROMを搭載した混成集積回路を小型化でしかも
高密度実装のEPROM内蔵の混成集積回路装置を提供する
ことができる。また、不揮発性メモリーは孔が設けられ
た基板の露出面の孔内に固着されたソケットに挿入され
て実装されているため不揮発性メモリーの挿脱が自由自
在に行える。
Therefore, it is possible to provide a hybrid integrated circuit device in which the EPROM is miniaturized and the EPROM has a high-density packaging. Further, since the non-volatile memory is mounted by being inserted and mounted in the socket fixed in the hole on the exposed surface of the substrate having the hole, the non-volatile memory can be freely inserted and removed.

(ホ)作 用 この様に本発明に依れば、基板の所定位置に孔を設け、
その孔に固着させ基板上に形成された導電路と接続され
たソケットに不揮発性メモリーを挿入して導電路との接
続を行っているため、不揮発性メモリーの載置位置を任
意に設定でき、内蔵するマイクロコンピュータとの電気
的接続を考慮して、効率良くEPROMとマイクロコンピュ
ータとを接続することができ、信号線即ち導電路の引回
し線を不要にすることができる。
(E) Operation As described above, according to the present invention, holes are provided at predetermined positions of the substrate,
Since the non-volatile memory is inserted into the socket that is fixed to the hole and connected to the conductive path formed on the substrate to connect with the conductive path, the mounting position of the non-volatile memory can be set arbitrarily. In consideration of electrical connection with the built-in microcomputer, the EPROM and the microcomputer can be efficiently connected, and the signal line, that is, the lead line of the conductive path can be eliminated.

更にEPROMの隣接する位置に最も関連の深いマイクロコ
ンピュータを配置でき、EPROMとマイクロコンピュータ
間のデータのやりとりを行うデータ線を最短距離あるい
は最小距離で実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制することになり、高密度の実装
が行える。
Furthermore, the most closely related microcomputer can be placed in the adjacent position of the EPROM, the data line for exchanging data between the EPROM and the microcomputer can be realized with the shortest distance or the minimum distance, and the loss of packaging density due to the routing of the data line. Will be suppressed to the minimum, and high-density mounting can be performed.

更に本発明では不揮発性メモリーだけが基板の所定位置
に設けた孔に固着されたソケットに挿入されて外部に露
出されており、他の全ての回路素子は基板とケース材で
形成された封止空間内に収納されているため小型化で高
密度実装の混成集積回路装置を提供することができる。
Further, in the present invention, only the non-volatile memory is exposed to the outside by being inserted into the socket fixed to the hole provided at the predetermined position of the substrate, and all other circuit elements are sealed by the substrate and the case material. Since it is housed in the space, it is possible to provide a hybrid integrated circuit device that is compact and has a high density packaging.

(ヘ)実施例 以下に第1図乃至第13図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。
(F) Embodiment A hybrid integrated circuit device according to the present invention will be described in detail below with reference to an embodiment shown in FIGS.

第1図乃至第3図には、本発明の一実施例の混成集積回
路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。
1 to 3 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having a function independently in a wide range of fields such as computers.

この混成集積回路装置(1)は第1図乃至第3図に示す
様に、集積回路基板(2)と、集積回路基板(2)の所
定位置に設けられた孔(4)と、集積回路基板(2)上
に形成された所望形状の導電路(5)と、孔(4)に固
着され導電路(5)と接続されたソケット(16)と、ソ
ケット(16)に挿入され導電路(5)と接続された不揮
発性メモリー(6)と、そのメモリー(6)からデータ
を供給されたマイクロコンピュータ(7)およびその周
辺の回路素子(8)と、基板(2)と一体化するケース
材(9)とをから構成される。
As shown in FIGS. 1 to 3, the hybrid integrated circuit device (1) includes an integrated circuit board (2), a hole (4) provided at a predetermined position of the integrated circuit board (2), and an integrated circuit. A conductive path (5) having a desired shape formed on the substrate (2), a socket (16) fixed to the hole (4) and connected to the conductive path (5), and a conductive path inserted in the socket (16). A nonvolatile memory (6) connected to (5), a microcomputer (7) supplied with data from the memory (6) and circuit elements (8) around it, and a substrate (2) are integrated. And a case material (9).

集積回路基板(2)はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。
A hard substrate made of ceramics, glass epoxy, metal, or the like is used as the integrated circuit substrate (2), and in this embodiment, a metal substrate excellent in heat dissipation and mechanical strength is used.

金属基板としては、例えば0.5〜1.0mm厚のアルミニウム
基板を用いる。その基板(2)の表面には第4図に示す
如く、周知の陽極酸化により酸化アルミニウム膜
(9′)(アルマイト層)が形成され、その一主面側に
10〜70μ厚のエポキシおよびポリイミド等の絶縁樹脂層
(10)が貼着される。更に絶縁樹脂層(10)上には10〜
70μ厚の銅箔(11)が絶縁樹脂層(10)と同時にローラ
ーあるいはホットプレス等の手段により貼着されてい
る。
As the metal substrate, for example, an aluminum substrate with a thickness of 0.5 to 1.0 mm is used. As shown in FIG. 4, an aluminum oxide film (9 ') (alumite layer) is formed on the surface of the substrate (2) by well-known anodic oxidation, and one main surface side thereof is formed.
An insulating resin layer (10) such as epoxy and polyimide having a thickness of 10 to 70 μm is attached. 10 to 10 on the insulating resin layer (10)
A 70μ thick copper foil (11) is attached at the same time as the insulating resin layer (10) by means such as a roller or a hot press.

基板(2)の一主面上に設けられた銅箔(11)表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属(金、銀、白金)メッキ
層が銅箔(11)表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔(11)の
エッチングを行い所望の導電路(5)が形成される。こ
こでスクリーン印刷による導電路(5)の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約2μまでの極細導電路
(5)の形成が可能となる。
On the surface of the copper foil (11) provided on one main surface of the substrate (2), a conductive path of a desired shape is exposed by screen printing and masked with a resist, and a noble metal (gold, silver, platinum) plating layer is formed. The surface of the copper foil (11) is plated. After that, the resist is removed and the copper foil (11) is etched using the noble metal plating layer as a mask to form a desired conductive path (5). Here, the fineness of the conductive path (5) by screen printing is 0.5 mm.
Therefore, when a very fine wiring pattern is required, it is possible to form a very fine conductive path (5) of up to about 2 μ by the well-known photo-etching technique.

基板(2)上の導電路(5)には不揮発性メモリー
(6)とそのメモリー(6)からデータを供給されるマ
イクロコンピュータ(7)およびその周辺の回路素子
(8)が搭載されている。また基板(2)の一側辺ある
いは対向する側辺周端部に導電路(5)が延在され外部
リード端子(12)を固着するための複数のパッドが形成
されている。このパッドには外部リード端子(12)が半
田によって固着され、水平に導出されてその中央部分で
略直角に折曲られている。
A non-volatile memory (6), a microcomputer (7) to which data is supplied from the memory (6), and a circuit element (8) around it are mounted on the conductive path (5) on the substrate (2). . Further, a conductive path (5) is extended to one side edge of the substrate (2) or a peripheral edge portion of the opposite side edge to form a plurality of pads for fixing the external lead terminals (12). An external lead terminal (12) is fixed to the pad by solder, is led out horizontally, and is bent at a substantially right angle at its central portion.

不揮発性メモリー(6)としてEPROM(Erasable Progra
mable Read Only Memory)が用いられる(以下不揮発性
メモリー(6)をEPROMという)。このEPROM(6)は周
知の如く、EPROM(6)のペレットに形成されているフ
ローティングゲートに蓄積されている電子(プログラム
・データ)を光を照射して励起させて未記憶状態のペレ
ットに戻し再書込みして利用できる素子である。
EPROM (Erasable Program) as a non-volatile memory (6)
mable read only memory) is used (hereinafter, nonvolatile memory (6) is referred to as EPROM). As is well known, this EPROM (6) emits electrons (program data) accumulated in the floating gate formed in the pellet of the EPROM (6) by irradiating light to excite it to restore it to the unstored state. It is an element that can be rewritten and used.

一般的なEPROM(6)の構造は第5図および第6図に示
す様にDIP(デュアル・イン・ライン)型であり、大別
すると樹脂モールド型パッケージタイプとセラミックス
型パッケージタイプとがある。樹脂モールド型あるいは
セラミックス型のいずれのタイプにおいてもペレット
(14)のメモリーを消去するために光を照射する必要が
あるため、ペレット(14)の上面にあたる部分はエネル
ギーの高い光(紫外線)を透過する透過部材(15)が配
置されている。本実施例ではDIP型のEPROM(6)であれ
ば樹脂モールド型あるいはセラミックス型のどちらのタ
イプのパッケージを用いてもよい。この様なEPROM装置
は特開昭53−74358号公報および特開昭62−290160号公
報に開示されている。
The structure of a general EPROM (6) is a DIP (dual in line) type as shown in FIG. 5 and FIG. 6, and is roughly classified into a resin mold type package type and a ceramics type package type. With either resin mold type or ceramic type, it is necessary to irradiate light to erase the memory of the pellet (14), so the part above the pellet (14) transmits high energy light (ultraviolet rays). A transparent member (15) is arranged. In this embodiment, either a resin mold type or a ceramic type package may be used as long as it is a DIP type EPROM (6). Such an EPROM device is disclosed in JP-A-53-74358 and JP-A-62-290160.

本実施例ではEPROM(6)にはDIP型のEPROM装置を用い
が、EPROM(6)の型は基本的には任意であり、例えば
セラミック型あるいは樹脂モールド型のLCC,PLCC等のパ
ッケージでも用いることが可能である。LCCおよびPLCC
夫々のタイプのEPROM装置はその底面に四側辺に接続用
の電極が設けられた構造である。LCCおよびPLCC型のEPR
OMはDIP型のEPROMに比べて小型化になるが本実施例では
最っとも普及率の高いDIP型のEPROM装置を用いて説明す
るが、より小型化のシステムを要求する場合にはLCC,PL
CC型のEPROM装置を用いればその効果は大である。ま
た、LCC,PLCC型のEPROMはDIP型と同様にソケットを介し
て基板上に搭載される。
In this embodiment, a DIP type EPROM device is used for the EPROM (6), but the type of the EPROM (6) is basically arbitrary, and for example, it is also used for a ceramic type or resin mold type LCC, PLCC, or other package. It is possible. LCC and PLCC
Each type of EPROM device has a structure in which electrodes for connection are provided on four sides of the bottom surface. LCC and PLCC type EPR
Although the OM is smaller than the DIP type EPROM, this embodiment will be described using the DIP type EPROM device, which has the highest diffusion rate.However, in the case of requiring a more compact system, the LCC, PL
The effect is great if a CC type EPROM device is used. Further, the LCC and PLCC type EPROMs are mounted on the substrate via the sockets similarly to the DIP type.

一方、本発明では、基板(2)の所定位置に孔(4)が
設けられている。この孔(4)は第1図および第2図か
ら明らかな如く、EPROM(6)のリードピンの導出方向
と同じ数だけの孔(4)が設けられている。即ち、本実
施例で用いるEPROM(6)はDIP型タイプのために、基板
(2)には2つの長形状の孔(4)が形成されている。
この孔(4)は上述で説明した導電路(5)の形成前に
プレス打抜工程によって形成されているものとする。本
実施例で使用するEPROM(6)は上述した様にDIP型であ
るがLCC型あるいはPLCC型のEPROMを使用する場合には基
板に形成する孔は図示しないがEPROMと略同一形状の1
つの孔を形成すればよい。
On the other hand, in the present invention, the hole (4) is provided at a predetermined position of the substrate (2). As is apparent from FIGS. 1 and 2, the holes (4) are provided with the same number of holes (4) as the lead pins of the EPROM (6) are led out. That is, since the EPROM (6) used in this embodiment is a DIP type, two elongated holes (4) are formed in the substrate (2).
It is assumed that the hole (4) is formed by the press punching process before the formation of the conductive path (5) described above. The EPROM (6) used in this embodiment is of the DIP type as described above. However, when using the LCC type or PLCC type EPROM, the holes formed in the substrate are not shown, but they have the same shape as the EPROM.
One hole should be formed.

その孔(4)には後述するソケット(16)の一部分が嵌
合されて基板(2)と一体化される。斯る孔(4)の周
端部には基板(2)上に形成された一部分の導電路
(5)の先端部が延在して形成されており、その導電路
(5)の先端部とソケット(16)の電極は所定の半田リ
フロー工程により半田(17)で固着接続されている。
A part of a socket (16) described later is fitted into the hole (4) and integrated with the substrate (2). A part of the conductive path (5) formed on the substrate (2) is formed so as to extend at the peripheral end of the hole (4), and the distal end of the conductive path (5) is formed. The electrodes of the socket and the socket (16) are fixedly connected by the solder (17) by a predetermined solder reflow process.

ソケット(16)は第2図に示す如く、その断面が下駄状
に成る様に形成されており、その下駄状の突出した2つ
の突出部(18)が孔(4)内に嵌合されすき間ができる
こと無く完全シールされている。そのソケット(16)の
接続用電極は孔(4)の周端部に延在形成された導電路
(5)と半田(17)で接続される。孔(4)内にソケッ
ト(16)を嵌合するとソケット(16)の2つの下駄状の
突出部(18)の上面は基板(2)の上面と同一面かある
いは若干突出する様に配置設定されている。EPROM
(6)は斯るソケット(16)の2つの突出部(18)に挿
入されて導電路(5)と接続されることになる。
As shown in FIG. 2, the socket (16) is formed so that its cross section is in the shape of a geta, and the two protruding parts (18) of the geta are fitted into the holes (4) to form a gap. It is completely sealed without any damage. The connection electrode of the socket (16) is connected to the conductive path (5) extending at the peripheral end of the hole (4) by solder (17). When the socket (16) is fitted in the hole (4), the upper surfaces of the two geta-shaped protrusions (18) of the socket (16) are arranged so as to be flush with the upper surface of the substrate (2) or slightly protrude. Has been done. EPROM
(6) will be inserted into the two protrusions (18) of the socket (16) and connected to the conductive path (5).

一方、EPROM(6)のプログラム・データを選択して供
給されるマイクロコンピュータ(7)およびその周辺の
回路素子(8)のIC、トランジスタ、チップ抵抗および
チップコンデンサー等はチップ部品で所望の導電路
(5)上に半田付けあるいはAgペースト等のろう材によ
って付着され、マイクロコンピュータ(7)および回路
素子(8)は近傍の導電路(5)にボンディング接続さ
れている。更に導電路(5)間にはスクリーン印刷によ
るカーボン抵抗体あるいはニッケルメッキによるニッケ
ルメッキ抵抗体が抵抗素子として形成されている。
On the other hand, the ICs, transistors, chip resistors, chip capacitors, etc. of the microcomputer (7) and its peripheral circuit elements (8), which are supplied by selecting the program data of the EPROM (6), are desired conductive paths in chip parts. It is attached to (5) by soldering or a brazing material such as Ag paste, and the microcomputer (7) and the circuit element (8) are connected by bonding to a conductive path (5) in the vicinity. Further, a carbon resistor by screen printing or a nickel-plated resistor by nickel plating is formed as a resistance element between the conductive paths (5).

基板(2)はケース材(9)と固着一体化される。The substrate (2) is fixedly integrated with the case material (9).

ケース材(9)は絶縁部材としての熱可塑性樹脂から形
成され、第2図及び第3図に示す如く、基板(2)と固
着した際空間部が形成される様に箱状に形成されてい
る。その箱状のケース材(9)の周端部は基板(2)の
略周端部に配置されて接着性を有したシール剤(Jシー
ト:商品名)によって基板(2)と強固に固着一体化さ
れる。この結果、基板(2)とケース材(9)間に所定
の封止空間部(21)が形成されることになる。
The case member (9) is formed of a thermoplastic resin as an insulating member, and is formed in a box shape so that a space is formed when it is fixed to the substrate (2) as shown in FIGS. 2 and 3. There is. The peripheral end of the box-shaped case material (9) is arranged substantially at the peripheral end of the substrate (2) and firmly fixed to the substrate (2) by an adhesive sealant (J sheet: product name). Be integrated. As a result, a predetermined sealed space (21) is formed between the substrate (2) and the case material (9).

ところで、孔(4)の周端部には上述した様に複数の導
電路(5)の一端が延在され、その導電路(5)と孔
(4)内に嵌合されたEPROM(6)が挿入されるソケッ
ト(16)が固着される。ソケット(16)が固着された導
電路(5)の他端はマイクロコンピュータ(7)の近傍
に延在されチップ状のマイクロコンピュータ(7)とボ
ンディングワイヤで電気的に接続されている。
By the way, as described above, one end of the plurality of conductive paths (5) is extended to the peripheral end portion of the hole (4), and the EPROM (6) fitted in the conductive path (5) and the hole (4). ) Is inserted into the socket (16). The other end of the conductive path (5) to which the socket (16) is fixed extends near the microcomputer (7) and is electrically connected to the chip-shaped microcomputer (7) by a bonding wire.

ここでEPROM(6)とマイクロコンピュータ(7)との
位置関係について述べる。第7図はEPROM(6)を挿入
するソケット(16)とマイクロコンピュータ(7)とを
基板(2)上に配置したときの要部拡大図であり、EPRO
M(6)が挿入されるソケット(16)とチップ状のマイ
クロコンピュータ(7)とは第7図に示す如く、多数本
の導電路(5)を介して接続されるため、その導電路
(5)の引回しを短くするためにEPROM(6)を挿入す
るソケット(16)とマイクロコンピュータ(7)は夫
々、隣接する位置かあるいはできるだけ近傍に位置する
様に配置される。従ってEPROM(6)を挿入するソケッ
ト(16)とマイクロコンピュータ(7)との導電路
(5)の引回しは最短距離で形成でき基板上の実装面積
を有効に使用することができる。EPROM(6)とその近
傍あるいは隣接した位置に配置されたチップ状のマイク
ロコンピュータ(7)は第7図の如く、マイクロコンピ
ュータ(7)の近傍に延在された導電路(5)先端部と
ワイヤ線によってボンディング接続されEPROM(6)を
挿入するソケット(16)と電気的に接続される。
Here, the positional relationship between the EPROM (6) and the microcomputer (7) will be described. FIG. 7 is an enlarged view of an essential part when the socket (16) for inserting the EPROM (6) and the microcomputer (7) are arranged on the substrate (2).
As shown in FIG. 7, the socket (16) into which the M (6) is inserted and the chip-shaped microcomputer (7) are connected through a large number of conductive paths (5). The socket (16) into which the EPROM (6) is inserted to shorten the routing of 5) and the microcomputer (7) are arranged so as to be adjacent to each other or as close to each other as possible. Therefore, the routing of the conductive path (5) between the socket (16) for inserting the EPROM (6) and the microcomputer (7) can be formed in the shortest distance, and the mounting area on the substrate can be effectively used. As shown in FIG. 7, the EPROM (6) and the chip-shaped microcomputer (7) arranged in the vicinity of or adjacent to the EPROM (6) are connected to the tip of the conductive path (5) extending in the vicinity of the microcomputer (7). It is bonded and connected by a wire wire and electrically connected to a socket (16) into which the EPROM (6) is inserted.

ところで、EPROM(6)はソケット(16)に挿入されて
基板(2)の露出面上に搭載されることになり、EPROM
(6)の全体が外部に露出することになる。即ち、EPRO
M(6)だけが基板外に搭載されることになり、EPROM
(6)以外のマイクロコンピュータ(7)およびその周
辺回路素子(8)は基板(2)とケース材(9)とで形
成された封止空間(21)内に配置されることになる。
By the way, the EPROM (6) is inserted into the socket (16) and mounted on the exposed surface of the substrate (2).
The whole of (6) will be exposed to the outside. That is, EPRO
Only M (6) will be mounted outside the board, and EPROM
The microcomputer (7) and its peripheral circuit element (8) other than (6) are arranged in the sealed space (21) formed by the substrate (2) and the case material (9).

上述の如く、EPROM(6)と接続されるマイクロコンピ
ュータ(7)およびその周辺の回路素子(8)は基板
(2)とケース材(9)で形成された封止空間部(21)
に配置する様に設定されている。更に述べると、チップ
状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素子
の全ての素子が封止空間部(21)内に設けられている。
As described above, the microcomputer (7) connected to the EPROM (6) and the circuit elements (8) around it are the sealed space (21) formed by the substrate (2) and the case material (9).
It is set to be placed in. Furthermore, all the chip-shaped electronic components and resistive elements such as printing resistors and plating resistors are provided in the sealing space (21).

一方、EPROM(6)の全体が露出されているためそのEPR
OM(6)の上面には遮光用のシール材(22)が接着され
光を完全に遮光する。
On the other hand, since the entire EPROM (6) is exposed, its EPR
A light blocking sealing material (22) is adhered to the upper surface of the OM (6) to completely block light.

ところで、第8図ではEPROM(6)が挿入されるソケッ
ト(16)は2つの突出部が一体化された形状を示した
が、この場合ソケット(16)自体の面積で実装密度を低
下する恐れがあるため、より実装密度を向上するために
は第8図に示す様にソケット(16)を2つに分割して使
用することも可能である。この場合、2つのソケット
(16)間に導電路(5)を形成でき、その面積を有効に
使用することができる。
By the way, in FIG. 8, the socket (16) into which the EPROM (6) is inserted has a shape in which two protrusions are integrated. In this case, the area of the socket (16) itself may reduce the mounting density. Therefore, in order to further improve the packaging density, the socket (16) can be divided into two and used as shown in FIG. In this case, the conductive path (5) can be formed between the two sockets (16), and the area can be effectively used.

本実施例でEPROM(6)のデータ消去を行う場合はシー
ル材(22)を剥して紫外線を照射するかあるいはソケッ
ト(16)からEPROM(6)を離脱して紫外線を照射する
ケースがある。また、再書込みの場合はEPROM(6)を
ソケットから離脱して一般的なROMライターを使用して
電気的に書込みを行い、書込み後、ソケット(16)に挿
入すればよい。
When erasing the data of the EPROM (6) in this embodiment, the sealing material (22) is peeled off and ultraviolet rays are irradiated, or the EPROM (6) is removed from the socket (16) and ultraviolet rays are irradiated. For rewriting, the EPROM (6) may be removed from the socket, electrically written using a general ROM writer, and then inserted into the socket (16) after writing.

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。
A specific example of a hybrid integrated circuit device for a modem using the present invention will be shown below.

先ず、モデム(MODEM)とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。
First, a modem (MODEM) exists for data communication in which digitized data handled by a data terminal such as a personal computer is transmitted and received at a distance from each other using a telephone line. The function of the modem is to modulate the digitized data by using the frequency that can be used in the telephone line, convert it into an analog signal and put it on the telephone line, and the analog signal modulated with the data sent from the other party. It has the function of demodulating and returning to digitized data.

第9図に示したブロック図に基づいてモデムを簡単に説
明する。
The modem will be briefly described based on the block diagram shown in FIG.

第9図は集積回路基板(2)上にモデムを搭載したとき
のブロック図である。
FIG. 9 is a block diagram when a modem is mounted on the integrated circuit board (2).

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース(31)と、DTEインターフェース(31)より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ(7)と、マイクロコンピュータ
(7)からアドレスされるデータを内蔵したEPROM
(6)と、マイクロコンピュータ(7)からの出力信号
を変復調しNCU(NETWORK CONTROL UNIT)に出力する
第1および第2の変復調回路(32)(33)と、マイクロ
コンピュータ(7)からの出力信号に応じて所望のDTMF
信号(トーン信号)を発生するDTMF発生器(34)とから
構成されている。
The modem stores a data transmitted from a personal computer in a built-in memory and outputs the data, and a micro that outputs a predetermined output signal based on the data output from the DTE interface (31). EPROM containing data addressed by the computer (7) and the microcomputer (7)
(6), first and second modulation / demodulation circuits (32) (33) that modulate and demodulate the output signal from the microcomputer (7) and output to the NCU (NETWORK CONTROL UNIT), and output from the microcomputer (7) Desired DTMF depending on the signal
And a DTMF generator (34) for generating a signal (tone signal).

DTEインターフェース(31)は例えばSTC9610(セイコー
エプソン)等のICより成り、第10図の如く、パソコンの
出力信号を供給し、その出力信号を内蔵メモリー内に蓄
積してマイクロコンピュータ(7)へ出力する送信メモ
リー部(35)と、マイクロコンピュータ(7)からの出
力信号が供給される信号を内蔵メモリー内に蓄積してパ
ソコン(38)へ出力する受信メモリー部(36)と、送信
メモリー部(35)および受信メモリー部(36)を介して
入出力される夫々の信号を切替える制御部(37)とから
なり、パソコン(38)とマイクロコンピュータ(7)と
を接続するための所定の機能を有するものである。
The DTE interface (31) is composed of an IC such as STC9610 (Seiko Epson), supplies the output signal of the personal computer, stores the output signal in the built-in memory and outputs it to the microcomputer (7) as shown in FIG. A transmission memory section (35), a reception memory section (36) for accumulating a signal supplied with an output signal from the microcomputer (7) in the internal memory and outputting the signal to the personal computer (38), and a transmission memory section ( 35) and a control section (37) for switching respective signals input and output through the reception memory section (36), and has a predetermined function for connecting the personal computer (38) and the microcomputer (7). I have.

マイクロコンピュータ(7)は例えばSTC9620(セイコ
ーエプソン)等のICより成り、第11図の如く、DTEイン
ターフェース(31)から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース(31)に出力信号を出力する応答
コード生成部とからなる。
The microcomputer (7) is composed of, for example, an IC such as STC9620 (Seiko Epson), and as shown in FIG. 11, it is recognized by the command recognition unit that recognizes the output signal output from the DTE interface (31) and the command recognition unit. The command decoding unit that decodes the output signal, the command execution unit that compares the data in the memory unit based on the signal decoded by the command decoding unit and supplies the data to the modem circuit, the data in the command decoding unit and the data in the memory unit When incorrect data is supplied to the command execution unit as a result of comparison with
The DTE interface (31) includes a response code generation unit that outputs an output signal.

変復調回路(38)はマイクロコンピュータ(7)から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
(7)へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第1の変復調回路(32)は30
0bpsの低速変復調回路であり、第2の変復調回路(33)
は1200bpsの中速変復調回路である。夫々の第1および
第2の変復調回路(32)(33)はマイクロコンピュータ
(7)により、いずれか一方の変復調回路が選択され
る。
The modulation / demodulation circuit (38) converts the digital signal transmitted from the microcomputer (7) into an analog signal and transmits it to the NCU unit. On the contrary, it converts an analog signal transmitted from the NCU unit into a digital signal and transmits it to the microcomputer (7), and includes low-speed and medium-speed circuits. The first modulation / demodulation circuit (32) is 30
This is a low-speed modulation / demodulation circuit of 0 bps, and the second modulation / demodulation circuit (33)
Is a 1200bps medium speed modulation / demodulation circuit. One of the first and second modulation / demodulation circuits (32, 33) is selected by the microcomputer (7).

DTMF発生器(34)はマイクロコンピュータ(7)のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
(39)に出力して電話回線へ信号を供給する。
The DTMF generator (34) generates a predetermined DTMF signal by inputting the data output from the command execution unit of the microcomputer (7) to the input terminals of each of COL and ROW, and transmits AMP.
Output to (39) and supply signal to telephone line.

EPROM(6)内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ(7)のアドレスに基づいてマイクロコン
ピュータ(7)に供給される。
Program data for setting various modes of the modem is stored in the EPROM (6) and is supplied to the microcomputer (7) based on the address of the microcomputer (7).

次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly described.

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ(38)からの読出し信号に基づいて制御スイッチ
(40)が動作し、所定のアドレスデータがEPROM(7)
に供給され、そのアドレスに基づいたEPROM(6)のプ
ログラム・データがマイクロコンピュータ(7)に供給
され、通信を行う夫々のモデムの通信規格(BELL/CCITT
規格)、通信速度(300/1200bps)、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。
First, when the personal computer communication is started, the control switch (40) operates based on the read signal from the microcomputer (38), and the predetermined address data is transferred to the EPROM (7).
Is supplied to the microcomputer (7), and the program data of the EPROM (6) based on the address is supplied to the microcomputer (7), and the communication standard (BELL / CCITT) of each modem is used for communication.
Standard), communication speed (300 / 1200bps), matching of data format, switching of DIP switch mode, etc. are checked to see if they match.

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス(31)に入力され、電話番号を解読する為にマイクロ
コンピュータ(7)に転送される。その解読した結果を
DTMF発生器(34)に送信し、DTMF発生器(34)からDTMF
信号が発信されその信号は送信AMP(39)、ライントラ
ンス(41)を介して一般電話回線へ転送される。
Assuming that the various modes are the same, enter the telephone number of the answering modem into the personal computer. The telephone number is input to the DTE interface (31) for interfacing with a personal computer and transferred to the microcomputer (7) for decoding the telephone number. The decrypted result
Send to DTMF generator (34) and DTMF from DTMF generator (34)
A signal is transmitted and the signal is transferred to a general telephone line via a transmission AMP (39) and a line transformer (41).

転送されたDTMF信号は応答側のモデムに体して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーンを起呼側のモデムに対して送出する。
The transferred DTMF signal is transmitted to the modem on the answer side to issue a call signal, and the modem on the answer side receives the call signal and automatically receives the call. Then, the answering modem sends an answer tone for the connection procedure to the calling modem.

起呼側のモデムではライントランス(41)、受信アンプ
(42)を通り低速変復調回路(32)でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。
The modem on the calling side passes through the line transformer (41) and the receiving amplifier (42), and the low speed modulation / demodulation circuit (32) detects whether or not the answer tone is a predetermined answer tone for the modem on the calling side. . If it is a predetermined answer tone, the communication state is entered.

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース(31)に入力し、その
データをマイクロコンピュータ(7)に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
(32)に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP(39)、ライントランス(41)
を介して応答側のモデムに送信される。
In the communication state, parallel data from the personal computer is input to the DTE interface (31) based on a predetermined key input signal from the keyboard of the calling personal computer, and the data is transferred to the microcomputer (7). Here, the parallel data is converted into serial data. The digital signal converted into serial data is transmitted to the low speed modulation / demodulation circuit (32). Here, the digital signal is converted into an analog signal, frequency modulation FSK is performed based on the communication standard corresponding to it, transmission AMP (39), line transformer (41)
To the modem on the answering side.

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス(41)、受信AMP(42)を介して低
速変復調回路(32)に入力される。ここでアナログ信号
はデジタル信号に変換されDTEインターフェース(31)
に入力され、シリアルデジタル信号からパラレルデジタ
ル信号に変換されて起呼側のパソコンに入力される。そ
の結果起呼側へパソコンと応答側のパソコンは全二重通
信ができる様になりパソコン通信が実現する。
On the other hand, the frequency-modulated analog signal sent by the key input signal of the responding personal computer is sent to the calling modem and input to the low speed modulation / demodulation circuit (32) via the line transformer (41) and receiving AMP (42). To be done. Here analog signals are converted to digital signals and DTE interface (31)
The serial digital signal is converted to a parallel digital signal and input to the calling personal computer. As a result, the personal computer for the calling side and the personal computer for the answering side can perform full-duplex communication, thus realizing personal computer communication.

第12図は第9図で示したモデム回路を本実施例で用いた
基板(2)上に実装した場合の平面図であり、実装され
る回路素子の符号は同一番号とする。EPROM(6)とマ
イクロコンピュータ(7)との接続はバスラインで示
す。尚、複数の回路素子を接続する導電路は煩雑のため
省略する。
FIG. 12 is a plan view of the modem circuit shown in FIG. 9 mounted on the substrate (2) used in this embodiment, and the circuit elements mounted have the same reference numerals. The connection between the EPROM (6) and the microcomputer (7) is shown by a bus line. The conductive paths connecting the plurality of circuit elements are omitted because they are complicated.

第12図に示す如く、基板(2)の対向する周端部には外
部リード端子(12)が固着される複数の固着用パッド
(5a)が設けられている。固着パッド(5a)から延在さ
れる導電路(5)上所定位置には複数の回路素子(8)
およびEPROM(6)を搭載するソケット(16)が固着さ
れる。斯る基板(2)上にはEPROM(6)以外のマイク
ロコンピュータ(7)を含む複数の回路素子(8)が固
着されており、(31)はDTEインターフェース、(32)
(33)は第1および第2の変復調回路、(34)はDTMF発
生回路、(40)はEPROM(6)を制御する制御スイッ
チ、(7)はマイクロコンピュータ、(8)はコンデン
サー等のチップ部品である。
As shown in FIG. 12, a plurality of fixing pads (5a) to which the external lead terminals (12) are fixed are provided on the opposing peripheral ends of the substrate (2). A plurality of circuit elements (8) are provided at predetermined positions on the conductive path (5) extending from the fixing pad (5a).
And the socket (16) carrying the EPROM (6) is fixed. A plurality of circuit elements (8) including a microcomputer (7) other than the EPROM (6) are fixed on the substrate (2), (31) is a DTE interface, and (32)
(33) is the first and second modulation / demodulation circuits, (34) is a DTMF generation circuit, (40) is a control switch for controlling the EPROM (6), (7) is a microcomputer, (8) is a chip such as a capacitor. It is a part.

第12図に示す如く、マイクロコンピュータ(7)の近傍
あるいは隣接する位置にEPROM(6)が搭載されるソケ
ット(16)が固着される。マイクロコンピュータ(7)
の近傍あるいは隣接する位置にソケット(16)を固着す
ることで、マイクロコンピュータ(7)とEPROM(6)
とのバスライン、即ち導電路(6)の引回し線の距離を
最短でしかも最小の距離で引回すことができ、他の実装
パターンを有効に使用できると共に高密度実装が行え
る。尚、一点鎖線で囲まれた領域は接着シートでケース
材(9)が固着される領域を示す。
As shown in FIG. 12, the socket (16) on which the EPROM (6) is mounted is fixed near or adjacent to the microcomputer (7). Microcomputer (7)
By fixing the socket (16) near or adjacent to the microcomputer (7) and EPROM (6)
The distance between the bus line and the wiring line of the conductive path (6) can be set to the shortest distance and the shortest distance, and other mounting patterns can be effectively used and high-density mounting can be performed. The area surrounded by the alternate long and short dash line shows the area where the case material (9) is fixed with an adhesive sheet.

第13図は第12図で示した基板(2)上にケース材(9)
を介して他方の基板(2)を固着したときのモデム用の
混成集積回路装置の完成品で平面図であり、基板(2)
の上面からはEPROM(6)だけが露出された状態とな
る。即ち、EPROM(6)以外の他の素子は全てケース材
(9)と基板(2)とで形成された封止空間(21)内に
封止されEPROM(6)だけが基板外に搭載されるのでEPR
OM(6)の挿脱が必要に応じて自由自在に行うことがで
きる。
FIG. 13 shows a case material (9) on the substrate (2) shown in FIG.
FIG. 3 is a plan view of a finished product of the hybrid integrated circuit device for a modem when the other substrate (2) is fixed via the substrate (2).
Only the EPROM (6) is exposed from the upper surface of the. That is, all the elements other than the EPROM (6) are sealed in the sealing space (21) formed by the case material (9) and the substrate (2), and only the EPROM (6) is mounted outside the substrate. So EPR
The OM (6) can be freely inserted and removed as needed.

以上に詳述したモデム用の混成集積回路装置のEPROM
(6)には製品仕様の多様化に備え、仕向地、OEM、自
社販売等セットメーカ(ユーザ)が要望する仕様変更に
対して容易に対応することができる。即ち、EPROM
(6)以外の回路構成はあらかじめ各種の仕様変更に対
応する様に設計されていたが、特定のユーザの仕様に基
づいて混成集積回路を設計すると、他のユーザ仕様と一
致しないことがあった場合、従来では混成集積回路自体
の設計を見なおす必要があった。
EPROM for hybrid integrated circuit device for modems detailed above
In (6), in order to prepare for diversification of product specifications, it is possible to easily deal with specification changes required by the set maker (user) such as destination, OEM, and in-house sales. That is, EPROM
Circuit configurations other than (6) were designed in advance to accommodate various specification changes, but when a hybrid integrated circuit was designed based on the specifications of a specific user, it may not match the specifications of other users. In that case, conventionally, it was necessary to review the design of the hybrid integrated circuit itself.

しかし本発明の混成集積回路装置ではEPROM(6)がソ
ケット(16)を介して基板(2)の露出表面上に載置さ
れているため、EPROM(6)の離脱が行えるのでユーザ
側でEPROMを選択して実装するだけで1つの混成集積回
路装置で多機種の混成集積回路装置の実現が行える。
However, in the hybrid integrated circuit device of the present invention, since the EPROM (6) is placed on the exposed surface of the substrate (2) through the socket (16), the EPROM (6) can be detached, so that the EPROM (6) can be removed by the user. It is possible to realize multiple types of hybrid integrated circuit devices with one hybrid integrated circuit device only by selecting and mounting.

斯る本発明に依れば、基板(2)の所望位置に孔(4)
を設け、導電路(5)と接続すると共に孔(4)内にリ
ードピン挿入部が外側方向になる様にソケット(16)を
嵌合し、そのソケット(16)にEPROM(6)を挿入して
二枚の基板(2)(3)とケース材(9)とで形成され
た封止空間(21)にマイクロコンピュータ(7)および
その他の回路素子(8)を配置することにより、混成集
積回路とEPROMとが一体化し且つ小型化となるシステム
が提供できると共にEPROM(6)の挿脱が自由自在に行
える。
According to the present invention, holes (4) are formed at desired positions on the substrate (2).
Is provided, and the socket (16) is fitted into the hole (4) so that the lead pin insertion part faces outward in the hole (4), and the EPROM (6) is inserted into the socket (16). By arranging a microcomputer (7) and other circuit elements (8) in a sealed space (21) formed by two substrates (2) and (3) and a case material (9), A system in which the circuit and the EPROM are integrated and miniaturized can be provided, and the EPROM (6) can be freely inserted and removed.

(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1に基板
(2)の所望位置に孔(4)を設け、その孔(4)に固
着し基板(2)上の所望の導電路(5)に接続されたソ
ケット(16)にEPROM(6)を挿入接続しているので、E
PROM(6)の載置位置を任意に選定できる利点を有す
る。このため内蔵するマイクロコンピュータ(7)との
電気的接続を考慮して、効率良くEPROM(6)とマイク
ロコンピュータ(7)とを接続でき信号線の引回しを不
要にできる。更に詳述すると、EPROM(6)の隣接する
位置に最も関連の深いマイクロコンピュータ(7)を配
置でき、その結果EPROM(6)とマイクロコンピュータ
(7)間のデータのやりとりを行うデータ線を最短距離
あるいは最も設計容易なレイアウトで実現でき、データ
線の引回しによる実装密度のロスを最小限に抑制でき
る。
(G) Effect of the Invention As described in detail above, according to the present invention, firstly, a hole (4) is provided at a desired position of the substrate (2) and the substrate (2) is fixed to the hole (4). Since the EPROM (6) is inserted and connected to the socket (16) connected to the desired conductive path (5) above, E
This has the advantage that the placement position of the PROM (6) can be arbitrarily selected. Therefore, considering the electrical connection with the built-in microcomputer (7), the EPROM (6) and the microcomputer (7) can be efficiently connected, and the wiring of the signal line can be eliminated. More specifically, the most closely related microcomputer (7) can be arranged at a position adjacent to the EPROM (6), and as a result, the data line for exchanging data between the EPROM (6) and the microcomputer (7) can be minimized. It can be realized with the distance or the layout that is most easily designed, and the loss of the mounting density due to the routing of the data lines can be suppressed to the minimum.

第2の基板(2)の所望位置の孔(4)に嵌合されたソ
ケット(16)にEPROM(6)を挿入配置しているので、
市販のモールド型のEPROM(6)を用いているにも拘ら
ず一体化した小型の混成集積回路装置として取り扱える
利点を有する。更に集積回路基板(2)上の組み込むマ
イクロコンピュータおよびその周辺回路素子の実装密度
を向上することにより、従来必要とされたプリント基板
を廃止でき、1つの小型化されたEPROM(6)を着脱自
在に内蔵する混成集積回路装置を実現できる。更にEPRO
M(6)が基板露出面上に配置されることになり、EPROM
着脱が容易に行える。
Since the EPROM (6) is inserted and arranged in the socket (16) fitted in the hole (4) at the desired position of the second substrate (2),
Despite the use of a commercially available mold type EPROM (6), it has an advantage that it can be handled as an integrated small hybrid integrated circuit device. Furthermore, by improving the packaging density of the microcomputer and its peripheral circuit elements to be incorporated on the integrated circuit board (2), the conventionally required printed circuit board can be eliminated and one miniaturized EPROM (6) can be detachably attached. It is possible to realize a hybrid integrated circuit device that is built into the. Furthermore EPRO
M (6) will be placed on the exposed surface of the substrate, and EPROM
Easy to put on and take off.

第3に集積回路基板(2)として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
(5)として銅箔(11)を用いることにより、導電路
(5)の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。
Thirdly, by using a metal substrate as the integrated circuit board (2), the heat radiation effect thereof can be greatly improved compared with the printed circuit board, which can contribute to further improvement of the mounting density. Further, by using the copper foil (11) as the conductive path (5), the resistance value of the conductive path (5) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or larger than that of the printed circuit board.

第4にEPROM(6)として市販されているデュアルイン
ライン型あるいはLCC型を用いることができるので、混
成集積回路装置へのEPROM(6)の実装が極めて容易に
実現できる利点を有する。
Fourthly, since a commercially available dual in-line type or LCC type can be used as the EPROM (6), there is an advantage that the EPROM (6) can be very easily mounted on the hybrid integrated circuit device.

第5にEPROM(6)と接続されるマイクロコンピュータ
(7)およびその周辺回路素子(8)はケース材(9)
と集積回路基板(2)とで形成される封止空間(21)に
ダイ形状あるいはチップ形状で組み込まれるので、従来
のプリント基板の様に樹脂モールドしたものに比較して
極めて占有面積が小さくなり、実装密度の大幅に向上で
きる利点を有する。
Fifth, the microcomputer (7) connected to the EPROM (6) and its peripheral circuit elements (8) are case materials (9).
Since it is incorporated in the sealing space (21) formed by the integrated circuit board (2) and the integrated circuit board (2) in a die shape or a chip shape, the occupied area is much smaller than that of a conventional printed circuit board molded with resin. , Has the advantage that the packaging density can be greatly improved.

第6にケース材(9)と集積回路基板(2)の周端を実
質的に一致させることにより、集積回路基板(2)のほ
ぼ全面を封止空間(21)として利用でき、実装密度の向
上と相まって極めてコンパクトな混成集積回路装置を実
現できる。
Sixth, by making the peripheral edges of the case material (9) and the integrated circuit board (2) substantially coincide with each other, almost the entire surface of the integrated circuit board (2) can be used as the sealing space (21), and the mounting density Combined with the improvement, an extremely compact hybrid integrated circuit device can be realized.

第7に集積回路基板(2)の一辺あるいは相対向する辺
から外部リード端子(12)を導出でき、極めて多ピンの
混成集積回路装置を実現できる利点を有する。
Seventh, the external lead terminals (12) can be led out from one side of the integrated circuit board (2) or the opposite sides, which has an advantage that an extremely multi-pin hybrid integrated circuit device can be realized.

【図面の簡単な説明】[Brief description of drawings]

第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は第1図のII−II断面図、第4図は本
実施例で用いる基板断面図、第5図は本実施例で用いる
EPROMを示す斜視図、第6図は第5図の断面図、第7図
はEPROMが挿入されるソケットとマイクロコンピュータ
との位置関係を示す斜視図、第8図は第7図で示した他
の実施例を示す斜視図、第9図は本実施例で用いるモデ
ム回路を示すブロック図、第10図は第9図で示したモデ
ムのDTEインターフェースを示すブロック図、第11図は
第9図で示したモデムのマイクロコンピュータを示すブ
ロック図、第12図は第9図で示したブロック図を基板上
に実装したときの平面図、第13図は第12図で示した基板
上にケース材を介して他方の基板を固着したときの平面
図、第14図および第15図は従来のEPROM実装構造を示す
斜視図である。 (1)……混成集積回路装置、(2)……集積回路基
板、(5)……導電路、(6)……EPROM、(7)……
マイクロコンピュータ、(8)……回路素子、(4)…
…孔、(9)……ケース材、(16)……ソケット。
FIG. 1 is a perspective view showing this embodiment, and FIG. 2 is I- in FIG.
I sectional view, FIG. 3 is a II-II sectional view of FIG. 1, FIG. 4 is a substrate sectional view used in this embodiment, and FIG. 5 is used in this embodiment.
FIG. 6 is a perspective view showing the EPROM, FIG. 6 is a cross-sectional view of FIG. 5, FIG. 7 is a perspective view showing the positional relationship between the socket into which the EPROM is inserted and the microcomputer, and FIG. 8 is other than that shown in FIG. FIG. 9 is a block diagram showing a modem circuit used in this embodiment, FIG. 10 is a block diagram showing a DTE interface of the modem shown in FIG. 9, and FIG. 11 is FIG. Fig. 12 is a block diagram showing the microcomputer of the modem shown in Fig. 12, Fig. 12 is a plan view when the block diagram shown in Fig. 9 is mounted on a substrate, and Fig. 13 is a case material on the substrate shown in Fig. 12. FIGS. 14 and 15 are perspective views showing a conventional EPROM mounting structure when the other substrate is fixed via the. (1) ... hybrid integrated circuit device, (2) ... integrated circuit board, (5) ... conductive path, (6) ... EPROM, (7) ...
Microcomputer, (8) ... Circuit element, (4) ...
… Hole, (9) …… Case material, (16) …… Socket.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中本 修 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 小池 保広 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 金子 正雄 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 上野 聖和 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 斎藤 保雄 群馬県山田郡大間々町大間々414―1 東 京アイシー株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Osamu Nakamoto 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Katsumi Okawa 2-18 Keiyo Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuhiro Koike, 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Masao Kaneko 2-18, Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seiwa Ueno 2-18, Keihanhondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuo Saito 41-1, Omama-cho, Yamama-gun, Gunma Prefecture Tokyo IC

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】集積回路基板と、 前記基板上に形成された所望パターンを有する導電路
と、 前記導電路に接続された樹脂モールドされた不揮発性メ
モリーと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板に一体化されたケース材とを具備し、 前記基板の所望位置に孔を設け、前記孔に固着し前記基
板上の所望の導電路に接続されたソケットに前記不揮発
性メモリーを挿入し、前記基板と前記ケース材で形成さ
れた封止空間に前記マイクロコンピュータおよびその周
辺回路素子を配置したことを特徴とする混成集積回路装
置。
1. An integrated circuit substrate, a conductive path having a desired pattern formed on the substrate, a resin-molded nonvolatile memory connected to the conductive path, and data supplied from the memory, A microcomputer connected to a conductive path on the substrate and its peripheral circuit element; and a case member integrated with the substrate, a hole is provided at a desired position of the substrate, and the hole is fixed to the hole and fixed on the substrate. The non-volatile memory is inserted into a socket connected to a desired conductive path, and the microcomputer and its peripheral circuit elements are arranged in a sealed space formed by the substrate and the case material. Integrated circuit device.
【請求項2】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項1記載の混成集
積回路装置。
2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate.
【請求項3】前記導電路として銅箔を用いたことを特徴
とする請求項1記載の混成集積回路装置。
3. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path.
【請求項4】前記不揮発性メモリーはデュアルインライ
ン型樹脂モールドされていることを特徴とする請求項1
記載の混成集積回路装置。
4. The non-volatile memory is dual in-line type resin molded.
A hybrid integrated circuit device as described.
【請求項5】前記孔と前記ソケットはハメチックシール
されていることを特徴とする請求項1記載の混成集積回
路装置。
5. The hybrid integrated circuit device according to claim 1, wherein the hole and the socket are hermetically sealed.
【請求項6】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項1記
載の混成集積回路装置。
6. The hybrid integrated circuit device according to claim 1, wherein the microcomputer is mounted on the conductive path in a die shape.
【請求項7】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項1記載
の混成集積回路装置。
7. The hybrid integrated circuit device according to claim 1, wherein a chip resistor and a chip capacitor are used as the peripheral circuit element.
【請求項8】前記ケース材の周端部を前記基板の周端部
とほぼ一致させたことを特徴とする請求項1記載の混成
集積回路装置。
8. The hybrid integrated circuit device according to claim 1, wherein a peripheral end portion of the case material is substantially aligned with a peripheral end portion of the substrate.
【請求項9】前記ソケットは前記導電路と接続されてい
ることを特徴とする請求項1記載の混成集積回路装置。
9. The hybrid integrated circuit device according to claim 1, wherein the socket is connected to the conductive path.
【請求項10】前記不揮発性メモリーの上面に遮光用の
シール材を設けたことを特徴とする請求項1記載の混成
集積回路装置。
10. The hybrid integrated circuit device according to claim 1, wherein a sealing material for shading is provided on an upper surface of the non-volatile memory.
JP12090389A 1989-04-20 1989-05-15 Hybrid integrated circuit device Expired - Lifetime JPH0680773B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12090389A JPH0680773B2 (en) 1989-05-15 1989-05-15 Hybrid integrated circuit device
US07/510,468 US5159433A (en) 1989-04-20 1990-04-18 Hybrid integrated circuit device having a particular casing structure
EP90107445A EP0393671B1 (en) 1989-04-20 1990-04-19 Hybrid integrated circuit device
DE69031142T DE69031142T2 (en) 1989-04-20 1990-04-19 Integrated hybrid circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12090389A JPH0680773B2 (en) 1989-05-15 1989-05-15 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH02299254A JPH02299254A (en) 1990-12-11
JPH0680773B2 true JPH0680773B2 (en) 1994-10-12

Family

ID=14797850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12090389A Expired - Lifetime JPH0680773B2 (en) 1989-04-20 1989-05-15 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0680773B2 (en)

Also Published As

Publication number Publication date
JPH02299254A (en) 1990-12-11

Similar Documents

Publication Publication Date Title
JPH0680792B2 (en) Hybrid integrated circuit device
JPH0680767B2 (en) Hybrid integrated circuit device
JPH0680773B2 (en) Hybrid integrated circuit device
JPH0680771B2 (en) Hybrid integrated circuit device
JPH0680784B2 (en) Hybrid integrated circuit device
JPH0680781B2 (en) Hybrid integrated circuit device
JPH0680774B2 (en) Hybrid integrated circuit device
JPH0680780B2 (en) Hybrid integrated circuit device
JPH0758754B2 (en) Hybrid integrated circuit device
JPH0680763B2 (en) Hybrid integrated circuit device
JPH0680770B2 (en) Hybrid integrated circuit device
JPH0680772B2 (en) Hybrid integrated circuit device
JPH0680778B2 (en) Hybrid integrated circuit device
JPH0680775B2 (en) Hybrid integrated circuit device
JPH0680764B2 (en) Hybrid integrated circuit device
JPH02298060A (en) Hybrid integrated circuit device
JPH0680776B2 (en) Hybrid integrated circuit device
JPH0680766B2 (en) Hybrid integrated circuit device
JPH0680768B2 (en) Hybrid integrated circuit device
JPH0680765B2 (en) Hybrid integrated circuit device
JPH0680787B2 (en) Hybrid integrated circuit device
JPH0680769B2 (en) Hybrid integrated circuit device
JPH0680783B2 (en) Hybrid integrated circuit device
JPH0680786B2 (en) Hybrid integrated circuit device
JPH0680777B2 (en) Hybrid integrated circuit device