JPH0680766B2 - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH0680766B2
JPH0680766B2 JP10078789A JP10078789A JPH0680766B2 JP H0680766 B2 JPH0680766 B2 JP H0680766B2 JP 10078789 A JP10078789 A JP 10078789A JP 10078789 A JP10078789 A JP 10078789A JP H0680766 B2 JPH0680766 B2 JP H0680766B2
Authority
JP
Japan
Prior art keywords
eprom
integrated circuit
substrate
hybrid integrated
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10078789A
Other languages
Japanese (ja)
Other versions
JPH02278863A (en
Inventor
浩二 長浜
明 風見
永 清水
修 中本
克実 大川
保広 小池
正雄 金子
聖和 上野
保雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10078789A priority Critical patent/JPH0680766B2/en
Priority to US07/510,468 priority patent/US5159433A/en
Priority to EP90107445A priority patent/EP0393671B1/en
Priority to DE69031142T priority patent/DE69031142T2/en
Publication of JPH02278863A publication Critical patent/JPH02278863A/en
Publication of JPH0680766B2 publication Critical patent/JPH0680766B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM(紫外線消去形ブログラマブル・リード・
オンリ・メモリー)を実装してなるEPROM内蔵型の混成
集積回路装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a resin-sealed non-volatile memory on an integrated circuit substrate,
For example EPROM (ultraviolet ray erasable blogable lead
EPROM built-in type hybrid integrated circuit device in which only memory is mounted.

(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路(IC)
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。
(B) Conventional technology EPRO with a UV irradiation window that can erase and rewrite memory information that has already been written by UV irradiation.
The M element is preferably used in various electronic devices. This E
Most of PROM elements are currently mounted on a printed wiring board together with an integrated circuit for control or driving. In order to rewrite information once written, it is usually mounted on a printed wiring board that is easily removable. ing. For various electronic devices that are required to be smaller and lighter, a semiconductor integrated circuit (IC) is mounted on the printed wiring board by a technique called chip-on-board.
The chip is directly mounted, and after the required wiring is provided, the IC chip including this wiring portion is covered with a synthetic resin, and the size and weight are extremely reduced.

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。
On the other hand, EPROM chips that require an ultraviolet irradiation window cannot be reduced in size and weight because the irradiation window becomes a neck and is still manufactured by being assembled in a sardip type package and mounted on a printed wiring board.

かかる従来のEPROM素子の実装構造を第12図に従って説
明すると、第12図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン(4
1)が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板(42)のスルーホール(43)にサーディ
ップ型パッケージに組込まれEPROM素子(44)が搭載さ
れている。このEPROM素子(44)はヘッダー(45)およ
びキャップ(46)を有し、前記ヘッダー(45)はセラミ
ック基材(47)に外部導出リード(48)か低融点ガラス
材で接着されている。又このヘッダー(45)はガラスに
金粉が多量に混入したいわゆる金ペーストを焼結した素
子搭載部(50)が前記低融点ガラス材上或はセラミック
基材(47)上に接着されており、この素子搭載部(50)
にEPROMチップ(51)が紫外線照射面を上にして装着さ
れ、このチップ(51)の電極と前記外部導出リード(4
8)とが金属細線(52)によって接続されている。前記
キャップ(46)は蓄部材であって、前記EPROMチップ(5
1)の紫外線照射面と対向する部分に窓(53)を有する
セラミック基材(54)を含み、このキャップ(46)は低
融点ガラスによってヘッダー(45)に配置されたEPROM
チップ(51)を密封している。この様にEPROMチップ(5
1)を密封したEPROM素子(44)は、前記絶縁性基板(4
2)のスルーホール(43)に外部導出リード(48)を挿
通させ半田によって固定される。このスルーホール(4
3)は導電性配線パターン(41)によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部(55)から図示しない雌型コネクタへと
接続される。
A mounting structure of such a conventional EPROM element will be described with reference to FIG. 12. FIG. 12 is a perspective view showing a partial cross section of the conventional EPROM element, in which a conductive wiring pattern (4
An EPROM element (44) is mounted in a sardip type package in a through hole (43) of an insulating substrate (42) made of glass epoxy resin or the like on which 1) is formed. The EPROM element (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic base material (47) with an external lead (48) or a low melting point glass material. Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed with glass is adhered onto the low melting point glass material or the ceramic base material (47), This element mounting part (50)
An EPROM chip (51) is mounted on the surface of the chip (51) with the UV irradiation surface facing upward, and the electrodes of the chip (51) and the external leads (4) are attached.
8) and are connected by a thin metal wire (52). The cap (46) is a storage member, and the EPROM chip (5
An EPROM that includes a ceramic substrate (54) having a window (53) in a portion facing the ultraviolet irradiation surface of 1), and this cap (46) is placed on a header (45) by a low melting point glass.
The tip (51) is sealed. In this way EPROM chip (5
The EPROM device (44) with the sealed 1) is the insulating substrate (4).
An external lead (48) is inserted through the through hole (43) of 2) and fixed by soldering. This through hole (4
3) has a required wiring arrangement by the conductive wiring pattern (41) and is connected from the male connector terminal portion (55) provided at the end of the insulating substrate to a female connector (not shown). .

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ(51)に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール(43)に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基板としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温(400〜500℃)シールとなり、EPROMチップの
電極(アルミニウム)と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが披着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。
Now, the packaging structure of such a conventional EPROM element has an extremely large package outer shape as compared with the EPROM chip (51), and is three-dimensional, that is, the height is several times as high as the height of the chip as well as the plane occupancy rate. It is extremely disadvantageous. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM device is once assembled into a package prior to mounting on an insulating substrate. Since the EPROM element has a window for UV irradiation, the package is assembled into a cerdip type package using ceramics as a substrate, but since this package is sealed with a low melting point glass, high temperature (400 ~ 500 ℃ ) It becomes a seal, and unless the thin metal wire that connects the electrode (aluminum) of the EPROM chip and the external lead is made of the same material, alloying occurs, which causes an increase in wiring resistance and a disconnection. In order to avoid such a situation, aluminum thin wires are usually used, but this EPROM chip requires a substrate to be at ground potential, so the ground electrode of the EPROM chip is wire-connected to the chip mounting part made of gold paste. . Even in this case, since a secondary or multi-component alloy reaction proceeds between the metal such as gold or foil in the gold paste and the aluminum, a silicon piece on which aluminum is attached to the head called a ground die is used. Separately from the EPROM chip, fix it to the chip mounting part made of the gold paste, and
The conventional mounting structure is unsatisfactory in terms of small size, light weight, and low price, such as the extremely complicated work of connecting to the ground electrode of the EPROM chip.

斯る問題を解決するために第13図に示したEPROM実装構
造がある。
In order to solve such a problem, there is an EPROM mounting structure shown in FIG.

以下に第13図に示したEPROM実装構造について説明す
る。
The EPROM mounting structure shown in FIG. 13 will be described below.

主表面(60a)に導電性配線パターン(60b)が形成され
たガラス・エポキシ樹脂板などの絶縁性基板(60)は、
EPROMチップ(21)を載置するチップ搭載エリヤ(60c)
を有し、前記配線パターン(60b)は、このエリヤ近傍
から主表面(60a)上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ(60c)に
は、EPROMチップ(61)が搭載され、このチップ(61)
の表面電極と前記配線パターン(60b)とが金属細線(6
2)により接続されている。勿論金属細線(62)の1本
は前記チップ(61)のサブストレートと接続する為に、
このチップ(61)が搭載された配線パターン(60b)と
ワイヤリングされている。前記EPROMチップ(61)の紫
外線照射面(61a)上には紫外線透過性樹脂(63)(例
えば東レ社製、型名TX−978)を介して、紫外線透過性
窓材(64)が固着されている。この窓材(64)は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材(64)の頂部面(64a)は、EPROMチッ
プ(61)の紫外線照射面に光を導入する面であるから、
この頂部面(64a)を除いた残余の窓材(64)部分と、
金属細線(62)と、この金属細線(62)と前記配線パタ
ーン(60b)との接続部分とが合成樹脂(65)(例えば
日東電工社製、型名MP−10)で被覆されている。もし、
絶縁性基板(60)と、EPROMチップ(61)と窓材(64)
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板(60)のチップ搭載エリヤ(60c)をザグリ穴
としてこの基板(60)の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂(65)の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。
An insulating substrate (60) such as a glass / epoxy resin plate with a conductive wiring pattern (60b) formed on the main surface (60a)
Area with chip (60c) to mount EPROM chip (21)
The wiring pattern (60b) is routed from near the area on the main surface (60a) and is connected to a male connector terminal portion (not shown). An EPROM chip (61) is mounted on the area (60c), and this chip (61)
The surface electrode and the wiring pattern (60b) of the metal thin wire (6
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
The chip (61) is wired with the wiring pattern (60b) mounted thereon. On the ultraviolet irradiation surface (61a) of the EPROM chip (61), an ultraviolet transparent window material (64) is fixed via an ultraviolet transparent resin (63) (for example, Toray Co., model name TX-978). ing. The window material (64) is a known ultraviolet ray transmissive material such as quartz or transparent alumina.
Since the top surface (64a) of the window material (64) is a surface for introducing light to the ultraviolet irradiation surface of the EPROM chip (61),
The remaining window material (64) excluding this top surface (64a),
The thin metal wire (62) and the connecting portion between the thin metal wire (62) and the wiring pattern (60b) are covered with a synthetic resin (65) (for example, model name MP-10 manufactured by Nitto Denko Corporation). if,
Insulating substrate (60), EPROM chip (61) and window material (64)
If it is necessary to further reduce the total thickness dimension including
The chip mounting area (60c) of the substrate (60) may be used as a countersunk hole to grip about half the thickness of the substrate (60). Further, if such counterbore holes are formed, a flow stop dam of the synthetic resin (65) is formed, which effectively acts on ingress of moisture and the like.

第12図および第13図で示したEPROM実装構造は特開昭60
−83393号公報(H05K 1/18)に記載されている。
The EPROM mounting structure shown in FIG. 12 and FIG.
-83393 (H05K 1/18).

(ハ)発明が解決しようとする課題 第13図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
3図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第13図に示したEPROM構造ではE
PROMのプログラムデータを消去する場合、プリント基板
上に紫外線を照射し消去した後、EPROMから延在された
引回し線の導電パターン上にプローブ等の書込み用の端
子を当接して再書込みを行わなければならず、従来の一
般的なROMライターを使用することができずEPROMの再書
込みという点で煩雑となる問題がある。
(C) Problems to be Solved by the Invention It goes without saying that the EPROM mounting structure shown in FIG. 13 is miniaturized because the EPROM chip is die-bonded onto the printed circuit board. However, the miniaturization referred to here is only miniaturization of the EPROM itself. That is, the first
Although it is not clear from Fig. 3, the microcomputer and its peripheral circuit elements that are fixed around the EPROM are composed of electronic components such as discretes, so it is used as an integrated circuit for a printed circuit board equipped with the EPROM. When the entire system is viewed, there is a problem that the size of the printed circuit board does not become small at all, that is, the size of the entire system becomes large as usual. Furthermore, in the EPROM structure shown in FIG. 13, E
When erasing the program data of the PROM, after erasing by irradiating the printed circuit board with ultraviolet rays, write terminals such as a probe are contacted with the conductive pattern of the routing wire extended from the EPROM and rewriting is performed. However, the conventional general ROM writer cannot be used, and there is a problem in that EPROM rewriting is complicated.

また、第12図に示したEPROM実装構造では消去後の再書
込みという点ではEPROMをプリント基板から着脱するこ
とが可能であるために、一般的なROMライターを用いて
の書込みが行えるために比較的容易に行える。しかしな
がら、第12図に示した実装構造においても第13図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。
In addition, in the EPROM mounting structure shown in FIG. 12, since the EPROM can be attached to and detached from the printed circuit board in terms of rewriting after erasing, it is possible to write using a general ROM writer. It can be done easily. However, in the mounting structure shown in FIG. 12 as well, as in FIG. 13, the circuits around the EPROM, that is, the circuit elements such as the microcomputer and its peripheral LSI, IC are composed of discrete electronic components. However, there is a big problem that the printed circuit board becomes large in size, that is, the entire system becomes large in size, and it is impossible to provide a light, thin, short and small EPROM mounted integrated circuit which is required by the user.

更に第12図および第13図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。
Furthermore, in the EPROM mounting structure shown in FIGS. 12 and 13,
As mentioned above, the whole system becomes larger and EPROM
Also, since the conductive patterns that connect the circuit elements in the surroundings to each other are exposed, there is a problem that reliability is reduced.

更に第12図および第13図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。
Furthermore, in the EPROM mounting structure shown in FIG. 12 and FIG.
Since the OM and the circuit elements such as the microcomputer and ICs, LSIs and the like around the OM are exposed, there is a problem that unevenness is generated on the upper surface of the substrate, which makes it difficult to handle and reduces workability.

(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にシングルインラインの樹脂封止型のEPROMを搭載
すると共にそのEPROMと接続されるマイクロコンピュー
タおよびその周辺の回路素子を搭載し、且つ、ケース材
によってマイクロコンピュータおよびその周辺の回路素
子全てが密封封止されてEPROMだけがケース材に設けら
れた孔によって露出された構造を有することを特徴とす
る。
(D) Means for Solving the Problems The present invention has been made in view of the above-described problems, and a microcomputer in which a single-in-line resin-sealed EPROM is mounted on a substrate and is connected to the EPROM And a circuit element in the periphery of the microcomputer are mounted, and the microcomputer and all the circuit elements in the periphery are hermetically sealed by the case material, and only the EPROM is exposed by a hole provided in the case material. And

従ってEPROMを搭載した混成集積回路を小型化に且つEPR
OMの挿脱が自由自在に行えるEPROM内蔵の混成集積回路
装置を提供することができる。
Therefore, it is possible to downsize the hybrid integrated circuit equipped with EPROM and to EPR
It is possible to provide a hybrid integrated circuit device containing an EPROM in which the OM can be freely inserted and removed.

(ホ)作 用 この様に本発明に依ればシングルインライン型のEPROM
を内蔵した混成集積回路を小型化で且つEPROMの挿脱が
自由自在に行えることにより、EPROMの消去後の再書込
み時に通常のROMライタを用いての書込みが行え別途書
込み装置を必要せず書込みが行える。
(E) Operation As described above, according to the present invention, a single in-line type EPROM
A hybrid integrated circuit with a built-in IC can be downsized and the EPROM can be inserted / removed freely, so that it can be written using a normal ROM writer when rewriting after erasing the EPROM. You can do it.

また、EPROM以外の回路素子はチップ部品で構成され、
しかもケース材により密封封止されているためワンパッ
ケージ化されシステム自体が小型化となり実装時の実装
空間を最小限で設定できる。
In addition, circuit elements other than EPROM are composed of chip parts,
Moreover, since it is hermetically sealed by the case material, it is made into one package and the system itself is downsized, and the mounting space at the time of mounting can be set to the minimum.

(ヘ)実施例 以下に第1図乃至第11図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。
(F) Embodiment A hybrid integrated circuit device according to the present invention will be described below in detail with reference to the embodiments shown in FIGS.

第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。
1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having a function independently in a wide range of fields such as computers.

この混成集積回路装置(1)は第1図および第2図に示
す様に、集積回路基板(2)と、集積回路基板(2)上
に形成された所望形状の導電部(3)と、導電路(3)
と接続されたシングルインライン型樹脂モールドされた
不揮発性メモリー(4)と、メモリー(4)からデータ
を供給され且つ基板(2)上の導電路(3)と接続され
たマイクロコンピュータ(5)およびその周辺回路素子
(6)と、基板(2)に一体化され所定の位置に孔
(7)が設けられたケース材(8)とをから構成されて
いる。
As shown in FIGS. 1 and 2, the hybrid integrated circuit device (1) includes an integrated circuit board (2), a conductive portion (3) having a desired shape formed on the integrated circuit board (2), Conductive path (3)
A single in-line type resin-molded non-volatile memory (4) connected to the microcomputer, and a microcomputer (5) supplied with data from the memory (4) and connected to the conductive path (3) on the substrate (2); It is composed of the peripheral circuit element (6) and a case member (8) integrated with the substrate (2) and having a hole (7) provided at a predetermined position.

集積回路基板(2)はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。
A hard substrate made of ceramics, glass epoxy, metal, or the like is used as the integrated circuit substrate (2), and in this embodiment, a metal substrate excellent in heat dissipation and mechanical strength is used.

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板(2)の表面には第3図に示す如
く、周知の陽極酸化により酸化アルミニウム膜(9)
(アルマイト層)が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層(10)
が貼着される。更に絶縁樹脂層(10)上には10〜70μ厚
の銅箔(11)が絶縁樹脂層(10)と同時にローラーある
いはホットプレス等の手段により貼着されている。
As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 1.0 mm is used. As shown in FIG. 3, an aluminum oxide film (9) is formed on the surface of the substrate (2) by known anodic oxidation.
(Alumite layer) is formed, 10-70μ on one main surface side
Insulating resin layer such as thick epoxy or polyimide (10)
Is attached. Furthermore, a copper foil (11) having a thickness of 10 to 70 μm is adhered to the insulating resin layer (10) at the same time as the insulating resin layer (10) by means such as a roller or a hot press.

基板(2)の一主面上に設けられた銅箔(11)表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属(金、銀、白金)メッキ
層が銅箔(11)表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔(11)の
エッチングを行い所望の導電路(3)が形成される。こ
こでスクリーン印刷による導電路(3)の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約2μまでの極細導電路
(3)の形成が可能となる。
On the surface of the copper foil (11) provided on one main surface of the substrate (2), a conductive path of a desired shape is exposed by screen printing and masked with a resist, and a noble metal (gold, silver, platinum) plating layer is formed. The surface of the copper foil (11) is plated. Then, the resist is removed and the copper foil (11) is etched using the noble metal plating layer as a mask to form a desired conductive path (3). Here, the fineness of the conductive path (3) by screen printing is 0.5 mm.
Therefore, when a very fine wiring pattern is required, it is possible to form a very fine conductive path (3) of up to about 2 μ by the well-known photo-etching technique.

導電路(3)上の所定の位置にはシングルインライン型
樹脂モールドされた不揮発性メモリー(4)とメモリー
(4)からデータを供給されるマイクロコンピュータ
(5)とその周辺の回路素子(6)が搭載され導電路
(3)と接続されている。導電路(3)は基板(2)の
略全面に延在形成され、基板(2)の周端部に延在され
る導電路(3)の先端部はリード固着パッドが形成さ
れ、そのパッドには外部リード端子(12)が固着されて
いる。その外部リード(12)は取付け基板に取付けるた
めに略直角に折曲げ形成されている。
A single in-line type resin-molded non-volatile memory (4) at a predetermined position on the conductive path (3), a microcomputer (5) to which data is supplied from the memory (4), and circuit elements (6) around it. Are mounted and connected to the conductive path (3). The conductive path (3) is formed to extend over substantially the entire surface of the substrate (2), and a lead fixing pad is formed at the tip of the conductive path (3) extending to the peripheral end of the substrate (2). An external lead terminal (12) is fixed to the. The external lead (12) is bent and formed at a substantially right angle for mounting on the mounting substrate.

不揮発性メモリー(4)としてEPROM(Eras-able Progr
amable Read Only Memory)が用いられる(以下不揮発
性メモリー(4)をEPROMという)。このEPROM(4)は
周知の如く、EPROM(4)のペレットに形成されている
フローティングゲートに蓄積されている電子(プログラ
ム・データ)を光を照射して励起させて未記憶状態のペ
レットに戻し再書込みして利用できる素子である。
EPROM (Eras-able Program) as non-volatile memory (4)
amable Read Only Memory) is used (hereinafter non-volatile memory (4) is referred to as EPROM). As is well known, this EPROM (4) irradiates light with electrons (program data) accumulated in the floating gate formed in the pellet of the EPROM (4) to excite it to restore it to the unstored state. It is an element that can be rewritten and used.

一般的なEPROM(4)の構造は第4図および第5図に示
す様にSIP(シングル・イン・ライン)型であり、大別
すると樹脂モールド型パッケージタイプとセラミックス
型パッケージタイプとがある。樹脂モールド型あるいは
セラミックス型のいずれのタイプにおいてもペレット
(12)のメモリーを消去するために光を照射する必要が
あるため、ペレット(12)の上面にあたる部分はエネル
ギーの高い光(紫外線)を透過する透過部材(13)が配
置されている。本実施例ではSIP型のEPROM(4)であれ
ば樹脂モールド型あるいはセラミックス型のどちらのタ
イプのパッケージを用いてもよい。この様なEPROM装置
は特開昭53−74358号公報および特開昭62−290160号公
報に開示されている。
The structure of a general EPROM (4) is a SIP (single in line) type as shown in FIGS. 4 and 5, and is roughly classified into a resin mold type package type and a ceramics type package type. In both resin mold type and ceramic type, it is necessary to irradiate light to erase the memory of the pellet (12), so the part corresponding to the upper surface of the pellet (12) transmits high energy light (ultraviolet ray). A transparent member (13) is arranged. In this embodiment, as long as it is the SIP type EPROM (4), either resin mold type or ceramic type package may be used. Such an EPROM device is disclosed in JP-A-53-74358 and JP-A-62-290160.

EPROM(4)のプログラム・データを選択して供給され
るマイクロコンピュータ(5)およびその周辺回路素子
(6)のIC、トランジスタ、チップ抵抗およびチップコ
ンデンサー等はチップ状態で所望の導電路(3)上に半
田付けあるいはAgペースト等のろう材によって付着さ
れ、マイクロコンピュータ(5)および回路素子(6)
は近傍の導電路(3)にボンディングされている。更に
導電路(3)間にはスクリーン印刷によるカーボン抵抗
体およびニッケルメッキによるニッケルメッキ抵抗体が
夫々抵抗素子として形成されている。
The ICs, transistors, chip resistors, chip capacitors, etc. of the microcomputer (5) and its peripheral circuit elements (6) supplied by selecting the program data of the EPROM (4) are desired conductive paths (3) in the chip state. It is attached to the top by soldering or a brazing material such as Ag paste, and the microcomputer (5) and the circuit element (6)
Are bonded to nearby conductive paths (3). Further, a carbon resistor formed by screen printing and a nickel plated resistor formed by nickel plating are formed as resistance elements between the conductive paths (3).

一方、ケース材(8)は絶縁部材としての熱可塑性樹脂
から形成され、基板(2)と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
(8)の周端部は基板(2)の略周端部に配置されて接
着性を有したシール剤(Jシート:商品名)によって基
板(2)と強固に固着一体化される。この結果、基板
(2)とケース材(8)間に所定の封止空間部(14)が
形成されることになる。更に本実施例のケース材(8)
には孔(7)が設けられている。その孔(7)はEPROM
(4)の外形と実質的に同形状であり、EPROM(4)の
挿脱を容易にするためにEPROM(4)より少し大きめに
形成されている。
On the other hand, the case member (8) is made of a thermoplastic resin as an insulating member, and is formed in a box shape so that a space is formed when it is fixed to the substrate (2). The peripheral edge of the box-shaped case material (8) is arranged substantially at the peripheral edge of the substrate (2) and firmly fixed to the substrate (2) by an adhesive sealant (J sheet: product name). Be integrated. As a result, a predetermined sealed space (14) is formed between the substrate (2) and the case material (8). Furthermore, the case material (8) of this embodiment
A hole (7) is provided in the. The hole (7) is EPROM
It has substantially the same shape as the outer shape of (4), and is formed slightly larger than the EPROM (4) to facilitate the insertion and removal of the EPROM (4).

ケース材(8)の孔(7)で露出した基板(2)上には
ソケット(15)の電極と固着接続される複数の導電路
(3)の一端が形成され、その導電路(3)の先端部に
EPROM(4)を挿入するソケット(15)が固着される。
ソケット(15)が固着された導電路(3)の他端はマイ
クロコンピュータ(5)の近傍に効率よく引回しされチ
ップ状のマイクロコンピュータ(5)とボンディングワ
イヤで電気に接続される。
On the substrate (2) exposed through the hole (7) of the case material (8), one end of a plurality of conductive paths (3) fixedly connected to the electrodes of the socket (15) is formed, and the conductive path (3) is formed. At the tip of
The socket (15) for inserting the EPROM (4) is fixed.
The other end of the conductive path (3) to which the socket (15) is fixed is efficiently routed to the vicinity of the microcomputer (5) and electrically connected to the chip-shaped microcomputer (5) by a bonding wire.

ここでEPROM(4)とマイクロコンピュータ(5)との
位置関係について述べる。第6図はEPROM(4)とマイ
クロコンピュータ(5)とを基板(2)上に配置したと
きの要部拡大図であり、EPROM(4)とチップ状のマイ
クロコンピュータ(5)とは第6図に示す如く、多数本
の導電路(3)を介して接続されるため、その導電路
(3)の引回しを短くするためにEPROM(4)とマイク
ロコンピュータ(5)は夫々、隣接する位置かあるいは
できるだけ近傍に位置する様に配置される。従ってEPRO
M(4)とマイクロコンピュータ(5)との導電路
(3)の引回しは最短距離で形成でき基板上の実装面積
を有効に使用することができる。EPROM(4)とその近
傍あるいは隣接した位置に配置されたチップ状のマイク
ロコンピュータ(5)は第6図の如く、マイクロコンピ
ュータ(5)の近傍に延在された導電路(3)の先端部
とワイヤ線によってボンディング接続されEPROM(4)
と電気的に接続される。
Here, the positional relationship between the EPROM (4) and the microcomputer (5) will be described. FIG. 6 is an enlarged view of an essential part when the EPROM (4) and the microcomputer (5) are arranged on the substrate (2), and the EPROM (4) and the chip-shaped microcomputer (5) are the sixth As shown in the figure, the EPROM (4) and the microcomputer (5) are adjacent to each other in order to shorten the routing of the conductive paths (3) because they are connected through a large number of conductive paths (3). It is arranged so that it is located at the position or as close as possible. Therefore EPRO
The routing of the conductive path (3) between the M (4) and the microcomputer (5) can be formed in the shortest distance, and the mounting area on the substrate can be effectively used. As shown in FIG. 6, the EPROM (4) and the chip-shaped microcomputer (5) arranged in the vicinity of or adjacent to the EPROM (4) are the tips of the conductive paths (3) extending in the vicinity of the microcomputer (5). EPROM (4) that is connected by bonding with a wire wire
Electrically connected to.

ところで、EPROM(4)はソケット(15)に挿入されて
基板(2)上に搭載されることになり、EPROM(4)の
上面のみが外部に露出することになる。このとき、EPRO
M(4)の上面とケース材(8)の上面とは略一致した
状態であることが好ましい。この結果、EPROM(4)だ
けが露出し、他のマイクロコンピュータ(5)およびそ
の周辺の回路素子(6)は封止空間(14)内に配置され
ることになる。またEPROM(4)の側面に設けた透過部
材(13)は孔(7)の側面とほぼ当接するので、孔
(7)にEPROM(4)を挿入するだけで遮光できる。
By the way, the EPROM (4) is inserted into the socket (15) and mounted on the substrate (2), and only the upper surface of the EPROM (4) is exposed to the outside. At this time, EPRO
It is preferable that the upper surface of M (4) and the upper surface of the case member (8) are substantially aligned with each other. As a result, only the EPROM (4) is exposed, and the other microcomputer (5) and its peripheral circuit elements (6) are arranged in the sealed space (14). Further, since the transmissive member (13) provided on the side surface of the EPROM (4) is substantially in contact with the side surface of the hole (7), it is possible to shield the light only by inserting the EPROM (4) into the hole (7).

上述の如く、EPROM(4)と接続されるマイクロコンピ
ュータ(5)およびその周辺の回路素子(6)は基板
(2)とケース材(8)で形成された封止空間部(14)
に配置する様に設定されている。即ち、チップ状の電子
部品および印刷抵抗、メッキ抵抗等の抵抗素子の全ての
素子が封止空間部(14)内に設けられている。
As described above, the microcomputer (5) connected to the EPROM (4) and the circuit element (6) around it are the sealed space (14) formed by the substrate (2) and the case material (8).
It is set to be placed in. That is, all elements such as chip-shaped electronic components and resistance elements such as printing resistors and plating resistors are provided in the sealing space (14).

本実施例でEPROM(4)のデータ消去を行う場合はソケ
ット(15)からEPROM(4)を離脱して紫外線を照射す
るケースがある。また、再書込みの場合はEPROM(4)
をソケットから離脱して一般的なROMライターを使用し
て電気的に書込みを行い、書込み後、ソケット(15)に
挿入すればよい。
When erasing the data of the EPROM (4) in this embodiment, there is a case where the EPROM (4) is removed from the socket (15) and ultraviolet rays are irradiated. In case of rewriting, EPROM (4)
Is removed from the socket, electrically written using a general ROM writer, and after writing, inserted into the socket (15).

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。
A specific example of a hybrid integrated circuit device for a modem using the present invention will be shown below.

先ず、モデム(MODEM)とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。
First, a modem (MODEM) exists for data communication in which digitized data handled by a data terminal such as a personal computer is transmitted and received at a distance from each other using a telephone line. The function of the modem is to modulate the digitized data by using the frequency that can be used in the telephone line, convert it into an analog signal and put it on the telephone line, and the analog signal modulated with the data sent from the other party. It has the function of demodulating and returning to digitized data.

第7図に示したブロック図に基づいてモデムを簡単に説
明する。
The modem will be briefly described based on the block diagram shown in FIG.

第7図は集積回路基板(2)上にモデムを搭載したとき
のブロック図である。
FIG. 7 is a block diagram when a modem is mounted on the integrated circuit board (2).

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース(21)と、DTEインターフェース(21)より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ(5)と、マイクロコンピュータ
(5)からアドレスされるデータを内蔵したEPROM
(4)と、マイクロコンピュータ(5)からの出力信号
を変復調しNCU(NETWORK CONTROL UNIT)に出力する第
1および第2の変復調回路(22)(23)と、マイクロコ
ンピュータ(5)からの出力信号に応じて所望のDTMF信
号(トーン信号)を発生するDTMF発生器(24)とをから
構成されている。
The modem stores a data transmitted from a personal computer in a built-in memory and outputs the data, and a micro that outputs a predetermined output signal based on the data output from the DTE interface (21). EPROM containing computer (5) and data addressed by the microcomputer (5)
(4), first and second modulation / demodulation circuits (22) and (23) that modulate and demodulate the output signal from the microcomputer (5) and output to the NCU (NETWORK CONTROL UNIT), and output from the microcomputer (5) And a DTMF generator (24) for generating a desired DTMF signal (tone signal) according to the signal.

DTEインターフェースは例えばSTC9610(セイコーエプソ
ン)等のICより成り、第8図の如く、パソコンの出力信
号を供給し、その出力信号を内蔵メモリー内に蓄積して
マイクロコンピュータ(5)へ出力する送信メモリー部
(25)と、マイクロコンピュータ(5)からの出力信号
が供給される信号を内蔵メモリー内に蓄積してパソコン
へ出力する受信メモリー部(26)と、送信メモリー部
(25)および受信メモリー部(26)を介して入出力され
る夫々の信号を切替える制御部(27)とからなり、パソ
コン(28)とマイクロコンピュータ(5)とを接続する
ための所定の機能を有するものである。
The DTE interface is composed of an IC such as STC9610 (Seiko Epson), and as shown in FIG. 8, it supplies the output signal of the personal computer, stores the output signal in the internal memory, and outputs it to the microcomputer (5). Section (25), a reception memory section (26) for accumulating a signal supplied with an output signal from the microcomputer (5) in a built-in memory and outputting it to a personal computer, a transmission memory section (25) and a reception memory section The control unit (27) switches each signal input and output via the (26) and has a predetermined function for connecting the personal computer (28) and the microcomputer (5).

マイクロコンピュータ(5)は例えばSTC9620(セイコ
ーエプソン)等のICより成り、第9図の如く、DTEイン
ターフェース(21)から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース(21)に出力信号を出力する応答
コード生成部とからなる。
The microcomputer (5) is composed of, for example, an IC such as STC9620 (Seiko Epson), and as shown in FIG. 9, it is recognized by the command recognition unit that recognizes the output signal output from the DTE interface (21) and the command recognition unit. The command decoding unit that decodes the output signal, the command execution unit that compares the data in the memory unit based on the signal decoded by the command decoding unit and supplies the data to the modem circuit, the data in the command decoding unit and the data in the memory unit When incorrect data is supplied to the command execution unit as a result of comparison with
The DTE interface (21) includes a response code generation unit that outputs an output signal.

変復調回路(28)はマイクロコンピュータ(5)から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
(5)へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第1の変復調回路(22)は30
0bpsの低速変復調回路であり、第2の変復調回路(23)
は1200bpsの中速変復調回路である。夫々の第1および
第2の変復調回路(22)(23うはマイクロコンピュータ
(5)により、いずれか一方の変復調回路が選択され
る。
The modulation / demodulation circuit (28) converts the digital signal transmitted from the microcomputer (5) into an analog signal and transmits it to the NCU unit. On the contrary, it converts an analog signal transmitted from the NCU unit into a digital signal and transmits it to the microcomputer (5), and has low-speed and medium-speed circuits. The first modulation / demodulation circuit (22) is 30
This is a low-speed modulation / demodulation circuit of 0 bps, and the second modulation / demodulation circuit (23)
Is a 1200bps medium speed modulation / demodulation circuit. One of the first and second modulation / demodulation circuits (22) (23) or the microcomputer (5) selects one of the modulation / demodulation circuits.

DTMF発生器(24)はマイクロコンピュータ(5)のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
(29a)に出力して電話回線へ信号を供給する。
The DTMF generator (24) generates a predetermined DTMF signal by inputting the data output from the command execution unit of the microcomputer (5) to the input terminals of each of COL and ROW, and transmits AMP.
Output to (29a) and supply signal to telephone line.

EPROM(4)内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ(5)のアドレスに基づいてマイクロコン
ピュータ(5)に供給される。
Program data for setting various modes of the modem is stored in the EPROM (4) and is supplied to the microcomputer (5) based on the address of the microcomputer (5).

次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly described.

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ(5)からの読出し信号に基づいて制御スイッチ
(29d)が動作し、所定のアドレスデータがEPROM(4)
に供給され、そのアドレスに基づいたEPROM(4)のプ
ログラム・データがマイクロコンピュータ(5)に供給
され、通信を行う夫々のモデムの通信規格(BELL/CCITT
規格)、通信速度(300/1200bps)、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。
First, when the personal computer communication is started, the control switch (29d) operates based on the read signal from the microcomputer (5), and the predetermined address data is transferred to the EPROM (4).
The program data of the EPROM (4) based on the address is supplied to the microcomputer (5) and the communication standard (BELL / CCITT) of each modem for communication is supplied.
Standard), communication speed (300 / 1200bps), matching of data format, switching of DIP switch mode, etc. are checked to see if they match.

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス(21)に入力され、電話番号を解読する為にマイクロ
コンピュータ(5)に転送される。その解読した結果を
DTMF発生器(24)に送信し、DTMF発生器(24)からDTMF
信号が発信されその信号は送信AMP(29a)、ライントラ
ンス(29c)を介して一般電話回線へ転送される。
Assuming that the various modes are the same, enter the telephone number of the answering modem into the personal computer. The telephone number is input to the DTE interface (21) for interfacing with a personal computer and transferred to the microcomputer (5) for decoding the telephone number. The decrypted result
Send to DTMF generator (24) and DTMF from DTMF generator (24)
A signal is transmitted and the signal is transferred to a general telephone line via a transmission AMP (29a) and a line transformer (29c).

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。
The transferred DTMF signal sends a calling signal to the answering modem, and the answering modem receives the calling signal and automatically receives the incoming call. The answering modem then sends the answer tone to the calling modem for the connection procedure.

起呼側のモデムではライントランス(29c)、受信アン
プ(29b)を通り低速変復調回路(22)でそのアンサー
トーンが起呼側のモデムに対して所定のアンサートーン
であるか否かを検出する。所定のアンサートーンであれ
ば通信状態に入る。
The modem on the calling side passes through the line transformer (29c) and the receiving amplifier (29b), and the low speed modulation / demodulation circuit (22) detects whether or not the answer tone is a predetermined answer tone for the modem on the calling side. . If it is a predetermined answer tone, the communication state is entered.

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース(21)に入力し、その
データをマイクロコンピュータ(5)に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
(22)に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP(29)、ライントランス(32)
を介して応答側のモデムに送信される。
In the communication state, parallel data from the personal computer is input to the DTE interface (21) based on a predetermined key input signal from the keyboard of the calling personal computer, and the data is transferred to the microcomputer (5). Here, the parallel data is converted into serial data. The digital signal converted into serial data is transmitted to the low speed modulation / demodulation circuit (22). Here, the digital signal is converted into an analog signal, frequency modulation FSK is performed based on the communication standard corresponding to it, transmission AMP (29), line transformer (32)
To the modem on the answering side.

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス(29c)、受信AMP(29b)を介して
低速変復調回路(22)に入力される。ここでアナログ信
号はデジタル信号に変換されDTEインターフェース(2
1)に入力され、シリアルデジタル信号からパラレルデ
ジタル信号に変換されて起呼側のパソコンに入力され
る。その結果起呼側へパソコンと応答側のパソコンは全
二重通信ができる様になりパソコン通信が実現する。
On the other hand, the frequency-modulated analog signal sent by the key input signal of the response side personal computer is sent to the calling side modem and input to the low speed modulation / demodulation circuit (22) via the line transformer (29c) and the receiving AMP (29b). To be done. Here, the analog signal is converted into a digital signal and the DTE interface (2
It is input to 1), converted from a serial digital signal to a parallel digital signal, and input to the calling personal computer. As a result, the personal computer for the calling side and the personal computer for the answering side can perform full-duplex communication, thus realizing personal computer communication.

第10図は第7図で示したモデム回路を本実施例で用いた
基板(2)上に実装した場合の平面図であり、実装され
る回路素子の図番号は同一番号とする。EPROM(4)と
マイクロコンピュータ(5)との接続はバスラインで示
す。尚、複数の回路素子を接続する導電路は煩雑のため
省略する。
FIG. 10 is a plan view in the case where the modem circuit shown in FIG. 7 is mounted on the substrate (2) used in this embodiment, and the circuit elements to be mounted have the same reference numerals. The connection between the EPROM (4) and the microcomputer (5) is shown by a bus line. The conductive paths connecting the plurality of circuit elements are omitted because they are complicated.

第10図に示す如く、基板(2)の対向する周端部には外
部リード端子(12)が固着される複数の固着用パッド
(3a)が設けられている。固着パッド(3a)から延在さ
れる導電路(3)上所定位置には複数の回路素子および
EPROM(4)を搭載するソケット(15)が固着される。
斯る基板(2)上にはEPROM(4)以外のマイクロコン
ピュータ(5)を含む複数の回路素子が固着されてお
り、(21)はDTEインターフェース、(22)(23)は第
1および第2の変復調回路、(24)はDTMF発生回路、
(29a)はEPROM(4)を制御する制御スイッチ、(5)
はマイクロコンピュータ、(6)はコンデンサー等のチ
ップ部品である。
As shown in FIG. 10, a plurality of fixing pads (3a) to which the external lead terminals (12) are fixed are provided on the opposing peripheral ends of the substrate (2). A plurality of circuit elements and a plurality of circuit elements are provided at predetermined positions on the conductive path (3) extending from the fixing pad (3a).
The socket (15) carrying the EPROM (4) is fixed.
A plurality of circuit elements including a microcomputer (5) other than the EPROM (4) are fixed on the substrate (2), (21) is a DTE interface, and (22) and (23) are first and second. 2 modulation / demodulation circuit, (24) DTMF generation circuit,
(29a) is a control switch for controlling the EPROM (4), (5)
Is a microcomputer, and (6) is a chip component such as a capacitor.

第10図に示す如く、マイクロコンピュータ(5)の近傍
あるいは隣接する位置にEPROM(4)が搭載されるソケ
ット(15)が固着される。マイクロコンピュータ(5)
の近傍あるいは隣接する位置にソケット(15)を固着す
ることで、マイクロコンピュータ(5)とEPROM(4)
とのバスライン、即ち導電路(3)の引回し線の距離を
最短でしかも最小の距離で引回すことができ、他の実装
パターンを有効に使用できると共に高密度実装が行え
る。尚、一点鎖線で囲まれた領域は接着シートでケース
材(8)が固着される領域を示す。
As shown in FIG. 10, the socket (15) on which the EPROM (4) is mounted is fixed near or adjacent to the microcomputer (5). Microcomputer (5)
By fixing the socket (15) near or adjacent to the microcomputer (5) and EPROM (4)
It is possible to route the bus line of, and the routing line of the conductive path (3) with the shortest distance and the shortest distance, so that other mounting patterns can be effectively used and high-density mounting can be performed. The area surrounded by the alternate long and short dash line shows the area where the case material (8) is fixed with an adhesive sheet.

第11図は第10図で示した基板(2)上にケース材(8)
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、ケース材(8)の上面からはEPROM
(4)の上面のみが露出された状態となる。即ち、EPRO
M(4)以外の他の素子は全てケース材(8)と基板
(2)とで形成された封止空間(14)内に封止され且つ
EPROM(4)の上面のみが露出されるのでEPROM(4)の
挿脱が必要に応じて自由自在に行うことができる。
FIG. 11 shows the case material (8) on the substrate (2) shown in FIG.
FIG. 2 is a plan view of a finished product of a hybrid integrated circuit device for a modem when the ICROM is fixed, and the EPROM is seen from the upper surface of the case material (8).
Only the upper surface of (4) is exposed. That is, EPRO
All the elements other than M (4) are sealed in the sealed space (14) formed by the case material (8) and the substrate (2), and
Since only the upper surface of the EPROM (4) is exposed, the EPROM (4) can be freely inserted and removed as needed.

以上したモデム用の混成集積回路装置のEPROM(4)に
は製品仕様の多様化に備え、仕向地、OEM、自社販売等
セットメーカ(ユーザ)が要望する仕様変更に対して容
易に対応することができる。即ち、EPROM(4)以外の
回路構成はあらかじめ各種の仕様変更に対応する様に設
計されていたが、特定のユーザの仕様に基づいて混成集
積回路を設計すると、他のユーザ仕様と一致しないこと
があった場合、従来では混成集積回路自体の設計を見な
おす必要があった。
The EPROM (4) of the hybrid integrated circuit device for modems described above should be ready for diversification of product specifications, and to easily respond to specification changes required by the set maker (user) such as destination, OEM, and in-house sales. You can That is, the circuit configurations other than EPROM (4) were designed in advance to support various specifications changes, but if a hybrid integrated circuit is designed based on the specifications of a specific user, it will not match the specifications of other users. If so, conventionally, it was necessary to review the design of the hybrid integrated circuit itself.

しかし本発明の混成集積回路装置ではEPROM(4)がソ
ケット(15)を介して基板(2)上に搭載され且つその
表面がケース材(8)の孔(7)から露出された状態で
あるため、EPROM(4)の離脱が行えるのでユーザ側でE
PROMを選択して実装するだけで1つの混成集積回路装置
で多機種の混成集積回路装置の実現が行える。
However, in the hybrid integrated circuit device of the present invention, the EPROM (4) is mounted on the substrate (2) through the socket (15) and its surface is exposed from the hole (7) of the case material (8). Therefore, the EPROM (4) can be removed, so the user can
Only by selecting and mounting the PROM, one hybrid integrated circuit device can realize multiple types of hybrid integrated circuit devices.

斯る本発明に依れば、ケース材(8)の所望位置に孔
(7)を設け、その孔(7)で露出した基板(2)上の
導電路(3)にソケット(15)を介してシングルインラ
イン型樹脂モールドされたEPROM(4)を接続し、基板
(2)とケース材(8)とで形成された封止空間(14)
にマイクロコンピュータ(5)および他の回路素子
(6)を固着することにより、混成集積回路とEPROMと
の一体化した装置ができ且つ必要性に応じて容易にEPRO
Mの挿脱が行える大きな特徴を有する。
According to the present invention, the hole (7) is provided at a desired position of the case material (8), and the socket (15) is provided in the conductive path (3) on the substrate (2) exposed in the hole (7). A single in-line type resin-molded EPROM (4) is connected to the sealed space (14) formed by the substrate (2) and the case material (8).
By fixing the microcomputer (5) and other circuit elements (6) to the device, a device in which the hybrid integrated circuit and the EPROM are integrated can be formed, and the EPRO can be easily used as needed.
It has a great feature that M can be inserted and removed.

(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1にケース材
(8)の所望位置に孔(7)を設け、孔(7)で露出し
た基板(2)上の導電路(3)にシングルインライン型
樹脂モールドされたEPROM(4)を接続しているので、E
PROM(4)の載置位置を任意に選定できる利点を有す
る。このため内蔵するマイクロコンピュータとの電気的
接続を考慮して、効率良くEPROM(4)とマイクロコン
ピュータ(5)とを接続できバスラインの引回しを不要
にできる。更に詳述すると、EPROM(4)の隣接する位
置に最も関連の深いマイクロコンピュータ(5)を配置
でき、その結果EPROM(4)とマイクロコンピュータ
(5)間のデータのやりとりを行うデータ線を最短距離
あるいは最も設計容易なレイアウトで実現でき、データ
線の引回しによる実装密度のロスを最小限に抑制でき
る。
(G) Effect of the Invention As described in detail above, according to the present invention, first, the hole (7) is provided at a desired position of the case material (8), and the substrate (2) exposed through the hole (7). Since a single in-line type resin-molded EPROM (4) is connected to the upper conductive path (3), E
This has the advantage that the placement position of the PROM (4) can be arbitrarily selected. Therefore, in consideration of the electrical connection with the built-in microcomputer, the EPROM (4) and the microcomputer (5) can be efficiently connected, and the bus line can be eliminated. More specifically, the most closely related microcomputer (5) can be arranged at a position adjacent to the EPROM (4), and as a result, the data line for exchanging data between the EPROM (4) and the microcomputer (5) can be shortest. It can be realized with the distance or the layout that is most easily designed, and the loss of the mounting density due to the routing of the data lines can be suppressed to the minimum.

第2にケース材(8)の所望位置の孔(7)にEPROM
(4)を配置しているので、一体化した小型の混成集積
回路装置として取り扱える利点を有する。更に集積回路
基板(2)上の組込むマイクロコンピュータおよびその
周辺回路素子の実装密度を向上することにより、従来必
要とされたプリント基板を廃止でき、1つの小型化され
たEPROM(4)を着脱自在に内蔵する混成集積回路装置
を実現できる。
Secondly, the EPROM is inserted in the hole (7) at the desired position of the case material (8).
Since (4) is arranged, there is an advantage that it can be handled as an integrated small-sized hybrid integrated circuit device. Further, by improving the packaging density of the microcomputer and its peripheral circuit elements to be incorporated on the integrated circuit board (2), the conventionally required printed circuit board can be eliminated and one miniaturized EPROM (4) can be detachably attached. It is possible to realize a hybrid integrated circuit device that is built into the.

第3に集積回路基板(2)として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
(3)として銅箔(11)を用いることにより、導電路
(3)の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。
Thirdly, by using a metal substrate as the integrated circuit board (2), the heat radiation effect thereof can be greatly improved compared with the printed circuit board, which can contribute to further improvement of the mounting density. Further, by using the copper foil (11) as the conductive path (3), the resistance value of the conductive path (3) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or larger than that of the printed circuit board.

第4にEPROM(4)としてシングルインライン型用いる
ので、混成集積回路装置へのEPROM(4)の実装が極め
て容易に実現でき且つEPROM(4)の透過部材(13)を
挿入のみで遮光できる利点を有する。更に孔(7)とEP
ROM(4)の外形を同形状にすることによりケース材
(8)にぴったり埋設でき、極めてすっきりした形状の
EPROM内蔵型の混成集積回路装置を実現できる。
Fourthly, since the EPROM (4) is used as a single in-line type, the EPROM (4) can be mounted on the hybrid integrated circuit device very easily, and the transparent member (13) of the EPROM (4) can be shielded only by insertion. Have. Further holes (7) and EP
By making the outer shape of the ROM (4) the same, it can be embedded exactly in the case material (8) and has an extremely neat shape.
A hybrid integrated circuit device with a built-in EPROM can be realized.

第5にEPROM(4)と接続されるマイクロコンピュータ
(5)およびその周辺回路素子(6)はケース材(8)
と集積回路基板(2)とで形成される封止空間(14)に
ダイ形状あるいはチップ形状で組み込まれるので、従来
のプリント基板の様に樹脂モールドしたものに比較して
極めて占有面積が小さくなり、実装密度の大幅に向上で
きる利点を有する。
Fifth, the microcomputer (5) connected to the EPROM (4) and its peripheral circuit element (6) are case materials (8)
Since it is incorporated in a sealed space (14) formed by the integrated circuit board (2) and the integrated circuit board (2) in a die shape or a chip shape, the occupied area is much smaller than that of a conventional printed circuit board that is resin-molded. , Has the advantage that the packaging density can be greatly improved.

第6にケース材(8)と集積回路基板(2)の周端を実
質的に一致させることにより、集積回路基板(2)のほ
ぼ全面を封止空間(14)として利用でき、実装密度の向
上と相まって極めてコンパクトな混成集積回路装置を実
現できる。
Sixth, by making the peripheral edges of the case material (8) and the integrated circuit board (2) substantially coincide with each other, almost the entire surface of the integrated circuit board (2) can be used as the sealing space (14), and the packaging density Combined with the improvement, an extremely compact hybrid integrated circuit device can be realized.

第7に孔(7)に対応する集積回路基板(2)上にソケ
ット(15)を設けることにより、EPROM(4)の着脱を
自在に行え、EPROM(4)の交換や消去および再書込み
を自由に行える利点を有する。
Seventh, by providing the socket (15) on the integrated circuit board (2) corresponding to the hole (7), the EPROM (4) can be freely attached and detached, and the EPROM (4) can be replaced, erased and rewritten. It has the advantage of being free.

第8にケース材(8)とEPROM(4)の上面を一致させ
ることにより、平坦な上面を有する混成集積回路装置を
実現できる利点を有する。
Eighth, there is an advantage that a hybrid integrated circuit device having a flat upper surface can be realized by making the upper surfaces of the case material (8) and the EPROM (4) coincide with each other.

第9に集積回路基板(2)の一辺あるいは相対向する辺
から外部リード(12)を導出でき、極めて多ピンの混成
集積回路装置を実現できる利点を有する。
Ninth, the external leads (12) can be led out from one side of the integrated circuit board (2) or the opposite sides, and there is an advantage that an extremely multi-pin hybrid integrated circuit device can be realized.

【図面の簡単な説明】[Brief description of drawings]

第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いる基板の断面図、第
4図は本実施例で用いるEPROMの斜視図、第5図は第4
図の断面図、第6図は基板上のEPROM周辺を示す要部拡
大斜視図、第7図は本実施例で用いたモデムを示すブロ
ック図、第8図は第7図で示したモデムのDTEインター
フェースを示すブロック図、第9図は第7図で示したモ
デムのマイクロコンピュータを示すブロック図、第10図
は第7図で示したブロック図を基板上に実装したときの
平面図、第11図は第10図に示した基板上にケース材を固
着したときの平面図、第12図および第13図は従来のEPRO
M実装構造を示す断面図である。 (1)……混成集積回路装置、(2)……集積回路基
板、(3)……導電路、(4)……SIP型EPROM、(5)
……マイクロコンピュータ、(6)……回路素子、
(7)……孔、(8)……ケース材、(15)……ソケッ
ト。
FIG. 1 is a perspective view showing this embodiment, and FIG. 2 is I- in FIG.
I sectional view, FIG. 3 is a sectional view of a substrate used in this embodiment, FIG. 4 is a perspective view of an EPROM used in this embodiment, and FIG.
FIG. 6 is a sectional view of the figure, FIG. 6 is an enlarged perspective view of an essential part showing the periphery of the EPROM on the substrate, FIG. 7 is a block diagram showing a modem used in this embodiment, and FIG. 8 is a view of the modem shown in FIG. FIG. 9 is a block diagram showing a DTE interface, FIG. 9 is a block diagram showing a microcomputer of the modem shown in FIG. 7, and FIG. 10 is a plan view when the block diagram shown in FIG. 7 is mounted on a substrate. FIG. 11 is a plan view of the case material fixed on the substrate shown in FIG. 10, and FIGS. 12 and 13 are conventional EPROs.
It is a sectional view showing an M mounting structure. (1) ... hybrid integrated circuit device, (2) ... integrated circuit board, (3) ... conductive path, (4) ... SIP type EPROM, (5)
...... Microcomputer, (6) …… Circuit element,
(7) …… Hole, (8) …… Case material, (15) …… Socket.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中本 修 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 小池 保広 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 金子 正雄 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 上野 聖和 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 斎藤 保雄 群馬県山田郡大間々町大間々414―1 東 京アイシー株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Osamu Nakamoto 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Katsumi Okawa 2-18 Keiyo Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuhiro Koike, 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Masao Kaneko 2-18, Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seiwa Ueno 2-18, Keihanhondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuo Saito 41-1, Omama-cho, Yamama-gun, Gunma Prefecture Tokyo IC

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
と、 前記導電路に接続されたシングルインライン型樹脂モー
ルドされた不揮発性メモリーと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板に一体化されたケース材とを具備し、 前記ケース材の所望位置に孔を設け、前記孔で露出した
前記基板上の前記導電路に前記不揮発性メモリーを接続
し、前記不揮発性メモリーの消去用透過部材を前記ケー
ス材と当接させて遮光し、前記基板と前記ケース材で形
成された封止空間に前記マイクロコンピュータおよびそ
の周辺回路素子を配置したことを特徴とする混成集積回
路装置。
1. An integrated circuit substrate, a conductive path having a desired pattern formed on the substrate, a single in-line type resin-molded non-volatile memory connected to the conductive path, and data from the memory. A microcomputer, which is supplied and connected to a conductive path on the substrate, and its peripheral circuit element; and a case member integrated with the substrate, wherein a hole is provided at a desired position of the case member, The non-volatile memory is connected to the conductive path on the exposed substrate, the erasing transparent member of the non-volatile memory is brought into contact with the case member to shield light, and a seal formed of the substrate and the case member is connected. A hybrid integrated circuit device in which the microcomputer and its peripheral circuit elements are arranged in a closed space.
【請求項2】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項1記載の混成集
積回路装置。
2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate.
【請求項3】前記導電路として銅箔を用いたことを特徴
とする請求項1記載の混成集積回路装置。
3. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path.
【請求項4】前記孔と不揮発性メモリーの外形は実質的
に同形状とすることを特徴とする請求項1記載の混成集
積回路装置。
4. The hybrid integrated circuit device according to claim 1, wherein the hole and the non-volatile memory have substantially the same outer shape.
【請求項5】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項1記
載の混成集積回路装置。
5. The hybrid integrated circuit device according to claim 1, wherein the microcomputer is mounted on the conductive path in a die shape.
【請求項6】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項1記載
の混成集積回路装置。
6. The hybrid integrated circuit device according to claim 1, wherein a chip resistor and a chip capacitor are used as the peripheral circuit element.
【請求項7】前記ケース材の周端部を前記基板の周端部
と実質的に一致させたことを特徴とする請求項1記載の
混成集積回路装置。
7. The hybrid integrated circuit device according to claim 1, wherein a peripheral end portion of the case material is substantially aligned with a peripheral end portion of the substrate.
【請求項8】前記孔で露出した前記基板上に前記導電路
と接続されたソケットを設け、前記ソケットに前記不揮
発性メモリーを挿入することを特徴とする請求項1記載
の混成集積回路装置。
8. The hybrid integrated circuit device according to claim 1, wherein a socket connected to the conductive path is provided on the substrate exposed in the hole, and the nonvolatile memory is inserted into the socket.
【請求項9】前記不揮発性メモリーの上面と前記ケース
材の上面とを実質的に一致させたことを特徴とする請求
項8記載の混成集積回路装置。
9. The hybrid integrated circuit device according to claim 8, wherein an upper surface of the non-volatile memory and an upper surface of the case member are substantially aligned with each other.
JP10078789A 1989-04-20 1989-04-20 Hybrid integrated circuit device Expired - Lifetime JPH0680766B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10078789A JPH0680766B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device
US07/510,468 US5159433A (en) 1989-04-20 1990-04-18 Hybrid integrated circuit device having a particular casing structure
EP90107445A EP0393671B1 (en) 1989-04-20 1990-04-19 Hybrid integrated circuit device
DE69031142T DE69031142T2 (en) 1989-04-20 1990-04-19 Integrated hybrid circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10078789A JPH0680766B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH02278863A JPH02278863A (en) 1990-11-15
JPH0680766B2 true JPH0680766B2 (en) 1994-10-12

Family

ID=14283161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10078789A Expired - Lifetime JPH0680766B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0680766B2 (en)

Also Published As

Publication number Publication date
JPH02278863A (en) 1990-11-15

Similar Documents

Publication Publication Date Title
JPH0680792B2 (en) Hybrid integrated circuit device
JPH0680767B2 (en) Hybrid integrated circuit device
JPH0680774B2 (en) Hybrid integrated circuit device
JPH0680766B2 (en) Hybrid integrated circuit device
JPH0680781B2 (en) Hybrid integrated circuit device
JPH0680772B2 (en) Hybrid integrated circuit device
JPH0680771B2 (en) Hybrid integrated circuit device
JPH0680784B2 (en) Hybrid integrated circuit device
JPH0758754B2 (en) Hybrid integrated circuit device
JPH0680775B2 (en) Hybrid integrated circuit device
JPH0680763B2 (en) Hybrid integrated circuit device
JPH0680768B2 (en) Hybrid integrated circuit device
JPH0680780B2 (en) Hybrid integrated circuit device
JPH0680778B2 (en) Hybrid integrated circuit device
JPH0680769B2 (en) Hybrid integrated circuit device
JPH0680776B2 (en) Hybrid integrated circuit device
JPH0680770B2 (en) Hybrid integrated circuit device
JPH0680787B2 (en) Hybrid integrated circuit device
JPH0680773B2 (en) Hybrid integrated circuit device
JPH0680764B2 (en) Hybrid integrated circuit device
JPH0680783B2 (en) Hybrid integrated circuit device
JPH0680786B2 (en) Hybrid integrated circuit device
JPH0680765B2 (en) Hybrid integrated circuit device
JPH0680777B2 (en) Hybrid integrated circuit device
JPH0680791B2 (en) Hybrid integrated circuit device